集成电路设计王志功习题答案1-5章
(完整版)电路原理课后习题答案
（b）非关联-—同一元件上的电压、电流的参考方向相反，称为非关联参考方向。
（2）ui乘积表示什么功率？
答：(a)吸收功率--关联方向下,乘积p=ui〉 0表示吸收功率；
（b)发出功率——非关联方向,调换电流i的参考方向之后，乘积p=ui<0，表示元件发出功率。
行列式解方程组为
所以
3-11用回路电流法求解题3—11图所示电路中电流I。
题3—11图
解由题已知，
其余两回路方程为
代人整理得
所以
3—12用回路电流法求解题3-12图所示电路中电流 及电压 .
题3—12图
3-15列出题3—15图(a)、(b）所示电路的结点电压方程。
（a）(b）
题3-15图
解：图(a)以④为参考结点，则结点电压方程为：
电压源功率 （发出30W）
(b）由基尔霍夫电压定律和电流定律可得各元件的电压电流如解1-5图(b)
故电阻功率 （吸收45W）
电流源功率 （发出30W)
电压源功率 （发出15W）
（c)由基尔霍夫电压定律和电流定律可得各元件的电压电流如解1—5图（c）
故电阻功率 (吸收45W)
电流源功率 (吸收30W）
独立的KVL方程数分别为
(1) （2）
3—7题3—7图所示电路中 ， ， , ， ， ,用支路电流法求解电流 。
题3-7图
解由题中知道 ， , 独立回路数为 由KCL列方程:
对结点①
对结点②
对结点③
由KVL列方程：
对回路Ⅰ
对回路Ⅱ
对回路Ⅲ
联立求得
3—8用网孔电流法求解题3—7图中电流 。
(完整版)电路原理课后习题答案
因此， 时，电路的初始条件为
t〉0后，电路的方程为
设 的解为
式中 为方程的特解，满足
根据特征方程的根
可知，电路处于衰减震荡过程，，因此，对应齐次方程的通解为
式中 。由初始条件可得
解得
故电容电压
电流
7-29RC电路中电容C原未充电，所加 的波形如题7—29图所示，其中 , 。求电容电压 ，并把 ：（1）用分段形式写出;（2）用一个表达式写出。
或为
第六章“储能元件”练习题
6—8求题6-8图所示电路中a、b端的等效电容与等效电感.
（a） （b)
题6—8图
6—9题6—9图中 ， ； 。现已知 ，求：（1）等效电容C及 表达式;（2）分别求 与 ，并核对KVL。
题6-9图
解（1）等效电容
uC（0）=uC1（0)+uC2（0)=－10V
（2）
6—10题6-10图中 ， ； ， ， ，求：（1）等效电感L及 的表达式;（2）分别求 与 ，并核对KCL。
应用规则2，有 ，代入以上方程中，整理得
故
又因为
当 时,
即电流 与负载电阻 无关，而知与电压 有关.
5—7求题5-7图所示电路的 和输入电压 、 之间的关系。
题5-7图
解:采用结点电压法分析。独立结点 和 的选取如图所示，列出结点电压方程，并注意到规则1，得（为分析方便，用电导表示电阻元件参数)
应用规则2 ，有 ，代入上式,解得 为
（f）理想电流源与外部电路无关，故i=—10×10—3A=—10—2A
1-5试求题1—5图中各电路中电压源、电流源及电阻的功率（须说明是吸收还是发出）。
(a） (b） （c）
题1-5图
解（a）由欧姆定律和基尔霍夫电压定律可知各元件的电压、电流如解1—5图（a）故电阻功率 （吸收20W）
1+X集成电路理论习题库(附参考答案)
1+X集成电路理论习题库（附参考答案）一、单选题（共39题，每题1分，共39分）1.如果焊接面上有（），不能生成两种金属材料的合金层。
A、阻隔浸润的污垢B、氧化层C、没有充分融化的焊料D、以上都是正确答案：D2.激光打字在打标前需要调整（）的位置。
A、场镜和收料架B、场镜和光具座C、显示器和收料架D、光具座和显示器正确答案：B3.进行芯片检测工艺中的编带外观检查时，其步骤正确的是（）。
A、编带固定→固定卷盘→归纳放置→检查外观→编带回料B、归纳放置→固定卷盘→检查外观→编带回料→编带固定C、固定卷盘→归纳放置→检查外观→编带回料→编带固定D、检查外观→归纳放置→固定卷盘→编带回料→编带固定正确答案：B4.引线键合前一道工序是（）。
A、第二道光检B、晶圆切割C、芯片粘接D、晶圆清洗正确答案：C答案解析：晶圆贴膜→晶圆切割→晶圆清洗→第二道光检→芯片粘接→引线键合5.下列关于平移式分选机描述错误的是（）。
A、传送带将料架上层的料盘输送至待测区料盘放置的指定区域B、料盘输送到待测区的指定位置后，吸嘴从料盘上真空吸取芯片，然后转移至“中转站”C、等待芯片传输装置移动到“中转站”接收芯片并将芯片转移至测试区D、当待测区料盘上的芯片全部转移后，需要更换料盘，继续进行上料正确答案：A6.单晶硅生长完成后，需要进行质量检验，其中四探针法可以测量单晶硅的（）参数。
A、少数载流子寿命B、电阻率C、导电类型D、直径正确答案：B7.利用全自动探针台进行扎针测试时，关于上片的步骤，下列所述正确的是（）。
A、打开盖子→花篮放置→花篮下降→花篮到位→花篮固定→合上盖子B、打开盖子→花篮放置→花篮固定→花篮下降→花篮到位→合上盖子C、打开盖子→花篮放置→花篮下降→花篮固定→花篮到位→合上盖子D、打开盖子→花篮放置→花篮到位→花篮下降→花篮固定→合上盖子正确答案：B8.晶圆检测工艺中，在进行上片之前需要进行( )操作。
A、导片B、加温、扎针调试C、扎针测试D、打点正确答案：A答案解析：晶圆检测工艺流程：导片→上片→加温、扎针调试→扎针测试→打点→烘烤→外检→真空入库。
习题解答浙大版集成电路课后答案
第一章 放大电路的动态和频响分析题3.1.1 对于放大电路的性能指标，回答下列问题：(1) 已知某放大电路第一级的电压增益为40dB ，第二级的电压增益为20dB ，总的电压增益为多少dB ？(2) 某放大电路在负载开路时输出电压为4V ，接入3 k Ω的负载电阻后输出电压降为3V ，则该放大电路的输出电阻为多少？(3) 为了测量某CE 放大电路的输出电压，是否可以用万用表的电阻档直接去测输出端对地的电阻？解：(1) 60 dB ；(2) 1 k Ω；(3) 不可以。
题3.1.2 一学生用交流电压表测得某放大电路的开路输出电压为4.8V ，接上24 k Ω的负载电阻后测出的电压值为4V 。
已知电压表的内阻为120 k Ω。
求该放大电路的输出电阻R o 和实际的开路输出电压V oo 。
解：由题意列方程组： 420208.4120120=+⋅=+⋅o DD o BB R V R V解得：V 5k 5=Ω=OO o V R ，题3.1.3 在图题3.1.3所示CS 放大电路中，已知静态工作点为V GSQ ＝-0.5V ，I DQ ＝2mA ，V DSQ＝5V ，R s ＝3k Ω。
设电压放大倍数为vA ＝-20，发生截止失真时输出电压的正向幅值为5V ，发生饱和失真时输出电压的负向幅值为3V 。
(1) 当输入信号为v i =0.1sin ωt (V)时，画出g 、d 点的电压波形v G 、v D ，并标出峰、谷电压的大小；(2) 当输入信号为v i =0.3sin ωt (V)时，画出g 、d 点的电压波形v G 、v D ，并标出峰、谷电压的大小。
图题3.1.3解：(1) 当v i =0.1sin ωt (V)时，栅极的静态电压为：V 5.5325.0=⨯+-=+=s DQ GSQ GQ R I V V栅极的瞬态电压为：(V)t 0.1sin 5.5ω+=+=i GQ G v V v漏极的瞬态电压为：(V) sin 211sin 1.0)20(325t t v A R I V v V v V v iv s DQ DSQ o DQ d DQ D ω-=ω⨯-+⨯+=++=+=+=因此，v G 、v D 电压波形如图3.1.3（a ）所示。
集成电路设计(王志功)第三版 第二章复习材料
1、电子系统特别是微电子系统应用的材料有哪几类？三类：导体，半导体，绝缘体。
2、集成电路制造常用的半导体材料有哪些？硅，锗，砷化镓，磷化铟等。
3、为什么说半导体材料在集成电路制造中起着根本性的作用？首先，集成电路通常是制作在半导体衬底材料之上的；同时，集成电路中的基本元件是根据半导体的特性构成的。
4、半导体材料得到广泛应用的原因是什么？①通过掺入杂质可以明显改变半导体的电导率；②当半导体受到外界热的刺激时，其导电能力将发生显著变化（热敏效应）；③光照也可改变半导体的电导率（光敏效应）；④多种由半导体构成的结构中，当注入电流时会发射出光。
5、Si、GaAs、InP三种基本半导体材料中，电子迁移率最高的是哪种？最低的是哪种？最高：GaAs 最低：Si6、在过去40年中，基于硅材料的多种成熟工艺技术有哪些？双极型晶体管（BJT）结型场效应管（J-FET）P型场效应管（PMOS）N型场效应管（NMOS）互补型金属-氧化物-半导体场效应管（CMOS）双极型管CMOS（BiCMOS）等。
7、硅基最先进的工艺线晶圆直径已达到多少？0.13umCMOS工艺制成的CPU运行速度已达多少？300mm（12英寸）；超过2GHz。
8、为什么市场上90%的IC产品都是基于Si工艺的？因为原材料来源丰富，技术成熟，硅基产品保持价格低廉。
9、与Si材料相比，GaAs具有哪些优点？①砷化镓中非平衡少子饱和漂移速率为4×1072cm/(V.s)，大约是硅9×1062cm/(V.s)的4倍，因此可制成更快的器件和IC；②砷化镓导带极小值和价带最大值都出现在布里渊区波矢为0处，而硅的导带最小值在X点，所以在砷化镓中，电子和空穴可直接复合，而硅则不行；③砷化镓中价带与导带之间的禁带为1.43eV，大于硅的1.11eV。
所以稳态时，在300K室温下，砷化镓本征激发中载流子密度（106cm3-）远小于硅（1010cm3-）。
集成电路设计基础作业题解答～
第五次作业4.14、改正图题4.14所示TTL 电路的错误。
如下图所示：解答：(a)、B A B A Y ••=•=0，A,B与非输出接基极，Q 的发射极接地。
从逻辑上把Q 管看作单管严禁门便可得到B A Y •=。
逻辑没有错误！若按照题干中所示接法，当TTL 与非门输出高电平时，晶体管Q 的发射结要承受高压，必然产生巨大的电流。
为了不出现这种情况，可以在基极加一电阻或者在发射极加一二极管。
但发射极加二极管后会抬高输出的低电平电压。
所以只能在基极加一大电阻，实现分压作用。
此外一种方法是采用题4.15（a ）图中的A 输入单元结构。
(b)、要实现由，我们可以使用线与＋得到和B A B A 。
但题干中的线与功能不合理。
若其中一个为高电平且此外一个为低电平时，高电平输出降会往低电平输出灌电流，从而容易引起逻辑电平混乱。
为了消除这一效应，可以在各自的输出加一个二极管。
(c)、电阻不应当接地，应当接高电平 (d)、电阻不应当接VCC ，而应当接低电平4.15、试分析图题4.15（a ），(b)所示电路的逻辑功能。
解答：图（a ）中，单元1实现了A 的电平输入，B 是A 的对称单元。
功能单元2实现了A 和B 输入的或逻辑功能单元4充当了Q8管的泄放网络，同时抬高了Q3,Q4管的输入逻辑电平，此外该单元还将或的结果传递给了Q8管 功能单元3中的Q8管实现了非逻辑，Q6和Q7复合管加强了输出级的驱动能力。
综上所述，4.15（a ）电路实现功能为B A Y +=，即或非的功能图(b)中，Q1,Q2管仍然实现传递输入的功能，Q3,Q4管实现或非的功能 Q6管和Q5管以及R5,R7共同组成的泄放网络实现了电压的传递Q9管实现了非功能，Q7,Q8管仍然是用来驱动负载的。
Q9管和Q7,Q8轮流导通综上所述，4.15（b ）实现的功能为B A B A Y +=+=第六次作业：5.1已知一ECL 电路如图题5.1所示，其Vcc=0V ，V EE ＝－4.5V ，V BEF ＝0.8V ，V BB ＝－1.2V ，逻辑摆幅V L ＝0.8V 且对称于参考电压，各管的I E,MAX =5mA ，并假设输入和输出的逻辑电平V i ，V o 互相匹配，且忽略基极电流的影响。
(完整版)集成电路设计复习题及解答
集成电路设计复习题绪论1．画出集成电路设计与制造的主要流程框架。
2．集成电路分类情况如何？集成电路设计1．层次化、结构化设计概念，集成电路设计域和设计层次2．什么是集成电路设计？集成电路设计流程。
（三个设计步骤：系统功能设计逻辑和电路设计版图设计）3．模拟电路和数字电路设计各自的特点和流程4．版图验证和检查包括哪些内容？如何实现？5．版图设计规则的概念，主要内容以及表示方法。
为什么需要指定版图设计规则？6．集成电路设计方法分类？（全定制、半定制、PLD）7．标准单元/门阵列的概念，优点/缺点，设计流程8．PLD设计方法的特点，FPGA/CPLD的概念9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。
10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？11．集成电路的可测性设计是指什么？Soc设计复习题1.什么是SoC？2.SoC设计的发展趋势及面临的挑战？3.SoC设计的特点?4.SoC设计与传统的ASIC设计最大的不同是什么？5.什么是软硬件协同设计？6.常用的可测性设计方法有哪些？7. IP的基本概念和IP分类8.什么是可综合RTL代码?9.么是同步电路，什么是异步电路，各有什么特点？10.逻辑综合的概念。
11.什么是触发器的建立时间（Setup Time），试画图进行说明。
12.什么是触发器的保持时间（Hold Time），试画图进行说明。
13. 什么是验证，什么是测试，两者有何区别？14.试画图简要说明扫描测试原理。
绪论1、 画出集成电路设计与制造的主要流程框架。
2、集成电路分类情况如何？集成电路设计1． 层次化、结构化设计概念，集成电路设计域和设计层次分层分级设计和模块化设计．将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。
(整理)集成电路设计习题答案1-5章
CH11．按规模划分，集成电路的发展已经经历了哪几代？它的发展遵循了一条业界著名的定律，请说出是什么定律？晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。
MOORE定律2．什么是无生产线集成电路设计？列出无生产线集成电路设计的特点和环境。
拥有设计人才和技术，但不拥有生产线。
特点：电路设计，工艺制造，封装分立运行。
环境：IC产业生产能力剩余，人们需要更多的功能芯片设计3．多项目晶圆（MPW）技术的特点是什么？对发展集成电路设计有什么意义？MPW：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后以步行的方式排列到一到多个晶圆上。
意义：降低成本。
4．集成电路设计需要哪四个方面的知识？系统，电路，工具，工艺方面的知识CH21．为什么硅材料在集成电路技术中起着举足轻重的作用 ?原材料来源丰富，技术成熟，硅基产品价格低廉2．GaAs和InP材料各有哪些特点? P10,11 3．怎样的条件下金属与半导体形成欧姆接触？怎样的条件下金属与半导体形成肖特基接触？接触区半导体重掺杂可实现欧姆接触，金属与掺杂半导体接触形成肖特基接触4．说出多晶硅在CMOS工艺中的作用。
P13 5．列出你知道的异质半导体材料系统。
GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6．SOI材料是怎样形成的，有什么特点?SOI绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。
特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低7. 肖特基接触和欧姆型接触各有什么特点？肖特基接触：阻挡层具有类似PN结的伏安特性。
欧姆型接触：载流子可以容易地利用量子遂穿效应相应自由传输。
8. 简述双极型晶体管和MOS晶体管的工作原理。
P19,21CH31．写出晶体外延的意义，列出三种外延生长方法，并比较各自的优缺点。
意义：用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。
外延方法:液态生长，气相外延生长，金属有机物气相外延生长2．写出掩膜在IC制造过程中的作用，比较整版掩膜和单片掩膜的区别，列举三种掩膜的制造方法。
集成电路设计（王志功）第三版第二章复习材料
集成电路设计（王志功）第三版第二章复习材料1、电子系统特别是微电子系统应用的材料有哪几类？三类：导体，半导体，绝缘体。
2、集成电路制造常用的半导体材料有哪些？硅，锗，砷化镓，磷化铟等。
3、为什么说半导体材料在集成电路制造中起着根本性的作用？首先，集成电路通常是制作在半导体衬底材料之上的；同时，集成电路中的基本元件是根据半导体的特性构成的。
4、半导体材料得到广泛应用的原因是什么？①通过掺入杂质可以明显改变半导体的电导率；②当半导体受到外界热的刺激时，其导电能力将发生显著变化（热敏效应）；③光照也可改变半导体的电导率（光敏效应）；④多种由半导体构成的结构中，当注入电流时会发射出光。
5、Si、GaAs、InP三种基本半导体材料中，电子迁移率最高的是哪种？最低的是哪种？最高：GaAs 最低：Si6、在过去40年中，基于硅材料的多种成熟工艺技术有哪些？双极型晶体管（BJT）结型场效应管（J-FET）P型场效应管（PMOS）N型场效应管（NMOS）互补型金属-氧化物-半导体场效应管（CMOS）双极型管CMOS（BiCMOS）等。
7、硅基最先进的工艺线晶圆直径已达到多少？0.13umCMOS工艺制成的CPU运行速度已达多少？300mm（12英寸）；超过2GHz。
8、为什么市场上90%的IC产品都是基于Si工艺的？因为原材料来源丰富，技术成熟，硅基产品保持价格低廉。
9、与Si材料相比，GaAs具有哪些优点？①砷化镓中非平衡少子饱和漂移速率为4×1072cm/(V.s)，大约是硅9×1062cm/(V.s)的4倍，因此可制成更快的器件和IC；②砷化镓导带极小值和价带最大值都出现在布里渊区波矢为0处，而硅的导带最小值在X点，所以在砷化镓中，电子和空穴可直接复合，而硅则不行；③砷化镓中价带与导带之间的禁带为1.43eV，大于硅的1.11eV。
所以稳态时，在300K室温下，砷化镓本征激发中载流子密度（106cm3-）远小于硅（1010cm3-）。
集成电路设计基础 课后答案
1、答：确定系统规范；系统框架设计；源代码设计；FPGA综合和硬件验证；ASIC逻辑综合；综合后仿真；版图设计；版图后仿真；提交版图数据、制版流片和芯片测试。
其中所涉及的问题有对系统划分为若干子模块并设计控制器以控制协调各子模块的工作。
将行为级或寄存器级描述转换成相应门级网表等。
√9、答：单进程状态机之寄存器的VHDL程序：library ieee;use ieee.std-logic-1164.all; √entity controller is √port (ready: in std-logic;clk: in std-logic;read-write: in std-logic;we,oe: out std-logic);end controller; √architecture state-machine of controller istype state-type is (idle,decision,read,write);signal present-state,next-state :state-type;beginprocess1;process(clk)beginif(clk'event and clk='1')then present_state<=next_state;end if;end process; √process2:process(present_state,ready,read_write)begincase present_state iswhen idle=>we<='0';oe<='0';if(ready='1')then next_state<=decision;end if; √when decision=>we<='0';oe<='0';if(read_write='1')then next_state<=read;else next_state<=write;end if; √when read=>we<='0';oe<='1';if(ready='1')then next_state<=idle;else next_state<=read;end if; √when write=>we<='1';oe<='0';if(ready='1')then next_state<=idle;else next_state<=write;end if; √end case;end process;end state_machine;√对于这个状态机来说其双进程的VHDL程序如下：library ieee;use ieee.std-logic-1164.all;entity controller isport (ready: in std-logic;clk: in std-logic;read-write: in std-logic;we,oe: out std-logic);end controller;architecture state-machine of controller istype state-type is (idle,decision,read,write);signal present-state,next-state :state-type;begin--process1:process(present_state,ready,read_write)begincase present_state iswhen idle=>we<='0';oe<='0';if(ready='1')then next_state<=decision;end if;when decision=>we<='0';oe<='0';if(read_write='1')then next_state<=read;else next_state<=write;end if;when read=>we<='0';oe<='1';if(ready='1')then next_state<=idle;else next_state<=read;end if;when write=>we<='1';oe<='0';if(ready='1')then next_state<=idle;else next_state<=write;end if;end case;end process;--process2;process(clk)beginif(clk'event and clk='1')then present_state<=next_state;end if;end process;end state_machine; √12、答：逻辑综合有以下几个步骤：RTL描述，此过程要对电路进行描述并进行必要的功能验证；翻译，此过程是对中间资源进行一些简单的分配；逻辑优化，此进程用于去除冗余逻辑，以产生优化的内部结果；工艺映射和优化，此过程使用工艺库中所提供的单元代替前面的中间描述；工艺库，此过程利用工艺库中的单元进行设计；设计约束条件，此过程从时序、序、面积、功耗和工作环境等因素考虑各约束条件；最优化的门级描述，此过程是反复修改RTL代码或设计约束条件，以便得到预想的设计效果。
(集成电路原理)作业习题与答案
2020/11/9
7
第1章 集成电路的基本制造工艺
1. 四层三结的结构的双极型晶体管中隐埋层的作用？ 2. 在制作晶体管的时候，衬底材料电阻率的选取对器件
有何影响？ 3. 简单叙述一下pn结隔离的NPN晶体管的光刻步骤？ 4. 简述硅栅p阱CMOS的光刻步骤？ 5. 以P阱CMOS工艺为基础的BiCMOS的有哪些不足？ 6. 以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？
40
5. 以P阱CMOS工艺为基础的BiCMOS的有哪些不足？
NPN晶体管电流增益小；
集电极的串联电阻很大;
NPN管C极只能接固定电位，从而限制了NPN管的使用。
2020/11/9
41
6. 以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？
并请提出改进方法。
PMOS
P+ P+ N阱
NMOS N+ N+ P- SUB
SiO2隔离岛
P-well
♣ 淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅
27
deposited nitride layer
2020/11/9
有源区
有源区光刻板 N型P型MOS制作区域
(漏-栅-源)
28
1） 淀积氮化硅：
P-well
氧化膜生长（湿法氧化）
2） 光刻有源区：
P-well
纵向NPN EB C
N+
N+
P
N阱
在现有N阱 CMOS工艺 上增加一块
掩膜板
优点：
• NPN具有较薄的基区，提高了其性能；
• N阱使得NPN管C极与衬底隔开，可根据电路需要接电位；
集成电路设计王志功习题答案1-5章
CH11．按规模划分，集成电路的发展已经经历了哪几代？它的发展遵循了一条业界著名的定律，请说出是什么定律？晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。
MOORE定律2．什么是无生产线集成电路设计？列出无生产线集成电路设计的特点和环境。
拥有设计人才和技术，但不拥有生产线。
特点：电路设计，工艺制造，封装分立运行。
环境：IC产业生产能力剩余，人们需要更多的功能芯片设计3．多项目晶圆（MPW）技术的特点是什么？对发展集成电路设计有什么意义？MPW：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后以步行的方式排列到一到多个晶圆上。
意义：降低成本。
4．集成电路设计需要哪四个方面的知识？系统，电路，工具，工艺方面的知识CH21．为什么硅材料在集成电路技术中起着举足轻重的作用?原材料来源丰富，技术成熟，硅基产品价格低廉2．GaAs和InP材料各有哪些特点? P10,113．怎样的条件下金属与半导体形成欧姆接触？怎样的条件下金属与半导体形成肖特基接触？接触区半导体重掺杂可实现欧姆接触，金属与掺杂半导体接触形成肖特基接触4．说出多晶硅在CMOS工艺中的作用。
P135．列出你知道的异质半导体材料系统。
GaAs/AlGaAs, InP/ InGaAs, Si/SiGe,6．SOI材料是怎样形成的，有什么特点?SOI绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。
特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低7. 肖特基接触和欧姆型接触各有什么特点？肖特基接触：阻挡层具有类似PN结的伏安特性。
欧姆型接触：载流子可以容易地利用量子遂穿效应相应自由传输。
8. 简述双极型晶体管和MOS晶体管的工作原理。
P19,21CH31．写出晶体外延的意义，列出三种外延生长方法，并比较各自的优缺点。
意义：用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。
外延方法:液态生长，气相外延生长，金属有机物气相外延生长2．写出掩膜在IC制造过程中的作用，比较整版掩膜和单片掩膜的区别，列举三种掩膜的制造方法。
《集成电路设计(第2版)》习题答案10-12章
图10.40 反相器链驱动结构 4．列出CMOS存储器的分类和各自的特点。 分类： 半导体存储器按数据存取方式的不同可分为随机存储器 （RAM） 和只读存储器 （ROM） . 基 于单个数据存储单元的工作原理，RAM 主要分为两大类：动态存储器(DRAM)和静态存储器 (SRAM)。 而在ROM中根据数据存储(写入数据)方式的不同， 可分为掩膜ROM 和可编ROM(PROM)。 可编程ROM 又可进一步分为熔丝型ROM、 可擦除PROM(EPROM)、 电可擦除PROM(EEPROM)和闪存 （Flash），下图概括了存储器的分类。
(完整版)电路原理课后习题答案
因此， 时，电路的初始条件为
t〉0后，电路的方程为
设 的解为
式中 为方程的特解，满足
根据特征方程的根
可知，电路处于衰减震荡过程，，因此，对应齐次方程的通解为
式中 。由初始条件可得
解得
故电容电压
电流
7-29RC电路中电容C原未充电，所加 的波形如题7—29图所示，其中 , 。求电容电压 ，并把 ：（1）用分段形式写出;（2）用一个表达式写出。
题4-17图
解:首先求出 以左部分的等效电路.断开 ，设 如题解4－17图（a）所示,并把受控电流源等效为受控电压源。由KVL可得
故开路电压
把端口短路，如题解图(b)所示应用网孔电流法求短路电流 ，网孔方程为
解得
故一端口电路的等效电阻
画出戴维宁等效电路，接上待求支路 ，如题解图（c)所示，由最大功率传输定理知 时其上获得最大功率。 获得的最大功率为
(a）（b）
题3—1图
解:(1)每个元件作为一条支路处理时，图(a）和(b）所示电路的图分别为题解3-1图（a1）和(b1）。
图（a1）中节点数 ，支路数
图(b1)中节点数 ，支路数
（2）电压源和电阻的串联组合,电流源和电阻的并联组合作为一条支路处理时，图（a)和图(b）所示电路的图分别为题解图（a2）和(b2)。
电容电流
t=2 ms时
电容的储能为
7—20题7—20图所示电路，开关合在位置1时已达稳定状态，t=0时开关由位置1合向位置2，求t0时的电压 .
题7-20图
解:
用加压求流法求等效电阻
7-26题7—26图所示电路在开关S动作前已达稳态；t=0时S由1接至2，求t0时的 .
题7-26图
解：由图可知，t>0时
《超大规模集成电路设计》考试习题(含答案)完整版
1．集成电路的发展过程经历了哪些发展阶段？划分集成电路的标准是什么？集成电路的发展过程:•小规模集成电路(Small Scale IC，SSI)•中规模集成电路(Medium Scale IC，MSI)•大规模集成电路(Large Scale IC，LSI)•超大规模集成电路(Very Large Scale IC，VLSI)•特大规模集成电路(Ultra Large Scale IC，ULSI)•巨大规模集成电路(Gigantic Scale IC，GSI）划分集成电路规模的标准2．超大规模集成电路有哪些优点？1. 降低生产成本VLSI减少了体积和重量等,可靠性成万倍提高,功耗成万倍减少.2.提高工作速度VLSI内部连线很短,缩短了延迟时间.加工的技术越来越精细.电路工作速度的提高,主要是依靠减少尺寸获得.3. 降低功耗芯片内部电路尺寸小,连线短,分布电容小,驱动电路所需的功率下降.4. 简化逻辑电路芯片内部电路受干扰小,电路可简化.5.优越的可靠性采用VLSI后，元件数目和外部的接触点都大为减少，可靠性得到很大提高。
6.体积小重量轻7.缩短电子产品的设计和组装周期一片VLSI组件可以代替大量的元器件,组装工作极大的节省,生产线被压缩,加快了生产速度.3．简述双阱CMOS工艺制作CMOS反相器的工艺流程过程。
1、形成N阱2、形成P阱3、推阱4、形成场隔离区5、形成多晶硅栅6、形成硅化物7、形成N管源漏区8、形成P管源漏区9、形成接触孔10、形成第一层金属11、形成第一层金属12、形成穿通接触孔13、形成第二层金属14、合金15、形成钝化层16、测试、封装，完成集成电路的制造工艺4．在VLSI设计中，对互连线的要求和可能的互连线材料是什么？互连线的要求低电阻值：产生的电压降最小；信号传输延时最小（RC时间常数最小化）与器件之间的接触电阻低长期可靠工作可能的互连线材料金属（低电阻率），多晶硅（中等电阻率），高掺杂区的硅(注入或扩散)（中等电阻率）5．在进行版图设计时为什么要制定版图设计规则？—片集成电路上有成千上万个晶体管和电阻等元件以及大量的连线。
《集成电路设计(第2版)》习题答案10-12章
第11章
1. 简述VLSI 设计的一般流程和涉及的问题。 典型的设计流程被划分成三个综合阶段：高层综合、逻辑综合和物理综合。 高层综合也称行为级综合， 它是将系统的行为、 各个组成部分的功能及输入和输出， 用硬件描述语言HDL（如VHDL和Verilog）加以描述，然后进行行为级综合，同时通过高 层次硬件仿真进行验证。 逻辑综合将逻辑级行为描述转化成使用门级单元的结构描述（门级结构描述称为网 表描述），同时还要进行门级逻辑仿真和测试综合。 物理综合也称版图综合，它的任务是将门级网表自动转化成版图。这时对每个单元 确定其几何形状、大小及位置，确定单元间的连接关系。
特点： （1）RAM随机存储器又称为读写存储器，可以“随时”进行读、写操作。RAM必须保持供 电，否则其保存的信息将消失。 DRAM: DRAM单元数据必须周期性地进行读出和重写(刷新)，即使存储阵列中没有存储 数据也要如此。由于DRAM 成本低、密度高，因此在PC、大型计算机和工作站中广泛用做主 存储器。 SRAM：SRAM只要不掉电，即使不刷新，数据也不会丢失。由于SARM存取速度高、功耗 低，因此主要作为微处理器、大型机、工作站以及许多便携设备的高速缓冲存储器。 （2） ROM只读存储器在正常运行中只能够对已存储的内容进行读取， 而不允许对存储 的数据进行修改。ROM存储器数据不易丢失，即使在掉电和不刷新的情况下，所存数据也会 保存完好。 掩膜ROM的数据在芯片生产时用光电掩膜写入，其电路简单，集成度高，大批量生产 时价格便宜。 在可编程ROM中， 熔丝型ROM中的数据是通过外加电流把所选熔丝烧断而写入的， 一旦写入后数据就不能再进行擦除和修改。 而EPROM、 EEPROM 中的数据分别可以通过紫外光 照射擦除和电擦除，然后重新写入。闪存(flash)与EEPROM 很相似，它所保存的数据也可通 过外加高电压来擦除，其写入速度比EEPROM更快。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CH1
1．按规模划分，集成电路的发展已经经历了哪几代？它的发展遵循了一条业界著名的定律，请说出是什么定律？
晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。
MOORE定律
2．什么是无生产线集成电路设计？列出无生产线集成电路设计的特点和环境。
拥有设计人才和技术，但不拥有生产线。
特点：电路设计，工艺制造，封装分立运行。
环境：IC产业生产能力剩余，人们需要更多的功能芯片设计
3．多项目晶圆（MPW）技术的特点是什么？对发展集成电路设计有什么意义？
MPW：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后以步行的方式排列到一到多个晶圆上。
意义：降低成本。
4．集成电路设计需要哪四个方面的知识？
系统，电路，工具，工艺方面的知识
CH2
1．为什么硅材料在集成电路技术中起着举足轻重的作用?
原材料来源丰富，技术成熟，硅基产品价格低廉
2．GaAs和InP材料各有哪些特点? P10,11
3．怎样的条件下金属与半导体形成欧姆接触？怎样的条件下金属与半导体形成肖特基接触？
接触区半导体重掺杂可实现欧姆接触，金属与掺杂半导体接触形成肖特基接触
4．说出多晶硅在CMOS工艺中的作用。
P13
5．列出你知道的异质半导体材料系统。
GaAs/AlGaAs, InP/ InGaAs, Si/SiGe,
6．SOI材料是怎样形成的，有什么特点?
SOI绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。
特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低
7. 肖特基接触和欧姆型接触各有什么特点？
肖特基接触：阻挡层具有类似PN结的伏安特性。
欧姆型接触：载流子可以容易地利用量子遂穿效应相应自由传输。
8. 简述双极型晶体管和MOS晶体管的工作原理。
P19,21
CH3
1．写出晶体外延的意义，列出三种外延生长方法，并比较各自的优缺点。
意义：用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。
外延方法:液态生长，气相外延生长，金属有机物气相外延生长
2．写出掩膜在IC制造过程中的作用，比较整版掩膜和单片掩膜的区别，列举三种掩膜的制造方法。
P28,29
3．写出光刻的作用，光刻有哪两种曝光方式？作用：把掩膜上的图形转换成晶圆上的器件结构。
曝光方式有接触与非接触两种。
4．X射线制版和直接电子束直写技术替代光刻技术有什么优缺点？
X 射线（X-ray）具有比可见光短得多的波长，可用来制作更高分辨率的掩膜版。
电子束
扫描法，，由于高速电子的波长很短，分辨率很高
5． 说出半导体工艺中掺杂的作用，举出两种掺杂方法，并比较其优缺点。
热扩散掺杂和离子注入法。
与热扩散相比，离子注入法的优点如下：1.掺杂的过程可通过调整杂质剂量与能量来精确控制杂质分布。
2.可进行小剂量的掺杂。
3.可进行极小深度的掺杂。
4.较低的工业温度，故光刻胶可用作掩膜。
5.可供掺杂的离子种类较多，离子注入法也可用于制作隔离岛。
缺点：价格昂贵，大剂量注入时，半导体晶格会遭到严重破坏且难以恢复
6．列出干法和湿法氧化法形成SiO 2的化学反应式。
干氧22SiO O Si →+湿氧22222H SiO O H Si +→+
CH4
1．Si 工艺和GaAs 工艺都有哪些晶体管结构和电路形式？ 见表4.1
2．比较CMOS 工艺和GaAs 工艺的特点。
CMOS 工艺技术成熟，功耗低。
GaAs 工艺技术不成熟，工作频率高。
3. 什么是MOS 工艺的特征尺寸？
工艺可以实现的平面结构的最小宽度，通常指最小栅长。
4. 为什么硅栅工艺取代铝栅工艺成为CMOS 工艺的主流技术？
铝栅工艺缺点是，制造源漏极与制造栅极需要两次掩膜步骤（MASK STEP ），不容易对齐。
硅栅工艺的优点是：自对准的，它无需重叠设计，减小了电容，提高了速度，增加了电路的稳定性。
5. 为什么在栅长相同的情况下NMOS 管速度要高于PMOS 管？
因为电子的迁移率大于空穴的迁移率
6．简述CMOS 工艺的基本工艺流程。
P .52
7．常规N-Well CMOS 工艺需要哪几层掩膜？每层掩膜分别有什么作用？ P50表4.3
CH5
1． 说出MOSFET 的基本结构。
MOSFET 由两个PN 结和一个MOS 电容组成。
2． 写出MOSFET 的基本电流方程。
])[(2
21DS DS T GS l w t V V V V ox OX --∙μ
ξ 3． MOSFET 的饱和电流取决于哪些参数？
饱和电流取决于栅极宽度W ，栅极长度L ，栅-源之间压降GS V ，阈值电压T V ，氧化层厚度OX t ，氧化层介电常数OX ξ
4． 为什么说MOSFET 是平方率器件？
因为MOSFET 的饱和电流具有平方特性
5． 什么是MOSFET 的阈值电压？它受哪些因素影响？
阈值电压就是将栅极下面的Si 表面从P 型Si 变成N 型Si 所必要的电压。
影响它的因素有4个：材料的功函数之差，SiO2层中可以移动的正离子的影响，氧化层中固定电荷的
影响，界面势阱的影响
6． 什么是MOS 器件的体效应？
由于衬底与源端未连接在一起，而引起的阈值电压的变化叫做体效应。
7． 说明L 、W 对MOSFET 的速度、功耗、驱动能力的影响。
P70，71
8． MOSFET 按比例收缩后对器件特性有什么影响?
DS I 不变，器件占用面积减少，提高电路集成度，减少功耗
9． MOSFET 存在哪些二阶效应？分别是由什么原因引起的？
P .70-73 沟道长度调制效应，体效应，亚阈值效应
10．说明MOSFET 噪声的来源、成因及减小的方法。
噪声来源：热噪声和闪烁噪声。
热噪声是由沟道内载流子的无规则热运动造成的，可通过增加MOS 管的栅宽和偏置电流减少热噪声。
闪烁噪声是由沟道处二氧化硅与硅界面上电子的充放电引起的，增加栅长栅宽可降低闪烁噪声。