计算机体系结构实验报告1
计算机体系结构实验报告
计算机体系结构实验报告实验目的：1.掌握计算机体系结构的基本概念和组成部分2.学会使用模拟器对计算机性能进行测试和优化3.理解计算机指令的执行过程和流水线工作原理4.掌握计算机性能指标的测量方法和分析技巧实验材料和工具：1.一台个人电脑2.计算机体系结构模拟器3.实验指导书和实验报告模板实验步骤：1.搭建计算机系统：根据实验指导书提供的指导，我们搭建了一个简单的计算机系统，包括中央处理器（CPU）、内存和输入输出设备。
2.编写测试程序：我们编写了一段简单的测试程序，用于测试计算机系统的性能。
3.运行测试程序：我们使用模拟器运行测试程序，并记录测试结果。
模拟器可以模拟计算机的执行过程，并提供各种性能指标的测量功能。
4.分析和优化：根据测试结果，我们对计算机系统的性能进行分析，并尝试优化系统设计和测试程序，以提高性能。
实验结果：通过测试程序的运行和性能指标的测量，我们得到了如下结果：1.计算机的时钟频率：根据模拟器显示的结果，我们得知计算机的时钟频率为1000MHz。
2. 指令执行时间：我们计算了测试程序的平均执行时间，得到了结果为5ms。
4.流水线效率：我们通过模拟器提供的流水线分析功能，得到了计算机流水线的平均效率为80%。
实验分析：根据测试结果1.提高时钟频率：通过增加时钟频率可以加快计算机的运行速度。
我们可以尝试调整计算机硬件的设计和制造工艺，提高时钟频率。
2.优化指令执行过程：我们可以通过优化指令的执行过程，减少执行时间。
例如，并行执行多个指令、增加指令缓存等。
3.提高流水线效率：流水线是提高计算机性能的关键技术，我们可以通过增加流水线级数和优化流水线结构，提高流水线效率。
4.增加并行计算能力：并行计算是提高计算机性能的重要途径，我们可以尝试增加计算机的并行计算能力，例如增加处理器核心的数量。
实验总结：通过本次实验，我们深入了解了计算机体系结构的工作原理和性能指标。
通过模拟器的使用，我们学会了对计算机性能进行测试和进行性能优化的方法。
计算机系统结构实验报告
计算机系统结构实验报告实验目的：掌握计算机系统的基本结构和工作原理，了解计算机系统的组成部分及其相互关系。
实验仪器和材料：计算机硬件设备（主机、硬盘、内存、显卡等）、操作系统、实验指导书、实验报告模板。
实验原理：实验步骤：1.搭建计算机硬件设备，将主机、硬盘、内存、显卡等组装连接好。
2. 安装操作系统，如Windows、Linux等。
3.启动计算机，进入操作系统界面。
4.打开任务管理器，查看CPU的使用情况。
5.打开任务管理器，查看内存的使用情况。
6.运行一些应用程序，观察CPU和内存的使用情况。
7.尝试使用输入输出设备，如键盘、鼠标等。
实验结果：通过实验，我们可以观察到计算机系统的硬件部分和软件部分的工作情况。
通过任务管理器，我们可以查看到CPU的使用情况和内存的使用情况。
在运行应用程序时，我们可以观察到CPU和内存的使用情况的变化。
通过使用输入输出设备，我们可以与计算机进行交互操作。
实验分析：从实验结果可以看出，计算机系统的硬件部分和软件部分都是相互关联的。
CPU作为计算机的核心部件，负责执行各种指令，通过数据传输和计算来完成各种操作。
而内存则用于存储数据和程序，通过读写操作来完成对数据的处理。
硬盘则用于长期存储数据。
操作系统则是计算机系统的管理者，通过调度CPU和内存的使用来实现对计算机资源的分配。
结论：计算机系统是由硬件和软件部分组成的，其中硬件部分包括CPU、内存、硬盘等，软件部分包括操作系统、应用程序等。
计算机系统通过CPU 的运算和数据传输来实现各种操作。
通过实验，我们可以观察到计算机系统的工作情况，并深入了解计算机系统的组成和工作原理。
实验总结：通过本次实验，我们对计算机系统的基本结构和工作原理有了更深入的了解。
实验中，我们搭建了计算机硬件设备，安装了操作系统，并通过观察和分析实验结果，进一步认识到计算机系统的组成部分和各部分之间的相互关系。
通过操作输入输出设备，我们还实践了与计算机进行交互操作的过程。
计算机系统结构 实验报告 (截图 分析 总结)
实验一流水线中的相关一、实验目的1. 熟练掌握WinDLX模拟器的操作和使用，熟悉DLX指令集结构及其特点；2. 加深对计算机流水线基本概念的理解；3. 进一步了解DLX基本流水线各段的功能以及基本操作；4. 加深对数据相关、结构相关的理解，了解这两类相关对CPU性能的影响；5. 了解解决数据相关的方法，掌握如何使用定向技术来减少数据相关带来的暂停二、实验平台WinDLX 模拟器三、实验内容和步骤1.用WinDLX模拟器执行下列三个程序：(分别以步进、连续、设置断点的方式运行程序，观察程序在流水线中的执行情况，观察CPU中寄存器和存储器的内容。
熟练掌握WinDLX的操作和使用。
)●求阶乘程序fact.s⏹步进的运行方式：步进的运行方式是指，每次控制只执行一条语句，快捷键为F7键：图1-1 单步运行测试⏹设置断点的运行方式：鼠标点击某行，按下“Insert键”，设置断点：图1-2 设置断点图1-3 断点设置成功，按F5运行至断点⏹连续的运行方式：通过按下F5键，可直接运行至断点处；按下F8键，并在对话框内键入跳跃的步数，可以直接跳转指定的步数：图1-4 设置跳转步数●求最大公倍数程序gcm.s，观察程序在流水线中的执行情况：●求素数程序prim.s，观察CPU 中寄存器和存储器的内容2. 用WinDLX运行程序structure_d.s通过模拟找出存在资源相关的指令对以及导致资源相关的部件；记录由资源相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行周期数的百分比；论述资源相关对CPU性能的影响，讨论解决资源相关的方法。
●存在资源相关的指令、导致资源相关的部件⏹两条指令同时访问寄存器f4，造成资源相关：⏹两条指令同时访问ALU，造成资源相关：●由资源相关引起的暂停时钟周期数、暂停时钟周期数占总执行周期数的百分比由资源相关引起的暂停时钟周期数：30；总执行周期数：139；暂停时钟周期数占总执行周期数的百分比：21.6%3. 在采用、以及不采用定向技术的情况下，分别用WinDLX 运行程序data_d.s(记录数据相关引起的暂停时钟周期数以及程序执行的总时钟周期数，计算暂停时钟周期数占总执行周期数的百分比；并计算采用定向技术后性能提高的倍数)●采用定向技术：（左下图）⏹计算暂停时钟周期数占总执行周期数的百分比：30/128=23.4%图3-1 采用定向技术图3-2 不采用定向技术●不采用定向技术：（右上图）⏹计算暂停时钟周期数占总执行周期数的百分比：104/202=51.5%●采用定向技术后性能提高的倍数：202/128=1.58倍四、实验总结●资源相关对CPU性能的影响、讨论解决资源相关的方法资源相关使相关指令在流水线上停滞，降低了执行效率；为解决这一问题，应在编写代码时尽量避免总是使用同一寄存器；并通过指令调度，使相关的代码执行距离拉开。
计算机组成与结构实验报告1 实验一： EDA入门
大学实验报告2018年5月21日课程名称：计算机组成与结构实验实验名称：实验一: EDA入门班级及学号：姓名：同组人：签名：指导教师：指导教师评定：一、实验目的：了解并初步掌握使用QuartusⅡ软件集成开发工具进行专用硬件电路设计的工作过程；了解并初步掌握使用硬件描述语言（VHDL）表述电路功能设计；了解并初步掌握使用时序仿真方法验证电路逻辑功能；了解并初步掌握使用GW48实验台对设计电路进行硬件下载配置和测试。
二、实验任务：1．首先利用QuartusⅡ完成“2选1多路选择器”电路的VHDL语言表达描述；2．设计时序仿真测试激励波形信号并进行电路功能的仿真测试；3．完成“2选1多路选择器”电路的硬件下载编程；4．设计硬件测试方案，配置试验台测试环境，进行硬件测试；5．实验完成，写出实验报告三、实验原理：本实验通过Quartus II软件，编程设计硬件电路功能，在一片FPGA（型号EP1C6Q240C8）可编程芯片上，制作成一块具有“二选一多路选择器”功能的专用电路器件。
测试验证设计电路功能是在GW48实验系统上进行，该实验系统通过改变连线和软件配置可支持多种电路试验。
本实验选用电路模式NO.5。
“2选1多路选择器”电路原理图及逻辑表达式如下：四、实验步骤：第一阶段：建立工程，输入设计文件该电路可用硬件描述语言VHDL表达如下：ENTITY mux21a ISPORT(a,b,s:IN BIT;y:OUT BIT);END ENTITY mux21a;ARCHITECTURE one OF mux21a ISBEGIN图3.1 “2选1多路选择器”原理图和逻辑表达PROCESS(a,b,s)BEGINIF s ='0' THEN y<= a;ELSE y<=b;END IF;END PROCESS;END ARCHITECTURE one;第二阶段：编译第三阶段：时序仿真仿真解释：a,b输入端，s是控制端，y是输出端。
计算机组成实验报告
计算机组成实验报告计算机组成实验报告(共3篇)篇一：《计算机组成与结构》实验报告11 .实验目的：1)．学习和了解TEC-2000 十六位机监控命令的用法；2)．学习和了解TEC-2000 十六位机的指令系统；3)．学习简单的TEC-2000 十六位机汇编程序设计；2.实验内容：1)．使用监控程序的R 命令显示/修改寄存器内容、D 命令显示存储器内容、E 命令修改存储器内容；2)．使用 A 命令写一小段汇编程序，U 命令反汇编刚输入的程序，用G 命令连续运行该程序，用T、P 命令单步运行并观察程序单步执行情况；3、实验步骤1)．关闭电源，将大板上的COM1 口与PC 机的串口相连；2)．接通电源，在PC 机上运行PCEC.EXE 文件，设置所用PC 机的串口为“1”或“2”, 其它的设置一般不用改动,直接回车即可；3)．置控制开关为00101（连续、内存读指令、组合逻辑、16 位、联机），开关拨向上方表示“1”，拨向下方表示“0”，“X”表示任意。
其它实验相同；4)．按一下“RESET”按键,再按一下“START”按键，主机上显示：TEC-2000 CRT MONITOR Version 1.0 April 2001Computer Architectur Lab.，Tsinghua University Programmed by He Jia >5)．用R 命令查看寄存器内容或修改寄存器的内容a.在命令行提示符状态下输入：R↙；显示寄存器的内容图片已关闭显示，点此查看图片已关闭显示，点此查看b.在命令行提示符状态下输入：R R0↙；修改寄存器R0 的内容，被修改的寄存器与所赋值之间可以无空格,也可有一个或数个空格主机显示:寄存器原值:_在该提示符下输入新的值,再用R 命令显示寄存器内容，则R0 的内容变为0036。
图片已关闭显示，点此查看6)．用D 命令显示存储器内容在命令行提示符状态下输入：D 2000↙会显示从2000H 地址开始的连续128 个字的内容；连续使用不带参数的 D 命令，起始地址会自动加128（即80H）。
计算机组成原理实验报告
计算机组成原理实验报告实验目的，通过本次实验，深入了解计算机组成原理的相关知识，掌握计算机硬件的基本组成和工作原理。
实验一，逻辑门电路实验。
在本次实验中，我们学习了逻辑门电路的基本原理和实现方法。
逻辑门电路是计算机中最基本的组成部分，通过逻辑门电路可以实现各种逻辑运算，如与门、或门、非门等。
在实验中，我们通过搭建逻辑门电路并进行实际操作，深入理解了逻辑门的工作原理和逻辑运算的实现过程。
实验二，寄存器和计数器实验。
在本次实验中，我们学习了寄存器和计数器的原理和应用。
寄存器是计算机中用于存储数据的重要部件，而计数器则用于实现计数功能。
通过实验操作，我们深入了解了寄存器和计数器的内部结构和工作原理，掌握了它们在计算机中的应用方法。
实验三，存储器实验。
在实验三中，我们学习了存储器的原理和分类，了解了不同类型的存储器在计算机中的作用和应用。
通过实验操作，我们进一步加深了对存储器的认识，掌握了存储器的读写操作和数据传输原理。
实验四，指令系统实验。
在本次实验中，我们学习了计算机的指令系统，了解了指令的格式和执行过程。
通过实验操作，我们掌握了指令的编写和执行方法，加深了对指令系统的理解和应用。
实验五，CPU实验。
在实验五中，我们深入了解了计算机的中央处理器（CPU）的工作原理和结构。
通过实验操作，我们学习了CPU的各个部件的功能和相互之间的协作关系，掌握了CPU的工作过程和运行原理。
实验六，总线实验。
在本次实验中，我们学习了计算机的总线结构和工作原理。
通过实验操作，我们了解了总线的分类和各种总线的功能，掌握了总线的数据传输方式和时序控制方法。
结论：通过本次实验，我们深入了解了计算机组成原理的相关知识，掌握了计算机硬件的基本组成和工作原理。
通过实验操作，我们加深了对逻辑门电路、寄存器、计数器、存储器、指令系统、CPU和总线的理解，为进一步学习和研究计算机组成原理奠定了坚实的基础。
希望通过不断的实践和学习，能够更深入地理解和应用计算机组成原理的知识。
计算机网络体系结构实验报告-FTP 服务安装与配置
计算机网络体系结构实验报告FTP 服务安装与配置一、实验内容使用IIS功能新建FTP站点，并对站点进行账户管理以及安全管理，同时使用另外一台机器对其进行访问二、实验目的掌握Windows Server中的IIS配置FTP服务器，同时掌握WireShake抓包工具三、实验环境3.1 实验环境服务端IP：172.23.202.3服务端系统：Windows Server 2003服务端工具：IIS管理工具客户端：172.30.154.88客户端系统：MacOS Mojave 10.14.6客户端工具：terminal终端、WireShake抓包工具、Finder3.2 网络拓扑图3.2 IIS配置FTP服务器流程四、实验原理文件传输协议（File Transfer Protocol，FTP），是用在网络上进行文件传输的一套标准协议。
它工作在应用层，使用TCP运输层传输协议，即客户和服务器建立连接需要进行三次握手的过程，同时释放连接的时候也需要进行四次挥手的过程。
FTP服务系统是典型的C/S工作模式，在网络上的两个站点进行文件传输时，要求服务器主机运行FTP服务程序，同时客户主机也应在其计算机上运行相应的FTP客户程序或者通过命令行来直接调用FTP来来进行服务。
FTP在服务器主机和客户主机之间需要建立两次连接，一个是控制连接，端口号为21，用于传出控制信息；另外一个是数据连接，端口号为20（或其他），用于数据的传送。
采用分开传送的方法大大提高了FTP的效率。
所以在建立连接时需要建立两次TCP连接。
并且每当一个文件传输结束时，数据连接将关闭，传输下一个文件时再打开，而控制连接则持续保持连接状态。
FTP协议的连接模式分为被动模式（PASV）以及主动模式（PORT）。
被动模式为服务器处于运行的状态，同时开启FTP服务系统，处于监听状态。
客户端通过FTP客户程序对其进行发起连接以及文件传输等功能。
而主动模式则与其相反，客户端处于监听状态，由服务器发起连接。
计算机原理实验报告
实验名称：计算机原理实验实验日期：2023年X月X日实验地点：计算机实验室实验目的：1. 理解计算机的基本工作原理和组成结构。
2. 掌握计算机各部件的功能和相互关系。
3. 熟悉计算机指令系统和工作流程。
4. 培养动手能力和实验技能。
实验内容：一、计算机硬件组成实验1. 实验目的：了解计算机硬件的组成和各部件的功能。
2. 实验步骤：（1）观察计算机主机，识别各硬件部件，如CPU、内存、硬盘、显卡等。
（2）了解各硬件部件的功能和相互关系。
（3）拆装计算机，练习硬件组装和维修。
二、计算机指令系统实验1. 实验目的：熟悉计算机指令系统，掌握指令的格式和功能。
2. 实验步骤：（1）学习计算机指令系统的基础知识，了解指令的分类和功能。
（2）分析指令的格式，掌握指令的编码方式。
（3）编写简单的程序，实现指令的功能。
三、计算机工作流程实验1. 实验目的：理解计算机的工作流程，掌握程序执行的过程。
2. 实验步骤：（1）学习计算机工作流程的基本知识，了解程序的加载、执行和存储过程。
（2）观察计算机运行程序的过程，分析程序执行过程中的指令执行顺序。
（3）编写程序，验证程序执行的正确性。
实验结果与分析：一、计算机硬件组成实验实验结果：通过观察和拆装计算机，掌握了计算机硬件的组成和各部件的功能，熟悉了计算机的硬件结构。
分析：计算机硬件是计算机系统的基础，了解硬件组成有助于更好地理解计算机的工作原理。
二、计算机指令系统实验实验结果：学习了计算机指令系统的基础知识，掌握了指令的格式和功能，能够编写简单的程序实现指令的功能。
分析：计算机指令系统是计算机执行程序的基础，熟悉指令系统对于程序设计和开发具有重要意义。
三、计算机工作流程实验实验结果：理解了计算机的工作流程，掌握了程序执行的过程，能够分析程序执行过程中的指令执行顺序。
分析：计算机工作流程是计算机执行程序的关键，了解工作流程有助于优化程序设计和提高程序执行效率。
实验总结：本次计算机原理实验使我对计算机的基本工作原理和组成结构有了更深入的了解。
计算机组成原理实验报告1
计算机组成原理实验报告实验:4位2进制计数器姓名:王雄专业:数媒2班学号:110511623指导老师：蒋丽华【实验环境】1. Windows 2000 或 Windows XP2. QuartusII9.1 sp2、DE2-115计算机组成原理教学实验系统一台，排线若干。
【实验目的】1、熟悉VHDL 语言的编写。
2、验证计数器的计数功能。
【实验要求】本实验要求设计一个4位二进制计数器。
要求在时钟脉冲的作用下，完成计数功能，能在输出端看到0-9，A-F 的数据显示。
（其次要求下载到实验版实现显示）【实验原理】计数器是一种用来实现计数功能的时序部件，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。
计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS 触发器、T 触发器、D 触发器及JK 触发器等。
计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。
计数器按计数进制不同，可分为二进制计数器、十进制计数器、其他进制计数器和可变进制计数器，若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分，则有异步计数器和同步计数器两大类，以及加法计数器、减法计数器、加/减计数器等，如按预置和清除方式来分，则有并行预置、直接预置、异步清除和同步清除等差别，按权码来分，则有“8421”码，“5421”码、余“3”码等计数器，按集成度来分，有单、双位计数器等等，其最基本的分类如下：计数器的种类⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎪⎩⎪⎨⎧⎪⎩⎪⎨⎧⎩⎨⎧进制计数器十进制计数器二进制计数器进制可逆计数器减法计数器加法计数器功能异步计数器同步计数器结构N 、、、321 下面对同步二进制加法计数器做一些介绍。
《计算机组成原理》实验报告1
1
DR1（01010101），DR2（10101010）
0 1 0
11111111
(2)
加
减
与
直通
乘
S2 S1 S0
010
011
000
001
100
DR1(01100011)
DR2(10110100)
00010111
C=1
01010001
C=0
00100000
C不变
10110100
C不变
00001100
C不变
00001001
C不变
DR1(01001100)
DR2(10110011)
11111111
C=0
01100111
C=0
00000000
C=0
10110011
C=0
00100100
C不变
DR1(11111111)
DR2(11111111)
11111110
C=1
00000000
C不变
11111111
《计算机组成》实验报告
实验名称：运算器组成的实验
一实验目的
1、掌握算术逻辑运算加、减、乘、与的工作原理。
2、熟悉简单运算的数据传送通路。
3、验证实验台运算的8位加、减、与、直通功能。
4、验证实验台的4位乘4位功能。
5、按给定数据，完成几种指定的算术和逻辑运算。
二实验内容
图6示出了本实验所用的运算器数据通路图。ALU由1片ispLSI1024构成。四片4位的二选一输入寄存器74HC298构成两个操作数寄存器DR1和DR2，保存参与运算的数据。DR1接ALU的B数据输入端口，DR2接ALU的A数据输入端口，ALU的输出在ispLSI1024内通过三态门发送到数据总线DBUS7-DBUS0上，进位信号C保存在ispLSI1024内的一个D寄存器中。当实验台下部的IR/DBUS开关拔到DBUS位置时，8个红色发光二极管指示灯接在数据总线DBUS上，可显示运算结果或输入数据。另有一个指示灯C显示运算进位信号状态。由ispLSI1024构成的8位运算器的运算类型由选择端S2，S1，S0选择，功能如表3所示。
计算机组织与体系结构实验报告
实验一基本运算器实验一、实验目的（1）了解运算器的组织结构。
（2）掌握运算器的工作原理。
二、实验设备PC机一台，TD-CMA实验系统一套。
三、实验原理运算器含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A和B的数据，各部件对操作数进行何种运算有控制信号S3、S2、S1、S0和CN来决定，任何时候，多嘴选择开关只选择三部件中的一个部件的结果作为ALU的输出。
是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。
ALU中多有模块集中成一片CPLD中。
运算器逻辑功能表：四、实验步骤1．连接实验电路并检查无误。
图中将用户需要连接的信号线用小圆圈标明（其它实验相同，不再说明）。
2．KK2设置为单拍，KK1和KK3为运行。
3. 开电源开关。
4．用输入开关向暂存器DR1 置数。
①拨动输入开关形成二进制数01100101（或其它数值）。
（数据显示灯亮为0，灭为1）。
②使SWITCH UNIT 单元中的开关SW-B=0（打开数据输入三态门）、ALU-B=1（关闭 ALU 输出三态门）、LDDR1=1、LDDR2=0。
③按动微动开关KK2，则将二进制数01100101 置入DR1 中。
5．用输入开关向暂存器DR2 置数。
①拨动输入开关形成二进制数10100111（或其它数值）。
②SW-B=0、ALU-B=1 保持不变，改变LDDR1、LDDR2，使LDDR1=0、LDDR2=1。
③按动微动开关KK2，则将二进制数10100111 置入DR2 中。
6．该变运算器的功能设置观察输出。
并将结果填入表中。
五、实验结果六、实验心得体会与收获通过本次实验我了解了运算器的组成结构并掌握了运算器的工作原理。
学习了运算器的输出跟数据总线相连，还有两个输入端通过两个锁存器也与数据总线相连。
实验总是不厌其烦的调试，认真地把每个数据记录下来，同时还需要仔细分析数据的准确性和实用性。
计算机网络体系结构实验报告-存储器实验
存储器实验报告一、实验箱实验部分1.实验目的：(1)理解随机静态存储的原理(2)熟悉实验箱的静态存储操作以及电路的搭建方式2.实验设备：TD-CMA实验箱3.实验过程(1)按照电路图连接好电路(2)进行实验操作：预备操作①时序与操作台单元的KK1、KK3置“运行”档，KK2置为“单步”档；②将CON单元的IOR开关置1（IN单元无输出，避免总线竞争），然后再打开电源开关，如果听到有长鸣的“嘀”声，说明总线竞争，需要立即关闭电源，检查连线；③按动CON单元CLR按钮，将运算器当前数据（例如：寄存器A、B及FC、FZ）清零；设置存储地址①关闭存储器读写数据信号：WR、RD;②设置数据送到存储器地址线：IOR置0;③IN单元D7…D0形成一个8位二进制数地址，设置地址输入控制信号LDAR，将选取一个指定的地址单元，按动ST产生T3脉冲，指定地址被放入地址寄存器（AR）中；向（从）指定的地址单元存（取）数据①存即写数据：IN单元D7…D0形成一个数据，设置数据写入控制信号IOR=1、WR=1、RD=0，按动ST产生T3脉冲，数据存入指定的存储单元中；②取即读数据：设置数据写入控制信号IOR=1、WR=0、RD=1，数据总线上的数据即为从指定的存储单元中取出的数据。
4.结果描述：(1)将8位数据存入指定的地址后，将WR置零，RD置1，可以看到数据显示。
(2)地址和数据的区别：地址和数据都为二进制数据，地址是了数据放置的位置，根据选择不同的地址可以看到存储在不同地址的不同数据。
(3)读写逻辑的转换过程：先选取地址，设定数据存入该地址，再选取地址读取数据、(4)位扩展和字扩展原理图如下：二、存储器仿真实验部分1.实验目的：(1) 理解存储器的功能。
(2) 掌握运用Proteus 软件设计ROM 和RAM 的方法。
(3) 基于Proteus 仿真工具掌握存储器与总线的连接及存储器地址空间映射的原理。
(4) 通过8 位字长的存储器电路，实现对ROM 和RAM 存储器的数据读写操作。
计算机组成原理实验报告
实验1 通用寄存器实验一、实验目的1.熟悉通用寄存器的数据通路。
2.了解通用寄存器的构成和运用.二、实验要求掌握通用寄存器R3~R0的读写操作.三、实验原理实验中所用的通用寄存器数据通路如下图所示。
由四片8位字长的74LS574组成R1 R0（CX）、R3 R2（DX）通用寄存器组。
图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通控制。
RWR为寄存器数据写入使能，DI、OP为目的寄存器写选通。
DRCK信号为寄存器组打入脉冲，上升沿有效.准双向I/O输入输出端口用于置数操作,经2片74LS245三态门与数据总线相连。
图2—3-3 通用寄存器数据通路四、实验内容1.实验连线连线信号孔接入孔作用有效电平2.寄存器的读写操作①目的通路当RWR=0时，由DI、OP编码产生目的寄存器地址，详见下表.通用寄存器“手动／搭接”目的编码②通用寄存器的写入通过“I/O输入输出单元”向R0、R1寄存器分别置数11h、22h，操作步骤如下：通过“I/O输入输出单元”向R2、R3寄存器分别置数33h、44h，操作步骤如下：③源通路当X2~X0=001时，由SI、XP编码产生源寄存器，详见下表.通用寄存器“手动／搭接”源编码④ 通用寄存器的读出关闭写使能，令K18（RWR ）=1，按下流程分别读R0、R1、R2、R3。
五、实验心得通过这个实验让我清晰的了解了通用寄存器的构成以及通用寄存器是如何运用的，并且熟悉了通用寄存器的数据通路，而且还深刻的掌握了通用寄存器R3~R0的读写操作。
实验2 运算器实验一、实验目的掌握八位运算器的数据传输格式,验证运算功能发生器及进位控制的组合功能.二、实验要求完成算术、逻辑、移位运算实验，熟悉ALU 运算控制位的运用.三、实验原理实验中所用的运算器数据通路如图2-3—1所示。
ALU 运算器由CPLD 描述。
运算器的输出FUN 经过74LS245三态门与数据总线相连,运算源寄存器A 和暂存器B 的数据输入端分别由2个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O 输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。
计算机系统结构实验报告
计算机系统结构实验报告计算机系统结构实验报告引言：计算机系统结构是计算机科学领域中的重要课题，它研究计算机硬件和软件之间的关系，以及如何优化计算机系统的性能和效率。
本实验报告旨在介绍我们小组在计算机系统结构实验中的设计和实现过程，以及所获得的实验结果和经验。
一、实验目的计算机系统结构实验的目的是通过设计和实现一个简单的计算机系统，加深对计算机硬件和软件之间关系的理解，以及掌握计算机系统的组成和工作原理。
具体目标包括：1. 理解计算机系统的层次结构和组成部分。
2. 理解指令集架构和微指令集架构的区别。
3. 设计和实现一个简单的计算机系统，包括处理器、存储器和输入输出设备。
4. 测试和验证计算机系统的功能和性能。
二、实验设计与实现1. 计算机系统结构设计我们设计了一个基于冯·诺依曼体系结构的计算机系统，包括中央处理器（CPU）、存储器和输入输出设备。
CPU由控制单元和算术逻辑单元组成，控制单元负责指令的解码和执行，算术逻辑单元负责数据的运算和逻辑操作。
存储器用于存储指令和数据，我们选择了静态随机存储器（SRAM）作为主存储器。
输入输出设备包括键盘、显示器和磁盘。
2. 指令集架构设计我们选择了经典的冯·诺依曼指令集架构作为基础，定义了一套简单的指令集，包括算术运算、逻辑运算和数据传输等指令。
我们还设计了一套微指令集架构，用于实现指令的执行过程。
微指令集中包含了各种控制信号和操作码，用于控制CPU的工作。
3. 硬件设计与实现我们使用硬件描述语言（HDL）进行硬件设计和实现。
通过使用HDL，我们可以描述和模拟计算机系统的各个组成部分，并进行功能验证和性能分析。
我们使用Verilog HDL进行设计和实现，借助Verilog仿真器进行功能验证。
4. 软件设计与实现除了硬件设计和实现，我们还编写了一些软件程序，用于测试和验证计算机系统的功能和性能。
我们编写了一些简单的程序，包括算术运算、逻辑运算和数据传输等，用于测试CPU的指令执行和数据处理能力。
计算机组成原理实验报告
计算机组成原理实验报告实验⼀静态随机存取存贮器实验⼀.实验⽬的了解静态随机存取存贮器的⼯作原理；掌握读写存贮器的⽅法。
⼆.实验内容实验仪的存贮器MEM单元选⽤⼀⽚静态存贮器6116（2K×8bit）存放程序和数据。
CE：⽚选信号线，低电平有效，实验仪已将该管脚接地。
OE：读信号线，低电平有效。
WE：写信号线，低电平有效。
A0..A10: 地址信号线。
I/O0..I/O7:数据信号线。
SRAM6116存贮器挂在CPU的总线上，CPU通过读写控制逻辑，控制MEM的读写。
实验中的读写控制逻辑如下图：读写控制逻辑M_nI/O⽤来选择对MEM还是I/O读写，M_nI/O = 1，选择存贮器MEM；M_nI/O = 0，选择I/O设备。
nRD = 0为读操作；nWR = 0为写操作。
对MEM、I/O的写脉冲宽度与T2⼀致；读脉冲宽度与T2+T3⼀致，T2、T3由CON单元提供。
存贮器实验原理图存贮器数据信号线与数据总线DBus相连；地址信号线与地址总线ABus相连，6116的⾼三位地址A10..A8接地，所以其实际容量为256字节。
数据总线DBus、地址总线ABus、控制总线CBus与扩展区单元相连，扩展区单元的数码管、发光⼆极管上显⽰对应的数据。
IN单元通过⼀⽚74HC245(三态门)，连接到内部数据总线iDBus上，分时提供地址、数据。
MAR由锁存器（74HC574，锁存写⼊的地址数据）、三态门（74HC245、控制锁存器中的地址数据是否输出到地址总线上）、8个发光⼆极管（显⽰锁存器中的地址数据）组成。
T2、T3由CON单元提供，按⼀次CON单元的uSTEP键，时序单元发出T1信号；按⼀次uSTEP键，时序单元发出T2信号；按⼀次uSTEP键，时序单元发出T3信号；再按⼀次uSTEP键，时序单元⼜发出T1信号，……按⼀次STEP键，相当于按了三次uSTEP键，依次发出T1、T2、T3信号。
其余信号由开关区单元的拨动开关模拟给出，其中M_nI/O应为⾼（即对MEM 读写操作）电平有效，nRD、nWR、wMAR、nMAROE、IN单元的nCS、nRD 都是低电平有效。
计算机体系结构实验报告3篇
计算机体系结构实验报告第一篇：计算机体系结构概述计算机体系结构是计算机学科中的一个重要分支，它研究的是计算机的硬件组成和工作原理，包括计算机的处理器、存储器、输入输出设备、总线等。
计算机体系结构的研究可以帮助我们理解计算机的工作原理，优化计算机的性能，提升计算机的能力。
计算机体系结构可以分为两个方面：指令集体系结构和微体系结构。
其中，指令集体系结构是指计算机的操作系统能够直接识别和执行的指令集合，它们是应用程序的编程接口；而微体系结构是指通过硬件实现指令集合中的指令，在底层支持指令集合的操作。
指令集体系结构和微体系结构是密切相关的，因为指令集体系结构会影响微体系结构的设计和实现。
目前，计算机体系结构主要有三种类型：单处理器体系结构、多处理器体系结构和分布式计算体系结构。
其中，单处理器体系结构是指所有的指令和数据都存放在同一台计算机中，这种体系结构的优点是操作简单、易于管理，但是主频存在瓶颈，无法很好地发掘多核的性能优势；多处理器体系结构是指多个计算机共享同一块物理内存，因此可以方便地实现负载均衡和任务协作，但是存在通信延迟和数据一致性问题；分布式计算体系结构则是指通过互联网将多个计算机连接成一个网络，可以在全球范围内共享计算资源，但是通信成本和数据安全问题需要考虑。
总之，计算机体系结构是计算机学科中的重要分支，它研究计算机的硬件组成和工作原理，帮助我们理解计算机的工作原理，优化计算机性能，提升计算机能力。
第二篇：计算机指令集体系结构计算机指令集体系结构，简称ISA（Instruction Set Architecture），是指计算机能够识别和执行的指令集合。
ISA是计算机指令的编程接口，定义了一组指令和地址模式，以及寄存器和内存的组织方式，它是计算机软件和硬件协同工作的关键接口之一。
ISA可以分为两类：精简指令集体系结构（RISC，Reduced Instruction Set Computer）和复杂指令集体系结构（CISC，Complex Instruction Set Computer）。
mips 实验报告
mips 实验报告MIPS实验报告引言：计算机体系结构是计算机科学中的一个重要领域，它研究计算机硬件和软件之间的关系。
在计算机体系结构的学习过程中，我们接触到了MIPS （Microprocessor without Interlocked Pipeline Stages）指令集架构。
本实验报告将介绍我们在实验中对MIPS进行的学习和实践。
一、MIPS的背景和特点MIPS是一种经典的RISC（Reduced Instruction Set Computer）指令集架构，它于1981年由斯坦福大学的约翰·亨尼西（John Hennessy）和他的学生大卫·帕特森（David Patterson）提出。
MIPS架构的设计理念是简化指令集，提高指令执行速度，以及降低硬件复杂度。
MIPS指令集包含了一组简洁而强大的指令，使得编译器和硬件设计更容易实现。
该架构的特点包括高效的流水线执行、固定长度的指令格式、延迟槽等。
二、MIPS的实验环境和工具为了学习和实践MIPS指令集，我们使用了一款名为MARS（MIPS Assembler and Runtime Simulator）的工具。
MARS提供了一个模拟器，可以在计算机上运行MIPS指令。
它还提供了汇编器和调试器，方便我们编写和调试MIPS程序。
通过MARS，我们可以观察和分析指令的执行过程，更好地理解MIPS的工作原理。
三、MIPS的基本指令和寄存器MIPS指令集包含了一系列基本指令，如加载（Load）指令、存储（Store）指令、算术运算（Arithmetic）指令、逻辑运算（Logic）指令等。
这些指令可以完成各种计算和数据操作任务。
同时，MIPS架构还提供了32个通用寄存器，用于存储和操作数据。
这些寄存器以$0、$1、$2等命名，并且有特殊用途的寄存器如程序计数器（PC）和堆栈指针（SP）等。
四、MIPS程序设计实践通过MARS工具，我们编写了一些简单的MIPS程序，以加深对MIPS指令集和寄存器的理解。
中南大学 计算机体系结构实验报告
计算机体系结构课程设计学院：信息科学与工程学院专业班级：指导老师：学号：姓名：.目录实验1 对指令操作码进行霍夫曼编码 (3)一、实验目的 (3)二、实验内容 (3)三、设计思路 (4)四、关键代码 (4)五、实验截图 (5)六、源代码 (5)实验2 使用LRU 方法更新Cache (8)一、实验目的 (8)二、实验内容 (8)三、设计思路 (9)四、程序截图 (9)五、实验代码 (9)实验总结 (16)参考文献 (16).实验1 对指令操作码进行霍夫曼编码一、实验目的了解和掌握指令编码的基本要求和基本原理二、实验内容1. 使用编程工具编写一个程序，对一组指令进行霍夫曼编码，并输出最后的编码结果以及对指令码的长度进行评价。
与扩展操作码和等长编码进行比较。
2. 问题描述以及问题分析举例说明此问题，例如：P1 P2 P3 P4 P5 P6 P70.45 0.30 0.15 0.05 0.03 0.01 0.01下表所示：对此组指令进行 HUFFMAN 编码正如下图所示：最后得到的HUFFMAN 编码如下表所示：最短编码长度为：H=0.45*1+0.30*2+0.15*3+0.05*4+0.03*5+0.01*6+0.01*6=-1.95.要对指令的操作码进行 HUFFMAN 编码，只要根据指令的各类操作码的出现概率构造HUFFMAN 树再进行 HUFFAM 编码。
此过程的难点构造 HUFFMAN 树，进行 HUFFAM 编码只要对你所生成的 HUFFMAN 树进行中序遍历即可完成编码工作。
三、设计思路观察上图，不难看出构造 HUFFMAN 树所要做的工作：1、先对各指令操作码的出现概率进行排序，构造一个有序链表。
2、再取出两个最小的概率节点相加，生成一个生的节点加入到链表中，同时从两表中删除此两个节点。
3、在对链表进行排序，链表是否只有一个节点，是则 HUFFAN 树构造完毕，否则继续做 2 的操作。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
学号： 姓名：
班级：
;-------------------------------------------------------------------------; Programmanfangbei Symbol main ; Ben鰐igtModul INPUT ; LiesteineZahl von stdinein und berechnetimTyp double die Faktorielle ; Abschlie遝ndwird das Ergebnisausgegeben ;-------------------------------------------------------------------------.data Prompt: .asciiz "Einganzzahliger Wert >1 : "
;----------------------------------------------------------------------------;Unterprogrammaufrufbei Symbol InputUnsigned
;Erwartet in R1 die Adresseeinesmit 0 abgeschlossenen Prompt-Strings ;Liefert in R1 den eingelesenen, positivenIntegerwertzurueck. ;Veraendert die Register R1, R13, R14 ;----------------------------------------------------------------------------.data ;*** Daten f黵 Read-Trap ReadBuffer: .space ReadPar: .word 80 0,ReadBuffer,80
;*** Werteinitialisieren movi2fp cvti2d addi movi2fp cvti2d movd f10,r1 f0,f10 r2,r0,1 f11,r2 f2,f11 f4,f2 ;1-> D4 D4..Konstante 1 ;1 -> D2 D2..Ergebnis ;R1 -> D0 D0..Z鋒lregister
;*** Berechnungsschleifeabbrechen, wenn D0 1 erreicht Loop: bfpt led f0,f4 Finish ;D0<=1 ?
;*** Multiplikationdurchf黨ren und n鋍hsterSchleifendurchgang multd subd j Finish: sd addi trap f2,f2,f0 f0,f0,f4 Loop ;*** Ergebnisausgeben PrintfValue,f2 r14,r0,PrintfPar 5
multu add addi j Finish:
程序流程图： fakt.s (主体)：
yes f0 <= f4 no f2 ← f2 * f0
f0 ← f0 – f4
实验步骤： 一、运行 WinDLX 仿真器。 二、在开始模拟之前，fact.s 程序装入一个程序到主存。在装入 fact.s 程序的同时需要同时装入 input.s 程序，现在可以开始模拟工作了。 三、找出实验中的不明白的地方，自己解决并写出原因。 四、输入数据“3”采用单步执行方法，完成程序并通过上述使用 WinDLX， 总结 WinDLX 的特点。
;*** Daten f黵Printf-Trap PrintfPar: SaveR2: SaveR3: SaveR4: SaveR5: .space .space .space .space InputUnsigned: ;*** Registerwertesichern sw sw sw sw SaveR2,r2 SaveR3,r3 SaveR4,r4 SaveR5,r5 InputUnsigned
;*** Prompt ausgeben sw addi trap PrintfPar,r1 r14,r0,PrintfPar 5
;*** Trap-3 zumEinleseneinerZeileaufrufen addi trap r14,r0,ReadPar 3
;*** Zahlermitteln addi addi addi r2,r0,ReadBuffer r1,r0,0 r4,r0,10 ;Dezimalsystem
计算机体系结构实验报告
实验题目：熟悉 WinDLX 的使用 日期：2014.4.16 Email： 实验目的： 通过本实验，熟悉 WinDLX 模拟器的操作和使用，了解 DLX 指令集结构及其 特点。 硬件环境： （VMware 虚拟机下） CPU： Intel（R） Core（TM）i5-2450M CPU @2.50GHz 内存： 1G 软件环境： WinDLX VMware Workstation Windows XP Pro. 实验内容： （1）用 WinDLX 模拟器执行求阶乘程序 fakt.s 。执行步骤详见“WinDLX 教程” 。这个程序说明浮点指令的使用。改程序从标准输入读入一个整数，求其 阶乘，然后将结果输出。改程序中调用了 input.s 中的输入子程序，这个程序 用于读入正整数。 （2）输入数据“3”并采用单步执行方法，完成程序并通过上述使用 WinDLX，总结 WinDLX 的特点。 （3）注意观察变量说明语句所建立的数据区，理解 WinDLX 指令系统。 实验程序： 求阶乘程序 fakt.s :
;*** Programmende trap 0
该程序调用了input.s中的输入子程序：
;*********** WINDLX Bsp.1: EinleseneinespositivenIntegerwerts ************* ;*********** (c) 1991 G黱therRaidl *************
实验结果：
完整的流水线时空图如下图：
统计数据如下：
执行过程中分别在 0x0000015c、0x00000194 和 0x000001a4 处设置断点，程序执 行到断点处 registers 内容如下：
0x0000015c:
0x00000194:
0x000001a4:
PrintfFormat: .asciiz .align PrintfPar: .word PrintfValue: .space
"Die Faktorielle = %g\n\n" 2 PrintfFormat 8
.text .global main: ;*** Wert von stdin in R1 einlesen addi jal r1,r0,Prompt InputUnsigned main
Loop: lbu seqi bnez subi
;*** Bis das ZeilenendeerkanntwirdZeichenalsZiffernbeh. r3,0(r2) r5,r3,10 ;LF -> Exit r5,Finish r3,r3,48 ;?? r1,r1,r4 ;Shift um eineDezimalstelle r1,r1,r3 ;NeueEinerstellehinzu r2,r2,1 Loop ;*** AlteRegisterwerte laden und zurueck lw lw lw lw jr r2,SaveR2 r3,SaveR3 r4,SaveR4 r5,SaveR5 r31 ; Return ;Zeichenpointerinkrementieren