竞争冒险实验
实验四 组合电路中的竞争与冒险
当A由1变为0时，由于考虑了G1门的延迟时间，在G2门的2个输入端出现
了均为0的短暂时刻，使G2门输出产生了不应有的窄脉冲，这个窄脉冲称
为毛刺。
A B
0
≥1
≥1
F
G2
B0 A A F
t pd
G1
3．竞争与冒险的消除方法
①接入滤波电容
R
Vi
②引入选通脉冲
C
VoLeabharlann Vi VoA B1
脉 冲
& & & &
A B
B：A=1，C=1，D=0 D：A=0，B=0，C=1
7、添加冗余项消除A变化过程中的险象
F=AB+BCD+ACD=AB+BCD+ACD+BCD
F
C d e f F
C
F AB AC AB AC
③修改逻辑设计
在卡诺图中，函数的每一个与项（或项）对应一个合并圈，若两个合并圈相 切，相切之处会出现冒险。
AB C 00
F AB AC
01
11
☆消除冒险的方法：
10
在相切处增加一个合并圈BC。
0
1
1 1 1 1
F AB AC 令B=C=1
AA
产生0冒险
相切处：B=C=1
实验内容
1、F=AB+BCD+ACD 要求只有原变量输入即实现时不能用模拟开关的反变量，要实现反变量，用非门。 没有非门，可用与非门（与1与非）或异或门（与1异或）。要能观察到竞争冒险现象， 实现时应尽可能使同一变量的经过两条路径到达同一点时，两条路径相差的门数尽可能
F AA 或
F AA
关于数字电路竞争-冒险现象的研究
毕业论文关于数字电路竞争-冒险现象的研究学专关于数字电路竞争-冒险现象的研究摘要:随着科学技术的发展,数字电路在实际应用中起到了举足轻重的作用,例如PLD、FPGA等。
本文介绍了竞争冒险的概念及产生的原因。
就数字电路中出现的竞争冒险问题及解决办法,从理论和实践的角度对其进行了总结归纳,并举例分析了判别竞争冒险的方法和消除方法,提出人们在分析设计数字电路时要根据不同的电路情况采用不同的分析、判别和消除方法。
在数字系统设计和调试中，常产生传输延迟、竞争冒险、毛刺干扰等问题，这是传统仪器和消除方法无法解决的，在这种情况下出现了适用于软、硬件分析的新的测试、消除竞争与冒险现象的方法。
准确的实现系统功能是每一个系统设计者追求的最终目标，面对越来越庞大的系统设计，设计者需要更加完善、准确地检测出竞争与冒险现象，这样才能保证设计的准确性。
本论文在对国内外有关竞争与冒险现象的发展现状的研究上，还进一步对冒险现象新的检测、消除技术和基于FPGA的虚拟逻辑分析仪进行了分析和研究。
关键词：竞争冒险，数字电路，检测技术，逻辑分析仪Research and Analysis on Race and Competition in Digital Circuit DesignAbstract：The digital circuits play a pivotal role in the practical application with the development of science and technology, For example, PLD, FPGA, etc. This paper proposes an experiment analysis on an enhanced algorithm of MVFDS. There are three part s in this paper, the first one is the introduction of features of the system, the second one is the process of experiment s which are conducted to verify the performance of the enhanced system. The third one is the conclusions and possible further improvements are discussed.Many problems are caused during designing or debugging the digital system，which include the transmission delay，the competition risk，the interference of burrs and so on. They can not be resolved by traditional instruments. In this situation，a new type of digital domain testing instrument named logic analyzer is made to analyze hardware and software，which can effectively solve these problems caused in the digital system. System evaluation is very important to a digital system designer. In order to complete a precise system, digital engineer should give the system evaluation as early as possible. This thesis has researched the virtual logic analyzer based on FPGA to let more users use it，which bases on researching virtual instrument technology，FPGA technology and USB interface.Key words：Race and Competition，Digital Circuit，Detection Technique，Logic Analyzer目录1 引言 (1)1.1课题背景 (1)1.2国内外的研究现状及发展趋势 (1)1.3本课题的任务及研究意义 (4)2 相关理论知识介绍 (5)2.1竞争与冒险的现象 (5)2.2竞争与冒险的分类 (5)3 组合逻辑电路竞争与冒险 (6)3.1组合电路中产生竞争冒险的原因和分析 (6)3.2组合逻辑电路中竞争冒险的消除方法 (7)4 时序逻辑电路竞争与冒险 (11)4.1时序逻辑电路中产生竞争冒险的原因和分析 (11)4.2时序逻辑电路中竞争冒险的消除方法 (13)5 可编程逻辑电路的竞争与冒险 (15)5.1可编程逻辑器件概述 (15)5.2FPGA的开发过程 (16)5.3FPGA器件中产生竞争冒险的原因和分析 (17)5.4FPGA中竞争与冒险的消除方法 (18)6 数字电路竞争与冒险的最新成果分析 (21)6.1关于数字电路检测、设计技术 (21)6.1.1 冒险检测技术与无冒险电路设计的研究意义 (21)6.1.2 冒险检测技术与无冒险电路设计的研究现状 (21)6.1.2 主要研究成果 (21)6.2关于竞争与冒险的检测仪器 (25)6.2.1 逻辑检测仪的研究意义 (25)6.2.2 逻辑检测仪的研究现状 (26)6.2.3 主要研究成果 (27)7 结论 (30)参考文献 (31)致谢 (33)1 引言1.1 课题背景随着计算机科学与技术突飞猛进地发展，用数字电路进行信号处理的优势也更加突出。
第四章 组合逻辑电路的竞争冒险
3.4组合逻辑电路中竞争--冒险现象理想情况电路中的连线和逻辑门都没有延迟。
电路的多个输入信号发生变化时都是同时瞬间完成的。
实际情况信号通过逻辑门需要响应时间。
信号的变化需要一定的过渡时间。
多个信号发生变化时有先后快慢的差异。
冒险逻辑冒险功能冒险不同的冒险，产生的原因不同，消除冒险的方法也不相同。
3.4.1 竞争 冒险现象及其成因两个输入信号（一个从1将出现毛刺竞争不一定都会产生尖峰脉冲不产生毛刺t pd2<t pd1+t 出现毛刺检查逻辑冒险的方法稳态时输出1，输入变化瞬间输出0的冒险，称为偏1型冒险。
稳态时输出0，输入变化瞬间输出1的冒险，称为偏0型冒险。
方法代数法卡诺图法方法比较繁琐，适用范围广，对两级（含）以上电路都适用。
注意：不能对函数进行化简。
方法简单，只适用于两级电路。
计算机模拟检查法实验检查法功能冒险输入从Ii 变到Ij时产生功能冒险的条件：2、有P个（P≥2）变量同时发生变化；1、输入变量变化前后函数值相同。
即F( I i)=F( I j)；3 、由P个变量组合所构成的2P个格，既有1又有0。
例3-14：判断下面卡诺图所示逻辑函数，当输入ABCD从0110→1100，1111→1010，0011→0100，1000→1101变化时，是否存在功能冒险。
功能冒险的消除方法选通脉冲加入的位置和极性的确定：与非门实现函数F=AB+CD正极性脉冲加在第二级功能冒险的消除方法或非门实现函数F=(A+B)(C+D)负极性脉冲加在第一级功能冒险的消除方法负极性脉冲加在一个与门上功能冒险的消除方法方法二：在对输出波形边沿要求不高的情况下，可以在输，滤除毛刺。
出端接一个几十到几百皮法的滤波电容CL在输出端加小电容可以消除毛刺。
但是输出波形的前后沿将变坏,只适用于低速电路，在对波形要求较严格时，应再加整形电路。
3.4.2 消除竞争 冒险的方法加冗余项：只能消除逻辑冒险，而不能消除功能冒险，适用范围有限。
数字逻辑实验五—竞争与冒险
实验1 基本逻辑测试
一、实验目的与要求
1.观察组合逻辑电路中的竞争与冒险现象。
2.了解消除冒险的方法.
3.学会使用双踪示波器或逻辑分析仪观察组合电路的输入输出波形图。
二、预习与准备
1.EWB的基本运用。
2. 与、或、非基本逻辑关系。
3. 电路设计。
三、实验内容
1.使用EWB软件画出相应电路图
2. 使用双踪示波器或逻辑分析仪观察电路的输入输出波形图
四、实验过程与结果记录
用与非门实现如下逻辑函数，并观察是否存在冒险现象
五、实验总结与体会
首先就是对于冒险有了更深的体会，即：两个输入信号同时向相反方向的逻辑电平跳变的现象（即一个由1- > 0，另一个从0 -> 1），称为竞争。
因竞争导致在输出端可能产生尖峰脉冲的现象，称为冒险。
通俗一点的说，信号由于经由不同路径传输达到某一汇合点的时间有先有后的现象，就称之为竞争，由于竞争现象所引起的电路输出发生瞬间错误的现象，就称之为冒险。
竞争表现在输出波形上，则是出现0电平或者1电平的尖峰，称“毛刺”。
其次，在本次实验过程中也学会了使用EWB软件绘制相应的电路图，增长了自己的知识面。
1。
组合逻辑电路竞争冒险Multisim仿真分析
（ ． ｏｅｅｏ ｆｒ ｔ ｎＳｉｎｅａ ｄＴ ｃｎｌｇ ， ｏａ Ｕ ｉ ｒｉ ， ｉｚｏ ２ ０ ３ Ｃ ｉａ １Ｃ ｌ ｇ ｆｎｏｍａｏ ｃｅｃ ｎ ｅｈ ｏ ｙ Ｂ ｈ ｉ ｎｖ ｓｙ Ｊ ｈｕ１ １１ ， ｈｎ ； ｌ Ｉ ｉ ｏ ｅ ｔ ｎ
２． ｌ ｇ ｆＭａｈ ｍａｉ ｓ ａ ｄ Ｐ ｙ ｉ ｓ Ｃｏ ｌ ｅ ｏ ｔ ｅ ｔｃ ｎ ｈ ｓｃ ｅ
Ｓｍ ｌ ｉ ｎｂｓ ｆ ａｅａ ｄｈ ｚｒ ｉ ｉ ｕａ ｏ ａ ａ ｉ ｏ ｅ ｎ ａａｄ ｎ ｔｎ ｌ ＂ ｒ ｙｓ
ｃ ｍｌ ｎ ｔ ｎ ｌｌｇ ｃ ｃｒ ｕ ｔｂ ｓ ｄ ｏ ｈｉｉ ｏ ｉ ａｉ ａ ｏ ： ｉｃ ｉ ａ ｅ ｎ Ｍｕ ｓｍ ｍｂ ＂ ｏ ｉ ＂
ＹＡＮＧ Ｙｕ —ｑ ａ ｇ ， ｉ ｎ ＴＥＮＧ ａ ｇ Ｘｉｎ ２
杨玉强 ， 腾
香： 组合逻辑 电路竞争 冒险 Ｍ ｈｓ ｕ ｉｍ仿真分析 ｉ
１ ２１
（ ）电路 ａ
； 盐
图 １ “ ” 冒险分析 １型
Ｙ＝ Ａ＋ Ａ （） ２
１２ “ ” ． ０ 型竞争 冒 险分析
图 ２给 出了产生 “ ” 冒险的组 合逻辑 电路 及输 入 、 出波形． ０型 输
ｓｍｕ ａ ｉｎ ｅ ｐ ｒ ｎ ｉｉ ｌ ｅ ｅ ｅ ｈ ｒｃ ｄ ｒ ｆｒ ｃ ｎ ａ ａｄ ｉ ｌ ｔ ｘ ｅ ｍｅ ｔ ｖｄ ｙ ｒ ｖ ａ ｄ ｔ ｅ ｐ ｏ ｅ ｕ ｅ ｏ ｅ ａ ｄ ｈ ｚ ｒ ．Ｔ ｉ ｍｅｈ ｄ ｓ ｔ ｅ ｅＤ ｏ ｌｍ ａ ｅ ｏ ｉ ｖ ｌ ａ ｈ ｓ ｔ ｏ ｅｔ ｓ ｈ ｒ ｂｅ ｔ ｔ ｈ ｌ ｔ ｈ ｔ
收稿 日 ： １ — ４ ２ ． 期 ２ ２ ０ —０ ０ 基金项 目： １ 年渤海大学教学改革 Ａ类项 目（ ｏ Ｂ Ｊ ２ １ 一 ０ ０ ２ １ ０ Ｎ ：Ｄ Ｇ ０ １ Ａ １ ） 作者简介 ： 杨玉强（ ９ ５ ） 男 ， ， １ 一 ， 教授 从事信息技术研 究． ６
组合电路中的竞争冒险现象
对
高位对 高位
确定函数输入变量与 数据选择器地址输入
端的对应关系
照
比
较
确定数选器数据输入
端的表达式（0、1、
原变量、反变量）
画连 线图
•13
第四章小结 （3）用其他的中规模组合电路
利用编码器的优先编码功能； 利用比较器的比较输出； 利用全加器的异或运算功能； 利用加法器的求和功能；
应用中规模组件设计电路要注意的问题：
可见，BC=11时，变量A的变化可能使电路产生冒险
。同上，变量C的变化不会使电路产生冒险。
路漫漫其悠远
•5
2、卡诺图识别法
如果代表两个乘积项的圈相切，而相切处又未被其它 包围圈包围，则可能发生冒险现象。
00 01 00 1
10 0
11 10 10
11
如图，图上两卡诺圈相切，当输入变量ABC由011变为111 时，Y从一个包围圈进入另一个包围圈，若把圈外函数值 视为0，则函数值可能按 1- 0 -1 变化，从而出现毛刺。
路漫漫其悠远
•11
第四章小结
–熟练掌握组合逻辑电路的分析方法
（逐级推导法
给）定逻
逻辑表
化简或
列真
逻辑功
辑图
达式
变换
值表 能描述
–熟练掌握组合逻辑电路的设计方法
1、用SSI门电路设计
给定逻 辑功能
逻辑抽象， 得出真值表
列写逻辑 表达式
选择器件类 型和数目
画出逻辑图 2、用MSI组合逻辑器件设计
路漫漫其悠远
然而由于仿真时只能采用标准化的典型参数，有时还要做 一些近似，所以得到的仿真结果与实际电路的工作情况 会有出入。
竞争冒险实验电路的设计与测试
迟信号相位看作是竞争 冒险的产生机制而进行 电 路 设计 ．
１３ 测 试原 理 ．
பைடு நூலகம்
异 或逻 辑关 系 ： ＝Ａ ＋ＡＢ ， 意输 人 相 Ｚ Ｂ 其 同 （ 、 ） 出为 ０ 输 人不 同 （ 、 ０ 输 出为 ００ １１ 输 ， ０１１ ） １ ．若将 图 １电路 的 Ａ、 端 接 人 １０ｇ ｚ７ 高 ０ ｎ １ 儿 频 信源 ， Ｂ～Ｇ端 接人 １态 ， 析 Ａ 分 ，门 的输 人 和
ｔ 常小处 在纳秒 （ｓ级 ， 以测试 时 ｔ 非 ｎ） 所 、
一
。
波形
ｒ ：Ｈ上升 １
不易捕捉， 要求对示波器 的使用具有一定熟练程 度． 为对竞争冒险的充分认识 ， 也同时测试了干扰 脉冲的宽度（ ） ｔ 和状态（ ０ 的位置 （ ／ ） １） ．
２ １时 间延迟 ｔ ． 测试
Ｈ
约ＪＶ ， ． 处 ９ ／
Ｚ ｕ
７
将 Ａ 端 接人 １０Ｋ ｚ Ｔ 、 ０ Ｈ ｒ １ Ｌ信号 ， Ｂ～Ｇ端接 １ 态．示 波器探极 Ｙ１（ Ｈ１ 、 ２（ Ｈ ） Ｃ ） Ｙ Ｃ ２ 分别 接人
、
｛
干 脉宽ｔ ｝ ｐ ｎ一 ￣０ｓ
端． 如果使用模拟示波器定量测试 ， 首先将
维普资讯
洛阳师范学院学报 ２０ ０６年第 ５期
竞 争 冒 险 实 验 电路 的设 计 与 测 试
宁敏 东 ，熊 中朝 ，杨 犀
（ 阳师范学院物理与 电子科学系 ，河南 洛 阳 ４ １２ ） 洛 ７ ０２
摘
要 ： 文给 出竞争 冒 险的测 试 电路 、 本 测试 方法和 测试 结果 ．将 时 间延 迟 和过 渡 时 间 、 逻
9组合逻辑电路冒险现象遇见的研究实验
数字电路-09组合逻辑电路冒险现象遇见的研究实验一． 实验目的1. 了解组合逻辑电路竞争冒险现象。
2. 掌握用实验手段消除竞争冒险对电路的影响。
二． 实验原理通常组合逻辑电路的设计是在理想状态下进行的，忽略了电路中的导线及集成门的延迟时间。
由于逻辑门传输延迟时间存在，实际电路中的各信号因传输路径不同，到达某一逻辑器件输入端的时间可能有先后之分，称为信号的“竞争”。
在输入信号变化瞬间，由于“竞争”造成输出信号出现不符合逻辑功能的尖峰脉冲，称为组合逻辑电路的“冒险”现象。
图9-1为冒险现象的例子。
图9-1 由于信号延迟产生的尖峰脉冲本实验仅讨论组合逻辑电路的静态冒险现象，判断一个组合逻辑电路是否会发生静态逻辑冒险的方法有两种。
1. 代数法若输入变量A 和A 通过不同的途径传输到同一逻辑门的输入端，那么当信号A 发生变化时，该逻辑门的输出端有可能产生静态逻辑冒险。
所以，如果某逻辑函数的输出Z 在其他输入信号一定的条件下呈A A Z +=或A A Z =的形式。
就可确定Z 在信号A 发生突变时会产生静态逻辑冒险。
该判断法有着一定的局限性，因为大多数情况下输入变量都存在两个以上同时改变状态的可能性，这样就难以从逻辑函数式上判断出所有产生竞争—冒险的情况。
2. 卡诺图法由于函数表达式中的一个与（或）项对应了卡诺图中函数值为“1”（“0”）的一个合并圈，各合并圈的关系是与（或）项相或（与）。
当两个圈相切时，至少有一个输入变量取值不同。
所以，若卡诺图中有圈相切，且相切的卡诺图格又没有同时被另一个圈包含，则当变量组合在相切方格之间变化时，可能出现输出A A Z +=或A A Z =的形式，从而产生冒险现象。
冒险是组合逻辑电路工作状态转换过程中经常出现的一种现象。
如果负载是一些对尖峰脉冲敏感的电路（如时序电路），就会对其造成误动作，从而直接影响数字设备的稳定性和可靠性，因此，必须采取措施消除之。
如果负载电路对尖峰脉冲不敏感（如负载为光电显示器件），就不必考虑这个问题。
数电实验5 冒险与竞争(含仿真图)
实验五组合电路中的竞争与冒险一、实验目的1、观察组合电路中的竞争与冒险现象。
2、了解消除竞争与冒险现象的方法。
二、实验仪器及器件1、实验箱、万用表、示波器。
2、74LS00X3、74LS20X1、330PF 电容X1。
三、实验预习1、复习与组合逻辑电路竞争与冒险有关内容。
2、画出用74LS00 实现实验内容中F 函数的逻辑图。
3、写出F 的真值表。
4、找出变量B、D 变化过程中产生险象时，其他变量的组合。
四、实验原理1、竞争冒险现象及其成因对于组合逻辑电路，输出仅取决于输入信号的取值组合，但这仅是指电路的稳定解而言，没有涉及电路的暂态过程。
实际上，在组合逻辑电路中信号的传输可能通过不同的路径而汇合到某一门的输入端上。
由于门电路的传输延迟，各路信号对于汇合点会有一定的时差。
这种现象称为竞争。
如果竞争现象的存在不会使电路产生错误的输出，则成为非临界竞争；若果使电路的输出产生了错误输出，则称为临界竞争，通常称为逻辑冒险现象。
一般说来，在组合逻辑电路中，如果有两个或两个以上的信号参差地加到同一门的输入端，在门的输出端得到稳定的输出之前，可能出现短暂的，不是原设计要求的错误输出，其形状是一个宽度仅为时差的窄脉冲，通常称为尖峰脉冲或毛刺。
2、检查竞争冒险现象的方法在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数式判断组合逻辑电路中是否有竞争冒险存在。
如果输出端门电路的两个输入信号 A 和 A 是输入变量A 经过两个不同的传输途径而来的，那么当输入变量的状态发生突变时输出端便有可能产生尖峰脉冲。
因此，只要输出端的逻辑函数在一定条件下化简成Y=A+A 或Y=AA则可判断存在竞争冒险3、消除竞争冒险现象的方法（1）接入滤波电路在输出端并接入一个很小的滤波电容Cf，足可把尖峰脉冲的幅度削弱至门电路的阈值电压以下。
（2）引入选通脉冲。
对输出引进选通脉冲，避开现象。
（3）修改逻辑设计。
在逻辑函数化简选择乘积项时，按照判断组合电路是否存在竞争冒险的方法，选择使逻辑函数不会使逻辑函数产生竞争冒险的乘积项。
数字电子技术竞争与冒险
三、冒险现象的消除
1. 利用冗余项 如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就能 消除冒险。由此得函数表达式为
三、冒险现象的消除 1. 利用冗余项 ２. 吸收法
在输出端加小电容C可以消除毛刺如图3-58所示。但是输出波 形的前后沿将变坏, 在对波形要求较严格时，应再加整形电路。
三、冒险现象的消除
本
章
（１）组合电路 任何时刻的输出仅决定于当时的输入，而与电路原来的状 态无关；它由基本门构成，不含存贮电路和记忆元件，且 无反馈线。 （２）组合电路的分析 根据已经给定的逻辑电路，描述其逻辑功能。 （３）组合电路的设计 根据设计要求构成功能正确、经济、可靠的电路
小
结
（４）常用的中规模组合逻辑模块
加法器、比较器、译码器、编码器、数据选择器等。
第七节 组合电路中的竞争与冒险
一、冒险与竞争 竞争： 在组合电路中，信号经由不同的途径达到某一会合点 的时间有先有后 冒险：
由于竞争而引起电路输出发生瞬间错误现象。表现为 输出端出现了原设计中没有的窄脉冲，常称其为毛刺。
ቤተ መጻሕፍቲ ባይዱ
二、竞争与冒险的判断
代数法：或的形式时，A变量的变化可能引起险象。 卡诺图法： 如函数卡诺图上为简化作的圈相切，且相切处又无 其他圈包含，则可能有险象。 如图所示电路的卡诺图两圈相切，故有险象。
1. 利用冗余项
２. 吸收法 ３.取样法 电路稳定后加入取样脉冲，在取样脉冲作用期间输出的信号才有 效，可以避免毛刺影响输出波形。
加取样脉冲原则： “与”门及“与非”门加 正取样脉冲
“或”门及“或非”门 加负取样脉冲
三种方法比较：
利用冗余项：只能消除逻辑冒险，而不能消除功能冒险；适 用范围有限
探索组合逻辑电路的竞争冒险现象及消除方法
探索组合逻辑电路的竞争冒险现象及消除方法作者：雷媛媛来源：《数字技术与应用》2013年第02期摘要：本文指出了竞争冒险现象在组合逻辑电路中的危害，并详细探讨了竞争冒险产生的原因、判断及消除方法。
关键词：组合逻辑电路竞争冒险消除中图分类号：TN791 文献标识码：A 文章编号：1007-9416（2013）02-0222-021 引言数字电路的基本门电路有与门、或门、非门，它们是构成各种复杂组合逻辑电路的基本逻辑单元。
其逻辑功能为：与门“有0出0，全1出1”，或门“有1出1，全0出0”，非门“0非为1，1非为0”。
他们的逻辑功能，只有在输入和输出状态稳定时才存在。
在没有考虑信号通过导线和逻辑门的传输延迟时间的理想情况下，门电路的输入与输出为稳定状态。
实际上，由于信号在传输过程中改变状态都要经历一段极短的过渡时间，或者信号传输路径不同而使信号到达输出端有先有后，从而在数字电路中，任何一个门电路只要有两个输入信号同时向相反方向变化，其输出端就可能产生干扰脉冲，这种现象称为竞争～冒险。
可见，门电路存在延迟时间是组合逻辑电路产生竞争冒险现象的根本原因。
它通常发生在输入状态变换之际，是一种边缘的错误输出。
当负载电路对尖峰脉冲敏感时，这种现象使得负载电路将发生误动作，这对各种电子产品和电子系统的后果是很严重的，竞争冒险现象直接影响电路工作的稳定性、可靠性，甚至会导致整个数字系统的误动作和逻辑紊乱。
因此，在设计时就必须采取各种措施加以消除和避免。
如何解决竞争冒险问题就成为数字电路设计中的关键环节。
在组合逻辑电路中，如果由于竞争冒险而产生干扰脉冲，势必会对敏感负载产生不良影响，甚至导致误操作。
如干扰脉冲可以使寄存器产生误操作，丢失储存的数据，还可以使计数器产生错误计数等。
2 竞争冒险分类根据冒险的情形可分为静态冒险和动态冒险。
（1）静态冒险。
如果一个组合电路输入有变化时，输出不应发生变化的情况下，出现一次瞬间的错误变化就叫做静态冒险。
组合逻辑电路中竞争冒险现象的研究
输入端的处理问题。从而在实验上得 出了处理 门电路多余输入端的一般性结论 。
关键词 ： 竞争 冒险 ； 门电路 ； 多余输 入端 处理
中图分类号 ：Ｎ １，Ｐ３ ． Ｔ ７０Ｔ ３ １２ 文献标 志码 ： Ａ 文章编 号：０ ８ ６ ３２ａ ）２ｏ３＿３ １０ — １（Ｏｒ ０＿０７ｏ ７ ７
子学院硕 士研究生 ， 研究 方向 ： 电子技术 。
３ ７
维普资讯
ቤተ መጻሕፍቲ ባይዱ
新乡师范高等专科学校学报
第 ２ 卷 １
图中两个合并最小项的圈相切， 各合并最小项的圈 各 自独立 —— 不相交时， 则可判定该电路存在竞争 冒险现象。 这种方法适合于输入变量为多变量 的情
当有两个 输入信 号 同时 向两 个相 反 的逻 辑状态 变化
时， 由于两个输入信号到达开门、 门电平 的时间不 关 同， 就有 可能在 电路 的输 出端 产生 干扰脉 冲 。可 见 ，
门电路存 在延迟 时间是 组合 逻辑 电路 产生竞 争 冒险 现 象 的根 本原 因。 １２竞 争 冒险的判 断方法 ． １代数 法 。在输 入变 量每 次只有 一个改 变状态 ） 的简单 情况 下 ， 以通 过 逻 辑 函数 式 判 断组 合逻 辑 可 电路 中是 否有竞争 冒险现 象存 在 。如 果输 出端 门电 路 的两个输 入信号 和 是 输入 变量 经过 两个 不 同的传输 途径而来 的 ， 么 当输 入 变 量 的状 态 那 发 生 突变时 ， 出端 便有可 能产 生尖 峰干扰脉 冲 。 输 因 此， 只要输 出端 的逻 辑 函数 在 一 定 条件 下 能 简化 为 ｙ ＝ ＋ 或 ｙ＝ ・ ， 则可判 定存在 竞争 冒险 现象。 这种 方法虽 然简单 ， 局 限性 太大 ， 但 因为 多数情
44组合逻辑电路中的竞争冒险现象
A
G1
B
G2
Y
C
G3 G4
(a)
Y AB AC
当B=C=1时
Y A A
（a）电路中存在 竞争-冒险现象。
A
G1
B
G2
Y
C
G3 G4
(b)
Y (A B)(B C)
当A=C=1时
Y B B
（b）电路中存在 竞争-冒险现象。
Hale Waihona Puke 上页 下页 返回这种方法虽然简单，但局限性太大，因为多数情况 下输入变量都有两个以上同时改变状态的可能性。
上页 下页 返回
竞争： 把门电路两个输入信号同时向相反的逻辑电平跳变， 即一个从1变为0，另一个从0变为1的现象叫做竞争。 有竞争现象时不一定都会产生尖峰脉冲。 只能说只要存在竞争现象，输出就有可能出现违背 稳态下逻辑关系的尖峰脉冲。
竞争-冒险： 由于竞争而在电路输出端可能产生尖峰脉冲的现象。
上页 下页 返回
二、检查竞争-冒险现象的方法
在输入变量每次只有一个改变状态的简单情况下， 可以通过逻辑函数式， 判断组合逻辑电路中是否有竞争-冒险现象。
只要输出端的逻辑函数在一定条件下能简化成：
Y A A 或 Y A A
即可判定存在竞争-冒险。
上页 下页 返回
[4.4.1] 试判断图示两个电路中是否存在竞争-冒险现象。 已知任何瞬间输入变量只可能有一个状态改变。
只有实验检查的结果才是最终的结论。
上页 下页 返回
三、消除竞争-冒险现象的方法
1. 接入滤波电容 在输出端并接一个很小的滤波电容， 电容的数值通常在几十至几百皮法的范围内。 2. 引入选通脉冲 3. 修改逻辑设计 在输出逻辑函数式中增加冗余项。
实验十二 竞争冒险实验
3、思考：将原理图进行管脚分配，输入一定频率的波形，你能观察到什么实验现象？
数字电路
(2) 1型竞争冒险现象
如下图所示：
图12-3 1型竞争冒险电路图 图12-4 波形图
输出，在电路达到稳定时，即静态时，输出L总是0。然而在A变化时（动态时），从图12-4可见，在输出L的某些瞬间会出现1，即当A经历0变1的变化时，L出现窄脉冲，即电路存在静态1型竞争冒险现象。
图12-6 仿真分析
从仿真分析中能清楚的看到，在2分频，4分频，8分频，16分频时，都有一定的传输时延，虽然只有几个或十几个纳秒，但分频的次数比较多，就可能造成影响。下图是器件的传输时延分析图：
图12-7 传输时延分析
从传输时延分析图中我们可以看出，第一次分频即2分频时，有8纳秒的时延，第二次分频即4分频时有17纳秒的时延，第三次分频即8分频时有26纳秒的时延，第四次分频即16分频时有35纳秒的时延。这样如果有很多级的分频，时延就会更多。
要做此实验就要使用可编程逻辑器件及其相关软件的使用。这方面的知识可以参照本实验指导书的可编程逻辑器件实验部分。在此我们使用MAX+plusII软件的仿真功能，来观察使用D触发器做分频时产生的竞争冒险现象。需要说明的是，在本实验中我们没有做基本门电路产生的竞争冒险。我们做的是组合逻辑电路使用时产生的竞争冒险。它们的原理都相似，都是由于器件的时延引起的，都会造成一定的危害。
2、 在MAX+plusII软件中按照图12-5输入原理图，并编译，下载。
3、 使用MAX+plusII软件的仿真功能，观察分频时的延时。
4、 使用MAX+plusII软件的时序分析功能，观察各级分频之间的时延。
8.4 组合逻辑电路中的竞争冒险现象
一、竞争－冒险的成因
竞争： 在组合电路中，信号经由不同的途径达到某一会合点 的时间有先有后 竞争-冒险： 由于竞争而引起电路输出发生瞬间错误现象。表现为 输出端出现了原设计中没有的窄脉冲，常称其为毛刺。 由集成门，连接线存在延迟时间而产生—逻辑冒险 由输入信号到达电路输入端的变化有先有后而产生—功能冒险
A
A
A
B
C
B
C
B
C
Y1
Y1
Y1
Y2
Y2
Y2
F
F
F
理想
竞争冒险
竞争
A
A
A
B
C
B
C
B
CY1Y1Y1源自Y2Y2Y2
F
F
F
理想
竞争冒险
竞争
二、检查竞争－冒险现象的方法
1.如果输出端门电路的两个输入信号A和A是输入变量A经 过两个不同的传输途径而来，则当输入变量A的状态发生突变时 输出端有可能产生尖峰脉冲，故只要输出端的逻辑函数在一定 条件下能简化成Y＝A＋ A或 Y＝A〃 A,则可判定存在竞争－冒 险现象 2.计算机辅助分析 3.实验的方法
三、 消除竞争－冒险现象的方法
一 、接入滤波电容： 尖峰脉冲一般都很窄，在门电路的输出端并接一个很小的滤 波电容，通常为几十到几百皮法，将脉冲幅度削弱到门电路的 阀值电压以下。
此方法简单易行，但使得输出波形变差。
二、 引入选通脉冲： 输入端增加一个选通脉冲以控制门电路。当信号变化期间选通 脉冲关闭门电路，直到信号稳定后再选通门电路。 此方法不会影响输出波形，但需要计算选通时间，计算复杂。
8.4 组合逻辑电路中的竞争-冒险现象
在理想状态下，电路中集成门和连线的导线都没有时间延 迟，电路输入端的信号都是同一瞬间作用于电路
2017302540121刘亦朋
本实验报告数据由本人实验的结果以及优1-1待分析的逻辑电路）通过逻辑转换仪，得到下图1-2所示结果。
由图可看到，所得表达式为：输出为Y，图1-3经分析得到的真值表，即由表达式得到了逻辑电路，如图1-7生成的4人表决器电路2．利用逻辑转换仪对图1-8所示逻辑电路进行分析。
U1A 74LS04DU2A 74LS00D图1-9 得到真值表和表达式如图1-10图2-3 16-4线优先编码仿真电路图3-7 图3-5所示电路的输处波形图3-11 思考题仿真结果消除冒险后电路如下V11kHz5 VGND VDD5VU1A74LS32D U1B74LS32DU2A 74LS04DU3A74LS09DU3B74LS09DU3C74LS09D XSC1A BExt Trig++__+_仿真结果为图4-1 D触发器仿真电路（2）进行住址电路实验，利用开关来改变~1PR、1D、~1CLR、1CLK的状态，观察输出端1Q 的变化，交结果填入表4-1中。
利用开关改变各个输入端状态，观察输出端的变化，将结果填入下表中，并验证结果。
图4—2（2）进行仿真实验，利用开关来改变~1PR、1J、1K、~1CLR、1CLK的状态，观察输出端1Q的变化，结果填入表4-2中。
输入端现态次态CP ~CLR ~PR J K Qn Qn+1X 0 0 X X －不确定X 0 1 X X 不确定0图5-1 74LS161D构成的二进制加法同步计数器（2）该电路采用总线方式进行连接。
J1、J2、J3、J4四个单刀双掷开关进行切换，同时观察数码管U2的输出信号，实验表明，当~LOAD端和~CLR端为高电平时，数码管依次显示0—9—A—F。
观察探测器图5-3 74LS161D构成的二进制加法同步计数器（2）利用三个单刀双掷开关切换，同时观察数码管U1的输出信号，结果与其逻辑功能是一致的。
当计数器计满（U1显示“F”）时，探测器X1灭，表示有进位信号产生，且该信号是低电平有效的；当数码管的显示由“F”计到“0”时，探测器X2亮，表明计数发生最大与最小的变换且高电平有效。
竞争冒险实验
实验十七竞争冒险一、实验目的通过实验观察组合电路中存在的竟争冒险现象，学会用实验手段消除责争冒险对电路的影响．二、实验内容1．八位串行奇仍校验电路竞争冒险现象的观察及消除。
图17．1所示电路为八位串行奇偶校验电路。
图17．1八位串行奇、偶校验电路按图接线。
测试电路的逻辑功能。
a．b…g，h分别接逻辑开关K1；～K9，z接发光二级管显示。
改变K1～K8的状态．观察并记录Z的变化。
（注：时间关系，仅列举几个有代表性的结果。
其中以开关闭合表示“1”，开关断开表示“0”.）K1K2K3K4K5K6K7K8Z 000000001 000000010 000000111 000001110 000011111 000111110 001111111 011111110 111111111表17.1由表17.1可以看出每一次开关的断开和闭合都影响发光二极管的状态。
a接脉冲．b．c··h接高电平．用示波器观察并记录a和y湍的波形测出信号经七级异或门的延迟时间。
由上图可以看出，延迟时间为20msa和h端接同一脉冲．b．c··g为高电平．观察并记录a和y端的波形。
说明y端的波形有何异常现象？如上图所示输出端y出现了原设计中没有的窄脉冲，若采用加电容的办法来消除此异常现象．则电容C应接在何处？如图所示，滤波电容C应该与输出端并联.，若设门的输出电阻R0≈100Ω，估算电容C值的大小？测出门电路的阈值电压VT用实验法测出消除上述异常现象所需的电容值．说明产生误差的原因有哪些？2．组合电路竞争冒险现象的观察及消除组合电路如图17．2所示。
测试电路功能．结果列成真值表形式。
泪实验法测定．在信号变化过程中．竟争冒险在何处，什么时刻可能出现？用校正项的办法来消除竟争冒险．则电路应怎洋修改？画出修改后的电路．并用实验验证之。
若改用加滤波电容的办法来消除竞争冒险．则电容C应加在何处？其值约为多大？试通过实验验证之。
什么是竞争与冒险现象,如何消除
什么是竞争与冒险现象,如何消除
由于竞争在电路输出端可能产生尖峰脉冲的现象通常叫做竞争冒险。
数字系统中的竞争冒险会影响系统的正常工作，特别是对尖峰脉冲敏感的
电路（如时序逻辑电路），往往会因为尖峰脉冲而使电路发生误动作。
为此，在设计时应采取措施加以避免。
检查和消除竞争冒险的方法如下：1)
代数判断法在单个输入变量改变状态的简单情况下，如杲输出端的逻辑函
数在一定条件下能简化为y-A+A或Y-A．五则可判断电路存在竞争冒险。
2)用实验方法判断在电路输入端加上所有可能发生状态变化的波形，观察
输出端是否有尖峰脉冲，从而判断电路是否存在竞争冒险。
3)用卡诺图法
判断在函数的卡诺图中，如果存在相切而不相交的包围圈，则存在竞争冒险。
(1)加封锁脉冲。
在输入信号产生竞争冒险的时间内，引入一个脉冲
将可能产生尖峰干扰脉冲的门封锁住。
封锁脉冲应在输入信号转换前到来，转换结束后消失。
(2)加选通脉冲。
对输出可能产生尖峰干扰脉冲的门电
路增加一个接选通信号的输入端，只有在输入信号转换完成并稳定后，才
引入选通脉冲将它打开，此时才允许有输出。
在转换过程中，由于没有加
选通脉冲，因此，输出不会出现尖峰干扰脉冲。
(3)接入滤波电容。
由于
尖峰干扰脉冲的宽度一般都很窄，在可能产生尖峰干扰脉冲的门电路输出
端与地之间接入一个容量为几十皮法的电容就可吸收尖峰干扰脉冲。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验十七竞争冒险
一、实验目的
通过实验观察组合电路中存在的竟争冒险现象，学会用实验手段消除责争冒险对电路
的影响．
二、实验内容
1．八位串行奇仍校验电路竞争冒险现象的观察及消除。
图17．1所示电路为八位串行奇偶校验电路。
图17．1八位串行奇、偶校验电路
按图接线。
测试电路的逻辑功能。
a．b…g，h分别接逻辑开关K1；～K9，z接发光二级管显示。
改变K1～K8的状态．观察并记录Z的变化。
（注：时间关系，仅列举几个有代表性的结果。
其中以开关闭合表示“1”，开关断开表示“0”.）
K1K2K3K4K5K6K7K8Z 000000001 000000010 000000111 000001110 000011111 000111110 001111111 011111110 111111111
表
由表可以看出每一次开关的断开和闭合都影响发光二极管的状态。
a接脉冲．b．c··h接高电平．用示波器观察并记录a和y湍的波形测出信号经七级异或门的延迟时间。
由上图可以看出，延迟时间为20ms
a和h端接同一脉冲．b．c··g为高电平．观察并记录a和y端的波形。
说明y端的
波形有何异常现象
如上图所示输出端y出现了原设计中没有的窄脉冲，
若采用加电容的办法来消除此异常现象．则电容C应接在何处
如图所示，滤波电容C应该与输出端并联.
，若设门的输出电阻R0≈100Ω，估算电容C值的大小测出门电路的阈值电压V
T
用实验法测出消除上述异常现象所需的电容值．说明产生误差的原因有哪些
2．组合电路竞争冒险现象的观察及消除
组合电路如图17．2所示。
测试电路功能．结果列成真值表形式。
泪实验法测定．在信号变化过程中．竟争冒险在何处，什么时刻可能出现
用校正项的办法来消除竟争冒险．则电路应怎洋修改画出修改后的电路．并用实验验证之。
若改用加滤波电容的办法来消除竞争冒险．则电容C应加在何处其值约为多大试通过实验验证之。
5、思考题
什么叫组合电路的竞争冒险现象它是怎
样产生的名常有哪几种消除的办法实验中你
认为较为简单的方法是哪种使用时应注意什
么问题
竞争与冒险是数字电路中存在的一种现象。
由于元器件质量和设备工艺已达到相当高的水平，因而数字电路的故障往往是竞争与冒险引起的，所以要研究它们。
在一个复杂的数字电路的设计阶段，就完全预料电路中的竞争与冒险是困难的，有一些要通过实验来检查。
下面将说明组合数字电路中竞争与冒险的基本概念和确定消除它的一些基本方法。
竞争：在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后，这种现象称为竞争。
冒险：由于竞争而引起电路输出发生瞬间错误现象称为冒险。
表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。
竞争与冒险的关系：有竞争不一定会产生冒险，但有冒险就一定有竞争。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
当组合逻辑电路存在冒险现象时，可以采取修改逻辑设计，增加选通电路，增加输出滤波等多种方法来消除冒险现象。
当一个门的输入有两个或两个以上的变量发生改变时，由于这些变量是经过不同路径产生的，使得它们状态改变的时刻有先有后，这种时差引起的现象称为竞争（Race）。
竞争的结果若导致冒险或险象（Hazard）发生（例如毛刺），并造成错误的后果，那么就称这种竞争为临界竞争。
若竞争的结果没有导致冒险发生，或虽有冒险发生，但不影响系统的工作，那么就称这种竞争为非临界竞争。
组合逻辑电路的险象仅在信号状态改变的时刻出现毛刺，这种冒险是过渡性的，它不会使稳态值偏离正常值，但在时序电路中，冒险是本质的，可导致电路的输出值永远偏离正常值或者发生振荡。
组合逻辑电路的冒险是过渡性冒险，从冒险的波形上，可分为静态冒险和动态冒险。
输入信号变化前后，输出的稳态值是一样的，但在输入信号变化时，输出信号产生了毛刺，这种冒险是静态冒险。
若输出的稳态值为0，出现了正的尖脉冲毛刺，称为静态0险象。
若输出稳态值为1，出现了负的尖脉冲毛刺，则称为静态1冒险。
输入信号变化前后，输出的稳态值不同，并在边沿处出现了毛刺，称为动态险象（冒险）。
从引起冒险的具体原因上，冒险可以分为函数冒险和逻辑冒险。
函数冒险是逻辑函数本身固有的，当多个输入变量发生变化时，常常会发生逻辑冒险。
避免函数冒险的最简单的方法是同一时刻只允许单个输入变量发生变化，或者采用取样的办法。
单个输入变量改变时，不会发生函数冒险，但电路设计不合适时，仍会出现逻辑冒险。
通过精心设计，修改电路的结构，可以消除逻辑冒险。
四、材料
TTL芯片：
74LS86 四2输入异或门2片
74LS10 三3输入入与非门2片图17。
2
74LS20 四输入双与非门1片。