微机原理与接口技术第六章
微机原理与接口技术(第三版)周荷琴 课后答案
3、什么叫 I/O 端口？一般的接口电路中可以设置哪些端口？计算机对 I/O 端口编址时采用哪两种方法？在 8086/8088CPU 中一般采用哪种编址方法？ 答： 在 CPU 与外设通信时，传送的信息主要包括数据信息、状态信息和控制信息。在接口电路中，这些信息
7、某一个微机系统中，有 8 块 I/O 接口芯片，每个芯片占有 8 个端口地址，若起始地址为 300H，8 块芯片的 地址连续分布，用 74LS138 作译码器，试画出端口译码电路，并说明每个芯片的端口地址范围。
74LS138
A9 A8
G1
A7
G2A
Y0
芯片1 地址范围：300H-307H
Y1
芯片2 地址范围：308H-30FH
分别进入不同的寄存器，通常将这些寄存器和它们的控制逻辑统称为 I/O 端口。 一般的接口电路中可以设置数据端口、状态端口和命令端口。
计算机对 I/O 端口编址时采用两种方法：存储器映像寻址方式、I/O 单独编址方式。 在 8086/8088CPU 中一般采用 I/O 单独编址方式。
4、CPU 与外设间传送数据主要有哪几种方式？ 答：CPU 与外设间的数据传送方式主要有：程序控制方式、中断方式、DMA 方式。
对于用户来说，可以根据自身需要，灵活地选购接口板和存储器插件，还可以根据总线标准的
要求，自行设计接口电路板，来组装成适合自己的应用需要的系统或更新原有系统。
PS:双击获取文档，ctrl+A,ctrl+C，然后粘贴到word即可。 未能直接提供word版本，抱歉。
8、什么叫总
在微型计算机系统中，将用于各部件之间传送信息的公共通路称为总线（BUS）。
总线分三类：片级总线、系统总线、外部总线。
《微机原理及接口技术》第六章
2、CPU对中断的响应
关中断：CPU响应中断后，发中断响应（INTA）信号的同时，内部自动实现关中断 保留断点：封锁IP+1，入栈保存CS：IP。 保护现场：由中断服务程序先将有关REG入栈保存。
给出中断入口、转相应的中断服务程序：中断服务程序起始地址，执行中断服务。
恢复现场：将中断服务程序入栈保存的REG内容弹出，恢复现场。 开中断与返回：中断服务的最后一条指令，出栈恢复CS：IP，恢复主程序运行，使IF自动恢
第十章
J X G
微型计算机开发应用
1/27
J X G
微机原理及接口技术 第六章、中断控制系统
本章要点：
J X G
中断的基本概念 中断处理过程 可编程中断控制器8259A的结构、功能 可编程中断控制器8259A的应用
2/27
J X G
微机原理及接口技术 6.1
一、中断的基本概念
中断系统
J X G
微机原理及接口技术
三、外部中断
8086芯片设置有两条中断请求信号输入引脚：NMI和INTR引脚，用于外部中断 源产生的中断请求，可分为以下两种： 1、可屏蔽中断 INTR （18脚） INTR线上的请求信号是电平触发的。当IF=0，CPU中断不响应，这种情况称为 可屏蔽中断。可屏蔽中断通过指令设置IF中断标志位，达到控制的目的。 STI CLI ；IF←1，开中断，CPU才能响应INTR线上的中断请求。 ；IF←0，关中断，CPU不响应INTR线上的中断请求。
对于系统专用中断，系统将自动提供0～4中断类型号，保证系统自动转到处理程序。
J X G
对于可屏蔽中断INTR，外接口电路产生中断类型号。目前8259A产生。
微机原理与接口技术第六章
半导体存储器
3.全译码法:
全译码法将高位地址全部作 为译码器输入,用译码器的输 出作为片选信号. 从图6-7可见,地址线全部参加 译码,故地址不会出现多义性. 每片EPROM为4KB,故A 0~A 11 用作片内字选,A12~A 15用作片 选;RAM每片为2KB,A 0~A 10用 作片内字选,A11~A 15用作片选 WR为写控制信号,RD为读控 制信号,MREQ为存储器选通 信号,3条信号线均为CPU输 出,低电平有效.
半导体存储器
6.5.2 80x86扩展存储器及其管理
1.寻址范围: 80x86微机因地址线 1.寻址范围: 80x86微机因地址线 寻址范围 不同,其寻址能力也不相同, 数目 不同,其寻址能力也不相同, 下表列出 不同CPU的寻址范围如表. CPU的寻址范围如表 不同CPU的寻址范围如表.
CPU 8086 8088 80286 80386 80486 数据线 8 8 16 32 32 地址总线 20 20 24 32 32 寻址范围 1 1 16 4096 4096 支持操作系统 实方式 实方式 实\保护方式 保护方式 保护V86方式 实\保护 保护 方式 保护V86方式 实\保护 保护 方式
半导体存储器
动态RAM除了要求配置刷新逻辑电路， 动态RAM除了要求配置刷新逻辑电路， RAM除了要求配置刷新逻辑电路 主要缺点是在刷新周期中, 主要缺点是在刷新周期中,内存模块不 能启动读周期或写周期. 能启动读周期或写周期. 常用RAM的主要原因: 常用RAM的主要原因: RAM的主要原因 动态RAM的高密度. RAM的高密度 1. 动态RAM的高密度. 动态RAM的低功耗特点. RAM的低功耗特点 2. 动态RAM的低功耗特点. 动态RAM价格低廉. RAM价格低廉 3. 动态RAM价格低廉.
微机原理与接口技术_第6章 IO接口
三、I/O端口编址 （续） 2.I/O独立编址(续)
缺点： 专用I/O指令增加指令系统复杂性，且I/O指 令类型少，程序设计灵活性较差； 要求处理器提供MEMR#/MEMW#和IOR#/IOW#两 组控制信号，增加了控制逻辑的复杂性。
三、I/O端口编址 （续）
PC系列微机I/O端口访问 1.I/O端口地址空间
程序控制方式
程序控制方式是指CPU与外设之间的数据传送由程序 控制完成。 程序控制方式又分为无条件传送和条件传送两种 1.无条件传送方式（同步传送） 特点：输入时假设外设已准备好，输出时假设外设 空闲。 要求：输入接口加缓冲器，输出接口加锁存器。 应用：对简单外设的操作。
1. 无条件传送方式（同步传送） 输入接口的设计要求:
寻 址 确定输入端口地址 AB、M/ IO、ALE、DT/R 等待数据输入 等待数据输入 输入缓冲器 读入数据 输入缓冲器 DB CPU
一、 I/O 接口的功能 （续）
3. I/O接口应具有的功能（解决的方案）
1） 设置数据缓冲器以解决两者速度差异所带来的 不协调问题； 输出时： CPU DB 锁存器 输出设备数据线
以上三类信息分别通过各自的寄存器和相应的控制逻辑 来完成信息的传送。通常将这类寄存器和相应的控制逻辑称 为I/O端口。CPU与一个外设之间通常有三个端口。数据端口 (输入/输出)；状态端口；控制端口。
二、I/O接口的一般结构 （续） I/O接口组成：接口由接口硬件和接口软件组成。 1.接口硬件
接口
这类接口面对总线，因此要使用三态输出器件； 对于输入信号有记忆功能的一般使用三态门； 对于输入信号无记忆功能的一般还要增加锁存功能；
1. 无条件传送方式（同步传送）
《微机原理与接口技术》教学课件 第6章
6.2 随机存取存储器
2 动态RAM 2164的工作过程
① 将要读出单元的行地 址送到地址线A0～A7上， RAS 信号有效时，在下 降沿将地址锁存在行地 址锁存器中。
② 将要读出单元的列地 址 送 到 地 址 线 A0 ～ A7 上 ， CAS 信号有效时，在下降 沿将地址锁存在列地址 锁存器中。
目录 CONTENTS
存储器入门 随机存取存储器
只读存储器 高速缓冲存储器
外部存储器
3
引子
计算机之所以能自动、连续地工作，是因为采用了存储程序的原理。计算机中的所有程序和数 据都存放在存储器中，存储器是计算机必不可少的组成部件之一。存储器的性能对整个计算机 系统的性能起着至关重要的作用。本章主要介绍存储器的分类、结构和主要性能指标，并通过 典型的存储器芯片来介绍存储器的工作原理及与CPU的连接方法。
6.1 存储器入门
连续两次读写操作之间所需的最短时间间隔称为存储周期。存储器每秒钟可读写的 数据量称为存储器带宽或数据传输速率，单位为bps（或bit/s）。存取周期和存储器带宽 也常作为存储器的性能指标。
提示
6.2 随机存取存储器
随机存取存储器（Random Access Memory，RAM）也称随机读/写存储器或随机存储器，它既可以直接 从任何一个指定的存储单元中读出数据，也可以将数据写入任何一个指定的存储单元中。
6.1.2 存储器的性能指标
存储器容量：存储器中所包含存储单元的总数，单位是字节（B）。存储 器容量越大，存储的信息越多，计算机的性能也就越强。
01
02
存取时间：存储器完成一次读写操作所需的时间，单位为ns（纳秒，
1 ns＝10-9 sБайду номын сангаас。
微机原理与接口技术第6章 接口技术(全)
PA0~7
DATA0~7
STB 1 BUSY 11 地
CPU
PC7
PC2 地
（2）接口驱动程序。其程序流程图如图6-7所示。
开始
8255A 初始化
否 BUSY是否为零 是 送 数
送 STB
内存+1
字节数1
否 是否送完 是 结束
8255A的1方式及其应用 一、特点
① 1方式是一种选通输入/输出方式或叫应答方式，因此，需设置专 用的联络信号线或应答信号线，以便对I/O设备和CPU两侧 进行联 络。这种方式通常用于查询（条件）传送或中断传送。数据的输 入输出都有锁存功能。 ② PA和PB为数据口，而PC口的大部分引脚分配作专用（固定）的联 络信号的C口引脚，用户不能再指定作其他作用。 ③ 各联络信号线之间有固定的时序关系，传送数据时，要严格按照 时序进行。 ④输入/输出操作过程中，产生固定的状态字，这些状态信息可作为 查询或中断请求之用。状态字从PC口读取。 ⑤单向传送。一次初始化只能设置在一个方向上传送，不能同时作 两个方向的传送。
3.设计 • 接口电路的设计包括硬件接口电路和软件驱动程序两 部分。 （1）打印机接口电路如图6-6所示。该电路的设计思路 是：按照并行打印接口标准对打印机接口信号线的定 义，最基本的信号线需要8根数据线（DATA0～ DATA7）、1根控制线（），1根状态线（BUSY）和1根 地线。选用8255A的PA口作数据口输出8位打印数据， 工作方式为0方式。
③ 两个命令的最高位（D7）都分配作了特征位，之所以 要设置特征位，是为了识别两个不同的命令。 ④ 按位置位/复位的命令代码只能写入命令口。
4.A口和B口另一个使用方法 A口、B口也可以按位输出高低电平，但是，它 与前面的按位置位/复位命令有本质的差别，并且实 现的方法也不同。C口按位输出是以送数据到A口、B 口来实现的。其具体作法是：若要使某一位置高电 平，则先对端口进行读操作，将读入的原输出值， “或”上一个字节，字节中使该位为1，其他位为0， 然后再送到同一端口，即可使该位为0，然后再送到 同一端口，即可使该位置位。
微机原理与接口技术(楼顺天第二版)第六章习题解答
微机原理与接口技术(楼顺天第二版)第六章习题解答微机原理与接口技术（楼顺天第二版）习题解答第6章总线及其形成6.1答：内存储器按其工作方式的不同，可以分为随机存取存储器（简称随机存储器或RAM）和只读存储器（简称ROM）。
随机存储器。
随机存储器允许随机的按任意指定地址向内存单元存入或从该单元取出信息，对任一地址的存取时间都是相同的。
由于信息是通过电信号写入存储器的，所以断电时RAM中的信息就会消失。
计算机工作时使用的程序和数据等都存储在RAM中，如果对程序或数据进行了修改之后，应该将它存储到外存储器中，否则关机后信息将丢失。
通常所说的内存大小就是指RAM 的大小，一般以KB或MB为单位。
只读存储器。
只读存储器是只能读出而不能随意写入信息的存储器。
ROM中的内容是由厂家制造时用特殊方法写入的，或者要利用特殊的写入器才能写入。
当计算机断电后，ROM中的信息不会丢失。
当计算机重新被加电后，其中的信息保持原来的不变，仍可被读出。
ROM适宜存放计算机启动的引导程序、启动后的检测程序、系统最基本的输入输出程序、时钟控制程序以及计算机的系统配置和磁盘参数等重要信息。
6.2 答：存储器的主要技术指标有：存储容量、读写速度、非易失性、可靠性等。
6.3答：在选择存储器芯片时应注意是否与微处理器的总线周期时序匹配。
作为一种保守的估计，在存储器芯片的手册中可以查得最小读出周(R)(Read Cycle Time)和最小写周期期tcyct(W)(Write Cycle Time)。
如果根据计算，微cyc处理器对存储器的读写周期都比存储器芯片手册中的最小读写周期大，那么我们认为该存储器芯片是符合要求的，否则要另选速度更高的存储器芯片。
8086CPU对存储器的读写周期需要4个时钟周期(一个基本的总线周期)。
因此，作为一种保守的工程估计，存储器芯片的最小读出时间应满足如下表达式：t cyc(R)＜4T－t da－t D－T其中：T为8086微处理器的时钟周期；t da 为8086微处理器的地址总线延时时间；t D为各种因素引起的总线附加延时。
微机原理与接口技术第6章课件
8237A-5 DMA 控制器 8259A 中断控制器 8253-5 计数器/定时器 8255A-5 并行接口 DMA 页寄存器 NMI 屏蔽寄存器 保留 保留
200～20F 2F8～2FF 300～31F 320～32F 387～37F 380～38F 3B0～3BF 3F0～3F7 3F8～3FF
输入/输出接口技术是信息传送的控制技术，是一种采用软、硬 件结合的方法，实现CPU与外设之间协调与匹配，实现二者之间高效、 可靠的信息传递的一门技术。
6.1.1 设置接口电路的目的
一般的输入/输出设备都是机械的或机电相结合的产物，它 们与CPU进行数据交换时存在以下问题：
（1）端口间接速度不匹配 （2）端口时序不匹配 （3）信息格式不匹配 （4）信息类型不匹配
1)PC/XT机的I/O端口分配
在IBM的PC/XT机中，中断控制、DMA控制、动态RAM刷新、系统配 置识别、键盘代码读取及扬声器发音等都是由可编程I/O接口芯片控 制的。PC/XT机的端口地址译码是采用非完全译码方式，即只考虑了 低10位地址线A0~A9，而没有考虑高6位地址线A10～A15，故其I/O端口 地址范围是0000H~03FFH，总共只有1024个字节端口，并且把前512个 字节端口分配给了主板，后512个字节I/O端口分配给了扩展槽上的常 规外设。PC/XT机的I/O端口分配表见表6-1。
图6-1 一个典型的I/O接口
1.数据缓冲寄存器
数据缓冲寄存器用来保存CPU和外设之间传送的数据（如数字、 字符及某种特定的编码等）。对输入/输出数据起缓冲作用的数据寄 存器称为数据端口。
2.控制寄存器
控制寄存器用来存放CPU发往外设的控制命令和其他信息。确定 接口电路的工作方式和功能的控制寄存器称为控制端口。由于现在的 接口芯片大都具有可编程的特点，可通过编程来选择或改变其工作方 式和功能，一个接口芯片就相当于具有多种不同的工作方式和功能， 使用起来十分灵活、方便。控制寄存器是写寄存器，其内容只能由微 处理器写入，而不能读出。
微机原理及接口技术第六章并行接口和可编程并行接口芯片8255APPT课件
A组
A组控制
A口 8位
D7~D0 数据总线 缓冲器
RD WR
AA01
CS
RESET
读/写 控制逻辑
B组控制
A组 C口高位 • (4位)
•
B组 C口低位
(4位)
B组 B口 8位
8255A内部结构框图
PA7~PA0 PC7~PC4 PC3~PC0 PB7~PB0
8255A包括四大部分：数据总线缓冲器、读写控
或数据信息。
11
2. 8255A的引脚
8255 A采用40线 双列直插 封装，引 脚图如图 所示。
D.0
数 据
.
34
. .
总 线
.
.
4 3
P.A0
2 1 40
. 通道A .
D7
A0
控
A1
制
CS
线
RD
WR
RESET
27
9 8255A 8 PPI 6 5 35 36
电 源 线
VCC GND
CPU接口
37 18
D7 D6 D5 D4 D3 D2 D1 D0 不使用 设置为000
置位/复位控制字
位的置位/复位 1=置位，0=复位
位 选择 D3 D2 D1 通道C位 0 0 0 位0 0 0 1 位1 0 1 0 位2 0 1 1 位3 1 0 0 位4 1 0 1 位5 1 1 0 位6 1 1 1 位7
按位置位/复位控制 标志0=有效
+ 概况1
您的内容打在这里，或者通过复制您的文本后。
概况2
+ 您的内容打在这里，或者通过复制您的文本后。
概况3
+ 您的内容打在这里，或者通过复制您的文本后。 2
微机原理与接口技术(楼顺天第二版)第六章习题解答
微机原理与接口技术（楼顺天第二版）习题解答第6章总线及其形成6.1答：内存储器按其工作方式的不同，可以分为随机存取存储器（简称随机存储器或RAM）和只读存储器（简称ROM）。
随机存储器。
随机存储器允许随机的按任意指定地址向内存单元存入或从该单元取出信息，对任一地址的存取时间都是相同的。
由于信息是通过电信号写入存储器的，所以断电时RAM中的信息就会消失。
计算机工作时使用的程序和数据等都存储在RAM中，如果对程序或数据进行了修改之后，应该将它存储到外存储器中，否则关机后信息将丢失。
通常所说的内存大小就是指RAM的大小，一般以KB或MB为单位。
只读存储器。
只读存储器是只能读出而不能随意写入信息的存储器。
ROM中的内容是由厂家制造时用特殊方法写入的，或者要利用特殊的写入器才能写入。
当计算机断电后，ROM 中的信息不会丢失。
当计算机重新被加电后，其中的信息保持原来的不变，仍可被读出。
ROM 适宜存放计算机启动的引导程序、启动后的检测程序、系统最基本的输入输出程序、时钟控制程序以及计算机的系统配置和磁盘参数等重要信息。
6.2 答：存储器的主要技术指标有：存储容量、读写速度、非易失性、可靠性等。
6.3答：在选择存储器芯片时应注意是否与微处理器的总线周期时序匹配。
作为一种保守的估计，在存储器芯片的手册中可以查得最小读出周期t cyc(R)(Read Cycle Time)和最小写周期t cyc(W)(Write Cycle Time)。
如果根据计算，微处理器对存储器的读写周期都比存储器芯片手册中的最小读写周期大，那么我们认为该存储器芯片是符合要求的，否则要另选速度更高的存储器芯片。
8086CPU对存储器的读写周期需要4个时钟周期(一个基本的总线周期)。
因此，作为一种保守的工程估计，存储器芯片的最小读出时间应满足如下表达式：t cyc(R)＜4T－t da－t D－T其中：T为8086微处理器的时钟周期；t da为8086微处理器的地址总线延时时间；t D为各种因素引起的总线附加延时。
微机原理与接口技术第6章_IO接口和总线
6.1、 I/O接口
查询式输入代码片段
6.1、 I/O接口
查询式输出
6.1、 I/O接口
查询式输出时，状态寄存器的状态指示输出设备是否空 闲。
外设
数据线
状态线
6.1、 I/O接口
查询式输出工作过程
当输出设备将数据输出后，会发出一个ACK信号，使D触 发器翻转为0。
CPU查询到这个状态信息后，便知道外设空闲，可以执行 输出指令，将新的输出数据发送到数据总线上，同时 把数据口地址发送到地址总线上。
由地址译码器产生的译码信号和WR相“与”后，发出选 通信号，将输出数据送至8位锁存器。同时，将D触发 器置为1，并通知外设进行数据输出操作。
6.1、 I/O接口 查询式输出流程图
6.1、 I/O接口
常用的状态线有empty，busy 功能： 1、输出设备空闲，BUSY无效； 2、CPU写数据端口，输出设备输出数据，
缓冲器74LS244和74LS245 锁存器74LS373
6.1、 I/O接口 二、简单的输入输出接口芯片 1. 缓冲器74LS244和74LS245
连接在总线上的缓冲器都具有三态输出能力。 在CPU或I/O接口电路需要输入输出数据时，在它 的使能控制端EN（或G）作用一个低电平脉冲，使它的 内部的各缓冲单元接通，即处在输出0或1的透明状态。 数据被送上总线。 当使能脉冲撤除后，它处于高阻态。这时，各缓冲单元 像一个断开的开关，等于将它所连接的电路从总线脱开。 74LS244和74LS245就是最常用的数据缓冲。除缓冲作用 外，它们还能提高总线的驱动能力。
微机原理与单片机接口技术(第2版)李精华 第6章微处理器中断及定时计数器应用设计
断的查询顺序是“外部中断0→定时/计数器T0→外部中断1→定时/计数器T1→串行口中断”。 （5）若程序正在执行读/写IE和IP指令，则CPU执行该指令结束后，需要再执行一条其他指令才可
处理中断源的程序称为中断处理程序。 CPU执行有关的中断处理程序称为中断处理 。而返回断点的过程称为中断返回，中断响应 和处理过程如图6-1所示。
图6-1 中断响应和处理过程
4
2．中断的处理过程
①接收中断请求。 ②查看本级中断屏蔽位，若该位为1，则本级中断源参与优先级排队。 ③中断优先级选择。 ④处理机执行完一条指令后或者这条指令已无法执行完，则立即中止现 行程序。接着，中断部件根据中断级去指定相应的主存单元，并把被中 断的指令地址和处理机当前的主要状态信息存放在此单元中。 ⑤中断部件根据中断级又指定另外的主存单元，从这些单元中取出处理 机新的状态信息和该级中断控制程序的起始地址。 ⑥执行中断控制程序和相应的中断服务程序。 ⑦执行完中断服务程序后，利用专用指令使处理机返回被中断的程序或 转向其他程序。
7．中断屏蔽
对各中断级设置相应的屏蔽位。只有屏蔽位为1时，该中断级才能参加 中断优先级排队。中断屏蔽位可由专用指令建立，因而可以灵活地调整中断 优先级。有些机器针对某些中断源也设置屏蔽位，只有当屏蔽位为1时，相 应的中断源才起作用。。
6.2 单片机中断系统概述
51系列不同型号单片机的中断源的数量是不同的（5～11个） ，本节以8051单片机的中断系统为例分析51系列单片机的中断系 统，其它各种51单片机的中断系统与之基本相同，8051单片机的 中断系统结构框图如图6-2所示。8051单片机有5个中断源，2个中 断优先级，可以实现二级中断服务程序嵌套，每个中断源可以编 程为高优先级或低优先级中断，允许或禁止向CPU请求中断。与中 断系统有关的特殊功能寄存器有中断允许控制寄存器IE、中断优 先级控制寄存器IP和中断源寄存器TCON、SCON。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
中断技术和中断控制器8259A练习题及答案一、填空题1.8088微处理器最多能处理256种不同类型的中断。
2.8088系统的中断向量表位于从内存地址 00000H 开始,占1K字节存储单元。
3.8088CPU响应INTR中断时,将PSW(或标志寄存器内容）和断点(或CS:IP)进堆栈保存。
4.8259A可管理8级优先级中断源,通过级联,最多可管理 64 级优先级中断源。
5.若8259A的IRR(中断请求寄存器)的内容为10H,说明IR4请求中断。
二、选择题6.8088CPU的标志寄存器中IF=1时,表示允许CPU响应______中断。
CA.内部中断B.外部中断C.可屏蔽中断D.不可屏蔽中断7.CPU在响应中断时,保存断点是指______。
DA.将用户设置的程序指令地址入栈保存B.将中断服务程序的入口地址入栈保存C.将程序状态字PSW入栈保存D.将返回地址即程序计数器PC（CS：IP）的内容入栈保存8.8088的中断向量表用于存放______。
BA.中断类型号B.中断服务程序的入口地址C.中断服务程序的返回地址D.断点地址三、判断题9.8086的可屏蔽中断的优先级高于不可屏蔽中断。
[ ] ×10.通常8259A芯片中的IR0优先级最低,IR7的优先级最高。
[ ]×11.在8088系统中,所谓中断向量就是中断服务程序入口地址。
[ ] √四、简答题12.CPU响应INTR中断的条件是什么?答：(1)INTR信号为有效电平(2)当前指令执行完毕(3)CPU开中断(IF=1)(4)没有更高级的请求（RESET , HOLD ,NMI)13.一般CPU响应中断时自动做哪些工作? 8088CPU呢?答：一般CPU在响应中断时，关中断，保存断点，识别中断源，找到中断服务程序入口地址，转入中断服务程序。
8080CPU在响应中断时，首先把PSW（或标志寄存器内容）入栈保存，其余同一般CPU.14.8088CPU在执行中断返回指令IRET时,执行什么操作?答：(1)弹出断点送CS:IP(2)弹出PSW送标志寄存器15.中断控制器8259A中下列寄存器的作用是什么?(1) IRR (中断请求寄存器) :保存中断源的中断请求(2) IMR (中断屏蔽寄存器) :屏蔽/允许中断源请求中断，由程序写入，1为屏蔽，0为允许(3) ISR (中断服务寄存器): 记录CPU正在为哪些中断源服务(4) IVR (中断向量寄存器): 保存中断向量号16、初使化时设置为非自动结束方式,那么在中断服务程序将结束时必须设置什么操作命令?如果不设置这种命令会发生什么现象?答案：当中断服务程序将结束时,必须发0CW2=20H为中断结束命令,执行此命令即撤消正在服务的中断请求和服务标志;否则,即使返回主程序但未退出此中断,造成中断响应的混乱。
17、中断服务程序结束时,用RET指令代替IRET指令能否返回主程序?这样做存在什么问题?答案：RET应该可以使中断服务程序返回主程序,但因为RET是子程序返回指令,它只从堆栈中恢复CS和IP,而不能使状态字PSW得以恢复,所以不能使断点完全恢复,对原程序的继续执行造成不良影响.18、在哪些情况下须用CLI指令关中断呢?在哪些情况下须用STI指令开中断?答案：在程序初使化阶段,连续传送数据不希望被中断打断,用查询方式等情况下须用CLI关中断.在程序初始化结束之后,退出中断服务程序前,中断过程中须响应更高级中断等情况下须用STI开中断.19、8259A的初始化命令字和操作命令字有什么差别?它们分别对应于编程结构中哪些内部寄存器?答案：初始化命令字通常在系统初始化阶段设置,从ICW1开始,按照固定次序的设置,一经设置完成,则在以后的操作中基本保持不变,操作命令字是在程序执行阶段向8259A发出的命令字,实现以8259A的状态,中断方式和过程的控制.操作命令字可以一个程序中多次设置,从而改变中断的方式.初始化命令字有4个,分别为ICW1,ICW2,ICW3,ICW4,操作命令字有#个,分别为OCW1,OCW2,OCW3.20、8259A的优先级自动循环方式和优先级特殊循环方式有什么差别?答案：优先级自动循环方式规定刚被服务过的中断其优先级为最高,相邻序号的中断级为最高优先级,依次循环.而优先级特殊循环方式是指定某个中断其优先级为最低,相邻高序号的中断其优先级则为最高.21、8259A的中断屏蔽寄存器IMR和8086/8088的中断允许标志IF有什么差别?在中断响应过程中,它们怎样配合起来工作?答案：IMR的8位对应8个中断级,其中置为1的位所对应的中断级的输入线IR处于被屏蔽方式,被屏蔽的中断级请求不能使8259A的INT输出端产生有效的请求信号.所以即使当中断允许IF=1时也无法响应.IF是CPU的中断允许标志,当IF=0时所有可屏蔽中断被禁止.在中断响应过程中,通过设置IF,IMR可灵活控制中断的优先次序.22、如果利用中断方式传送数据,则娄据是如何传输的?中断机构起什么作用?答案：利用中断方式传送数据,一般是首先向CPU发出中断请求,CPU响应中断后在中断处理程序中进行数据传输,传输完毕返回.中断机构起控制作用,实时性较强.23、在8086/8088的中断系统中,响应中断过程是如何进入中断服务程务程序的?答案：中断源提供中断类型码,从中断向量表中相应位置取出中断服务程序首址置入IP和CS中,程序转至中断服务程序. 24、8259A的ICW2设置了中断类型码的哪几位?说明对8259A分别设置ICW2为30H,38H,36H有什么差别?答案：因ICW2设置了中断类型码的高5位,所以中断类型码基值必须是能被8整除的值.若ICW2设置为30H,则8级中断的类型码依次为30H~37H.若设置为38H,则8级中断的类型码依次为38H~3FH.若设置为36H<中断类型码为30H~37H,因其高5位仍为00110B.25、8259A通过ICW4可以给出哪些重要信息?在什么情况下不需要用ICW3?答案：ICW4中给出的重要信息是:特列全嵌套方式/正常全嵌套方式,非缓冲方式/缓冲方式,从片/主片,中断自动结束/中断正常结束,8086/8088方式还是8080/8085方式.当ICW1中的IC4=0时,表示不设置ICW4.当ICW1中的SNGL=0时,表示为级联方式,需要设置ICW3.26、8259A的特殊屏蔽方式和普通屏蔽方式相比,有什么不同之处?特殊屏蔽方式一般用在什么场合?答案：不同之处在于:当普通屏蔽方式中断服务程序正在执行时,同级或较低级和被屏蔽的中断请求不被响应,只有当前中断结束后方可响应同级或低级中断,特殊屏蔽方式除用OCW1屏蔽方式,屏蔽掉的和正在服务的中断级外,其他任何级的中断请求都将可能中断正在服务的中断(CPU处于开中断状态).相当于赋于OCW1中未屏蔽的中断级有更高的优先权.用这种方法可在程序的不同阶段任意改变中断级的优先次序.27、8259A可编程中断控制器的主要功能有哪些?答案：主要功能有四个:(1)单片8259A可管理8级优先权中断源,通过级联,最多可管理64级优先权中断源.(2)对任何一级中断源都可单独进行屏蔽,使该中断请求暂时被挂起,直到取消屏蔽时.(3)能向CPU提供中断类型码.(4)具有多种中断优先级管理方式,这些管理方式可能过程序动态地进行变化.28、外设向CPU申请中断,但CPU不给以响应,其原因有哪些?答案：其原因有四个:(1)CPU处于关中断状态,IF=0(2)该中断请求已被屏蔽;(3)该中断请求的时间太短,未能保持到指令周期结束;(4)CPU已释放总线(即已响应了DMA请求),而未收回总线控制权.29、写出8086CPU各内部中断名称及产生的条件.答案：(1)指令中断INT n.n由用户定义.(2)断点中断INT 3.断点由用户设置.(3)单步中断.TF=1.(4)溢出中断INTO.当OF=1时,执行一条INT4指令.(5)除法出错中断.执行DIV或IDIV指令后,或商大于表示范围则执行一条INT0指令.五、应用题30、下面对一个主从式8259A系统进行初始化的程序段.请对以下程序段详细注释,并具本说明各初始化命令字的含义. 主片初始程序:M82590 EQU 40HM82591 EQU 41H…MOV AL,11HMOV DX,M82590OUT DX,AL ;(1)MOV AL,08HINC DXOUT DX,AL ;(2)MOV AL,04HOUT DX,AL ;(3)MOV AL,01HOUT DX,AL ;(4)从片初始化程序:S82590 EQU 90HS82591 EQU 91H…MOV DX,S82590MOV AL,11HOUT DX,AL ;(5)MOV AL,70HINC DXOUT DX,AL ;(6)MOV AL,02HOUT DX,AL ;(7)MOV AL,01HOUT DX,AL ;(8)答案：(1)设ICW1,中断请求信号为上升沿,级联方式,须设ICW4(2)设ICW2,中断类型码基值为08H(3)设ICW3,IR2与从片的INT相连(4)设ICW4,正常的完全嵌套,非缓冲方式,正常中断结束,8086/8088方式(5)同主片ICW1(6)设ICW2,中断类型码基值为70H(7)设ICW3,从片INT与主片的IR2相连(8)同主片ICW431、IR4为正在运行的中断,希望在特殊的程序段上允许较低的IR7响应中断.试编写程序片段. 答案：根据题意程序片段为IR4的程序CLI ；关中断，以便设置命令MOV AL,68H ；设置特殊屏蔽方式（ OCW3）OUT 20H,ALIN AL,21H ；读IMR状态OR AL 10HOUT 21H,AL ;屏蔽IR4STI ；开中断，允许响应其他中断请求信号... ；继续处理IR4，如果IR7有请求，可以响应，处理完后要回到IR4处...CLI ；关中断，以便设置命令IN AL，21H ；读屏蔽字AND AL，0EFH ；开放IR4OUT 20H，AL ；恢复原来的屏蔽字MOV AL，48H ；复位特殊屏蔽方式（OCW3）OUT 20H，ALSTI ；CPU开中断... ；继续对IR4进行中断处理MOV AL,20H ；发中断结束命令（OCW2）OUT 20H,ALIRET ；返回主程序32、若8086系统中采用级联方式,主8259A的中断类型码从30H开始,端口地址为20H,21H.从8259A的INT接主片的IR7,从片的中断类型码从40H开始,端口地址为22H,23H.均不要ICW4.试对其进行初始化编程答案：主:M82590 EQU 20H M82591 EQU 21H…MOV AL,00010000B MOV DX,M82590 OUT DX,ALMOV AL,30HINC DXOUT DX,ALMOV AL,80HOUT DX,AL 从S82590 EQU 22H S82591 EQU 23H…MOV AL,00010000B MOV DX,S82590 OUT DX,ALMOV AL,40HINC DXOUT DX,ALMOV AL,07HOUT DX,AL33、单片8259A与PC机的连接见图1。