JTAG与SWD接口的.ppt

JTAG与SWD接口的工作原理 --SWD工作原理
SWD接口是由ARM公司开发出来的，目的是减少 调试接口所使用的引脚数。SWD接口使用两个信号 线：双向的数据线（SWDIO）和用于数据线的时钟信 号（SWDCK）。
第5章 PSoC编程和调试接口功能
何宾 2011.12
本章内容
本章主要介绍PSoC3的编程和调试接口功能，其 内容主要包括：
测试控制器的模块结构和连接器接口； JTAG和SWD接口的工作原理； PSoC3的JTAG和SWD接口的工作原理； 8051的片上调试模块（DoC）； 非易失性存储器的编程。
2．10针连接器 如下图所示，10针连接器配置成双排，每针之间间隔
为50mil。
图 10针连接器
测试控制器
--连接器接口
表 不同通信协议的引脚分配
协议
信号
5针
10针
ISSP
SCLK
4
SDAT
5
XRES
3
JTAG
Baidu Nhomakorabea
TMS
2
TCK
4
TDO
6
TDI
8
XRES
10
SWD/SWV
SDIO
5
2
SCK
4
4
SWV
界扫描单元）的数量，用于设置或者读写这些I/O引脚的状 态；
JTAG与SWD接口的工作原理 --JTAG工作原理
在IEEE1149中，给出了标准的指令集： 1）EXTEST：该指令将使得TDI和TDO连接到边界扫
描通路上（BSR），芯片将从普通操作模式改变为测试模 式。芯片引脚的状态可以使用capture dr的JTAG状态进行 采样，使用updata dr状态新的值可以用于芯片引脚上。
JTAG与SWD接口的工作原理 --JTAG工作原理
下图给出了JTAG接口的内部结构。
图 JTAG内部结构
JTAG与SWD接口的工作原理 --JTAG工作原理
如下图，TMS信号控制TAP的状态机，状态机控制 哪个寄存器（包括边界扫描通路）在TDI-TDO移位通 路上。
图 TAP状态机
JTAG与SWD接口的工作原理 --JTAG工作原理
调试操作；
测试控制器 --测试控制器模块结构
如下图，PSoC3测试控制器将JTAG或者SWD访问转 换成DoC模块内寄存器的访问。
图 PSoC3测试控制器模块图
测试控制器 --连接器接口
1．5针连接器 如下图所示，5针连接器配置成单排，每针之间间隔
为100mil。
图 5针连接器
测试控制器 --连接器接口
其中：
1）ir：是指令寄存器； 2）dr：其它寄存器中的一个（包括边界扫描路径），由指
令寄存器的内容确定； 3）capture：将dr寄存器的内容传输到移位寄存器中，然后
移出TDO； 4）update：传输移位寄存器的内容，从TDI移入到一个dr；
JTAG与SWD接口的工作原理 --JTAG工作原理
测试控制器 --测试控制器模块结构
PSoC3结构包括一个测试控制器，主要用于下面 的目的：
用于边界扫描测试访问I/O引脚； 通过PSoC3的片上调试DoC模块来访问芯片的存储器和寄存
器。
测试控制器 --测试控制器模块结构
测试控制器通过边界扫描端口（Joint Test Action Group，JTAG）或者串行调试（Serial Wire Debug， SWD）接口连接到片外设备。测试控制器包含下面的特 性：
JTAG与SWD接口的工作原理 --JTAG工作原理
2）SAMPLE：该指令将使得TDI和TDO连接到边 界扫描通路上（BSR），但是芯片仍然处于普通操作模 式。使用该指令，BSR可以使用capture dr的JTAG状态进 行读取，对进入的功能数据进行采样，然后移出芯片。 3）PERLOAD：该指令将使得TDI和TDO连接到边 界扫描通路上（BSR），但是芯片仍然处于普通操作模 式。该指令用于在加载EXTEST指令前，预加载测试数 据到BSR。
6
XRES
3
10
I2C
SCK
4
SDA
5
JTAG与SWD接口的工作原理 --JTAG工作原理
为了应对IC芯片日益增加的高引脚密度，联合行 动测试小组（Joint Test Action Group，JTAG）提供了一 个用于测试电路板的方法，这个方法就是通过一个独立 的测试接口来控制IC的引脚（和读取它们的值）。
TAP内的寄存器包含：
1）Instruction：2-4位宽，存放当前指令，该指令定义了在 TDI-TDO移位通道上的数据寄存器，引起设备被旁路用于 JTAG模式；
2）Bypass：1位宽度，TDI和TDO直接连接； 3）ID：32位宽，用于读JTAG的制造商/芯片的ID号； 4）Boundary Scan Path（BSR）：宽度等于I/O引脚（有边
这个解决方案就是后来的IEEE1149.1-2001标准， 这个标准基于一个概念，即使用一个布线贯穿所有IC引 脚的移位寄存器（这也叫做边界扫描）。每个引脚上都 有一个边界扫描单元。在PSoC3中，大部分的GPIO和 SIO端口引脚都有边界扫描单元。
JTAG与SWD接口的工作原理 --JTAG工作原理
支持到调试主机的JTAG或者SWD接口； SWD接口可以使用GPIO或者USB引脚； 支持边界扫描IEEE标准1149.1-2001“Test Access Port and
Boundary-Scan Architecture”； 支持额外的JTAG指令/寄存器，用于访问芯片的剩余部分； 与PSoC3的调试模块接口用于访问芯片的剩余部分用于编程和
用于控制边界扫描单元值的接口叫做测试访问端口 （Test Access Port，TAP），也就是经常所说的JTAG接 口。
JTAG接口由：
测试数据输入（TDI）； 测试数据输出（TDO）； 测试模式选择(TMS)； 测试时钟信号（TCK）和其它信号构成。
下图给出了JTAG连接多个IC芯片的结构。
JTAG与SWD接口的工作原理 --JTAG工作原理
下面给出了可选的指令： 1）IDCODE：该指令使得TDI和TDO线连接到
IDCODE寄存器。 2）INTEST：该指令将使得TDI和TDO连接到边界
扫描通路上（BSR）。当EXTEST指令允许访问芯片引脚 时，INTEST能访问芯片内核逻辑的信号。