双端口存储器原理实验

任务：从左端口读出存储器00H, 10H, 20H, 30H,40H得内容、
(1)令KO (LDAR#)=0,K2 (CEL#)=1,K4 (RAM_BUS#)=1,K5 (CER#) =1, K6(SW_BUS#)=0、
数据通路
LDAR#
LDPC#
CEL#
LR/W#
RAM BUS#
CER#
SW-BUS#
RAM BUS#
CER#
SW-BUS#
电平开关
KO
KI
K2
K3
K4
K5
K6
状态
0
X
1
X
1
1
0
置SW7-SW0=00H,
SW7
SW6
SW5
SW4
SW3
SW2
SW1
SWO
0
0
0
0
0
0
0
0
按QD按钮，将00H打入地址舒存器AR、
(2)令KO (LDAR#)二h K2 (CEL#)=O, K3 (LR/W#)=O, K4(RAM_BUS#)=h K5 (CER#) =1, K6(SW_BUS#)=0、
1.按图3、2所示，将有关控制信号与二进制开关对应接好，仔细复查一遍，然后 接通电源。
将二进制数码开关SW7-SW0（SW0为最低位）设置为00H,将其作为存储器地址 置入AR;然后将二进制开关得00H作为数据写入RAM中。用这个方法，向存储 器得WH、20H、30H、40H单元依次写入WH、20H、30H与40H。
写入存储器单元WH, 20H, 30H,40H、
实验数据记录表:
存储单元地
址
存储单元数据/ 指令
OOH
00H
10H
10H
20H
20H
30H
30H
40H
40H
3、使用存储器得左端口，依次将第2步存入得5个数据读出，观察各单元中存入得数 据就是否正确、记录数据。(注意：禁止两个或两个以上得数据源同叶向数据总线上发 送数据！在本实验中，当存储器进行读出操作时，务必将SW_BUS#得三态门关闭、而当向AR送入数据吋，双端口存储器也不能被选中.)
双端口存储器得并行读写与访问冲究°
将CEL#、CER#同时置为0,使存储器得左右端口同时被选中。当AR与PC得地址 不相同时，没有访问冲究；地址相同时，由于都就是读操作，也不会冲究。如果左右端口 地址相同，且一个进行读操作，一个进行写操作，就会发生冲究。检测冲突得方法：观察 两个端口得“忙”信号输出指示灯BUSYL#与BUSYR#。BUSYL#/BUSYR#灯亮（为0）忖， 不一定发生冲究，但发生冲究时，BUSYL#/BUSYR#必定亮。
数据通路
LDAR#
LDPC#
CEL#
LR/W#
RAM BUS#
CER#
SW-BUS#
电平开关
KO
KI
K2
K3
K4
K5
K6
AR+1与PC+1两个信号接地、
3.将二进制数码开关SW7-SW0（SWO为最低位）设置为00H,将其作为存储器地址 置入AR;然后将二进制开关得00H作为数据写入RAM中、用这个方法，向存储 器得WH, 20H, 30H, 40H单元依次写入WH, 20H, 30H,40H.
数据通路
LDAR#
LDPC#
CEL#
LR/W#
RAM BUS#
CER#
SW-BUS#
电平开关
KO
KI
K2
K3
K4
K5
K6
状态
1
X
0
0
1
1
0
置SW7-SW0=00H,
SW7
SW6
SW5
SW4
SW3
SW2
SW1
SWO
0
0
0
0
0
0
0
0
按QD按钮，将OOH写入存储器00H单元、
(3)重复1与2,只就是改变SW7-SW0分别为WH, 20H, 30H,40出分别将10H,20H,30H,40H
（2）所有数据/指令得写入都使用左端口，右端口作为指令端口，不需要进行数据 得写入，因此我们将右端口处理成一个只读端口，已将RR/W#固定接高电平,0ER#固定 接地。这两点请同学好好理解。
存储器左端口得地址奇存器AR与右端口得地址寄存器PC都使用2片74LS163,具有地址递增得功能。同时,PC在以后得实验当中也起到程序计数器得作用。左右端 口得数据与左右端口得地址都有特定得显示灯显示。存储器地址与写入数据都由实验 台操作板上得二进制开关分时给出。
0EL#=1时，禁止左端口得数据放到DBUSo因此，为便于理解，在以后得实验中，我们将0EL#引脚称为RAM_BUS#o控制右端口得三个引脚与左端口得三个完全类似，这里不再 赘述。有两点需要说明：
（1）右端口读出得数据（更确切得说法就是指令）放到指令总线IBUS上而不就是 数据总线DBUS,然后送到指令奇存器IRo
任务：将00H,10H, 20H, 30H, 40H分别写入存储器单元00H,10H, 20H, 30H, 40H、
(1)令KO (LDAR#)=0,K2 (CEL#)=1,K4 (RAM_BUS#)=1,K5 (CER#) =1, K6(SVLBUS#)=0、
数携通路
LDAR#
LDPC#
CEL#
LR/W#
使用存储器得左端口，依次将第2步存入得5个数据读出，观察各单元中存入 得数据就是否正确。记录数据。注意：禁止两个或两个以上得数据源同时向数 据总线上发送数据！在本实验中，当存储器进行读出操作时，务必将SW_BUS#得三态门关闭。而当向AR送入数据时，双端口存储器也不能被选中。
通过存储器得右端口，将第2步存入得5个数据读出，观案结果就是否与第3步结果相同。记录数据。
电平开关
K0
K1
K2
K3
K4
K5
K6
状态
0
X
1
Xwk.baidu.com
1
1
0
置SW7-SW0=00H,
SW7
SW6
SW5
SW4
SW3
SW2
SW1
swo
0
0
0
0
0
0
0
0
按QD按钮，将00H打入地址寄存器AR.
(2)先令K6(SW_BUS#)=1,再令K2(CEL#)二0,K3 (LR/W#)=1, K4(RAM_BUS#)=0, K5(CER#)=1,则在数据总线DBUS上显示出存储器单元OOH得内容OOH。
当LDAR#=0时，AR在T2时从DBUS接收来自SW7-SW0得地址；当AR + 1=1叶， 在T2存储器地址加仁LDAR#与AR+ 1不能同时有效。在下一个时钟周期，令CEL#= 0,LR/W#=0.则在T2得上升沿开始进行写操作，将SW7-SW07设置得数据经DBUS写入 存储器。
三、实验任务
四、实验要求
1.做好实验预习，掌握IDT7132双端口存储器得功能特性与使用方法。
2. 写出实验报告，内容就是：
实验目得。
实验任务3得数据表格。
实验任务4得数据表格。
实验任务5得检测结果。
五、实验步骤
1、 置DP=1,DB=0,编程开关拨到正常位置。
按电路a要求，将有关控制信号与二进制开关对应接好，反复检查后，接通电源。