Maxplus II 指导
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
7
2620762.doc
Writed by 汪原
8—— 将输入的设计设置为当前项目 9—— 显示顶层设计 10—— 检查并保存 11—— 保存并编译 12—— 保存并仿真
画图工具栏：这组工具栏位于图编辑器的左边，用来画逻辑电路图。
—— 选取对象框，对其作常规操作 —— 插入文本 —— 画直角形连接导线 —— 画线形导线
File 的下拉菜单用于文件操作，Project 是针对一个设计而言，不管电路简单还是复杂。
—— 对一个项目的操作 —— 新建一个项目 —— 打开某个项目中文件 —— 显示当前项目的顶层设计 —— 参数型逻辑功能块插件向导
4
2620762.doc
Writed by 汪原
工具栏在主界面中除了最左边两个快捷键可用外，其余的按键在编辑区中使用。 §2.2 逻辑设计编辑区
Maxplus II 的主界面有标题栏、菜单栏和工具栏。如图 2-1 所示：
图 2-1 主界面的各栏目 标题栏指示当前保存文件的路径。 菜单栏有五项，一般先启用前两项，Help 随时可用，第三和第四项在编辑区使用。
MAX+plus II 的下拉菜单囊括了该软件的功能，可称之为主菜单。
—— 设计体系显示窗 —— 逻辑图设计编辑器 —— 逻辑图符编辑器 —— 硬件设计语言程序编辑器 —— 波形编辑器 —— 底层引脚编辑器 —— 对逻辑设计进行编译，产生用于仿真和下载的输入文件 —— 输入输出信号仿真，确保逻辑功能正确 —— 时间分析 —— 将电路文件编译后的代码下载(或说烧写)到硬件上 —— 编译后产生的信息窗口
11
2620762.doc
Writed by 汪原
8、 按 Start 键后，开始逻辑综合，产生一系列文件（可从 NOR2-1 文件夹查看到），结果按四个 等级公布在 Messages—Compiler 中。
9、 关闭 Compiler 结果，就可以对电路进行仿真。从 MaxplusII 菜单中打开波形编辑器，此时菜 单栏有些变化，添了 Node 项，这是测试结点。
14
2620762.doc
Writed by 汪原
13、点击 OK 之后，输入输出结点排列在波形编辑区内：
14、给输入结点加载信号，步骤如下：点击选中 a 或 b 信号，左边的波形工具栏显示，工具栏 各键的含义为：
15
2620762.doc
Writed by 汪原
—— 选取编辑箭头 —— 文字编辑 —— 波形编辑
图编辑器的界面：菜单栏和工具栏都扩展了。
文本编辑器的界面：注意文本区和图形区的菜单栏有差别。这是因他们各wenku.baidu.com工作方式不同而定 制的。
5
2620762.doc
Writed by 汪原
§2.3 内附逻辑函数库 当进入图编辑器后，就可打开 Maxplus II 内置的函数库，步骤如下： 双击图形编辑区，获得库函数对话框如图 2-2 所示，
实验任务： 1、在图形编辑区通过逻辑图设计逻辑电路，再利用波形编辑区进行逻辑功能仿真，以此验证电 路的逻辑功能是否正确。 2、在文本编辑区使用 VHDL 硬件描述语言设计逻辑电路，再利用波形编辑区进行逻辑功能仿真， 以此验证
目录
第一章 Maxplus II 的安装 第二章 介绍 Maxplus II
图 2-2 选取逻辑函数对话框 其中，prim（Primitives）是基本逻辑函数，mf（Macrofunctions）是经典集成电路，mega_lpm （Megafunctions）是参数型逻辑函数，edif（Electronic Design Interchange Format）是设计数据标准传 输格式。 以两输入与门选取为例进行操作说明：选取 Symbol Libraries 中一项并双击，在 Symbol Files 框 内就有逻辑函数列表，双击列表中的某一函数，该函数的逻辑图就出现在图编辑器中。
—— 画弧线，从 0 至 180 度 —— 画圆
—— 改变显示区，显示全图
—— 编辑结点， —— 器件之间输入或输出端点的边界框相触后，再脱离时，自动产生联线，遇见两线相 交，自动生成结点；并且器件拖移时，联线与结点不断。 —— 不自动生成联线，不产生结点；器件拖移时，联线与结点分离。
第三章 或非门 NOR 设计范例
三、执照（License）安装：合法的安装途径是到 www . altera.com 注册下载。
给同学们提供的安装软件携带了 License 文件，它放在补丁文件夹中。可以用两种方法安装 License：
一种是将补丁 中的文件复制到 Maxplus2 文 件 夹
中，双击 Updata to 10.12 文件夹内的图标
二、安装流程： 打开
安装结束后， 在目标地址产生三个 文件夹，
→ 打开
→ 双击
→ 进入安装
进入 Maxplus 工作界面的图标
放在 Maxplus2 文件夹中，你也可以从 Windows 开始菜单
栏上的图标 安装软件运行执照（License）。
进入工作界面，但要进入编辑区时却被一条信息拦阻，因为需要
—— —— —— 全图显示
—— 输入低电平 —— 输入高电平 —— 待定信号输入 —— 输入高阻态 —— 信号反向输入 —— 输入时钟信号 —— 计数序列输入 —— —— ——
16
2620762.doc
Writed by 汪原
15、给输入结点加信号后，保存波形文件，点击 进行仿真，结果如图：
16、对仿真结果进行分析，在仿真波形中有一根灰色水平移动的时间轴，此时它指示的时间位置 为 172ns，轴所切割的信号值为：b=1，a=0，f=0，满足或非门的逻辑关系，你不妨任取一组值来验证。
Max Plus II 操作指导
汪原
计算机与通信学院实验中心 2008 年 11 月
2620762.doc
前言
Writed by 汪原
Maxplus II 是目前比较流行的数字系统设计软件，由 Altera 公司根据他们的可编程硬件产品 FPGA/CPLD 开发出来的集成设计平台，
该软件的功能有：逻辑电路设计、电路输入输出仿真、自动完成逻辑电路编程，并将编程代码 下载到 FPGA/CPLD 硬件中，实现了灵活的电路设计，就可获得可靠的，且满足设计要求的逻辑器件。
6、 保存文件，给文件命名为 nor2，存放在 NOR2-1 文件夹内，
10
2620762.doc
Writed by 汪原
（抱歉：把 nor2 设计项目放错了文件夹，来不及纠正了，希望同学们不犯这类差错） 7、 虽然保存了文件，若它没有处于当前项目中（看标题栏就可知），就不能进行逻辑综合，故
将该项目设置为当前项目，有两种方式去做，一是从菜单栏操作：File →Project →Set Project to Current File。二是用快捷键 。这样做了以后标题栏的路径会改变，将 nor2 设置成当前项目，点击 Compile 快捷键 进行编译：
注释：
FPGA —— Field Programmable Gate Array，现场可编程门阵列。
CPLD —— Complex Programmable Logic Device，复杂可编程逻辑器件。
Altera 公司的 FPGA/CPLD 有以下系列：Classic、ACEX1K、MAX5000、MAX7000、MAX9000、 FLEX6000、FLEX8000、FLEX10K、FLASHLogic 等。在 Maxplus II 的 Device 列表中包含了以上系列 的器件。
§2.1 工作主界面 §2.2 逻辑设计编辑区 §2.3 内附逻辑函数库 §2.4 工具栏 第三章 或非门 NOR 设计范例 §3.1 使用逻辑图设计 NOR
1
2620762.doc
§3.2 使用 VHDL 设计 NOR
Writed by 汪原
第一章 Maxplus II 的安装
一、Maxplus II V10.1 安装软件包括以下文件：
§3.1 使用逻辑图设计 NOR 1、 准备工作：在某个硬盘上添加一个新文件夹用于存放 NOR 项目设计文件，文件夹要用字母 命名，Maxplus II 不认识写汉字的文件夹，文件夹起名为 NOR2-1。 2、 新建一个逻辑图设计文件：
8
2620762.doc
Writed by 汪原
3、 从函数库 Symbol 里选定 prim，双击 prim 得到基本函数列表，再双击一个两输入的或非门， 这个或非门就粘贴在图编辑器里。
6
2620762.doc
Writed by 汪原
另外 Symbol Name 输入框中写入“and2”，也可获取逻辑函数，将其加入图编辑器中。
§2.4 工具栏
解释下列工具栏按键：
常用工具栏：
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 1—— 显示设计体系结构 2—— 底层引脚编辑 3—— 编译，又称逻辑综合 4—— 仿真 5—— 时间分析 6—— 下载 7—— 输入项目名
和图标
以激活编辑器。
另一种是从工作主界面的菜单栏，如图 1-1 所示，进入 Options（选择）下拉菜单，选取 License setup…，打开 License setup 对话框，如图 1-2 所示，由 Browse 找到 License 所在的路径，加入到 License File or Server Name 输入框中，点击 OK 即可。
2
2620762.doc
Writed by 汪原
图 1-1 Maxplus II 的工作主界面
图 1-2 License setup 对话框
3
2620762.doc
Writed by 汪原
第二章 介绍 Maxplus II
Maxplus II 的集成环境由工作主界面和设计编辑界面构成，通过主界面才能进入编辑界面。 §2.1 工作主界面
从工作主界面的主菜单、文件菜单和工具栏这三处都可进入编辑区。最快的是点击 进入编辑 器选择对话框，你可以从四种逻辑设计编辑器中选一个来做你的工作，本课程须掌握两种（1 和 3）。
—— 图编辑器，用于逻辑图设计，文件格式*.gdf。 —— 符号编辑器，可编辑或创建符号文件，文件格式*.sym。 —— 文本编辑器，用于多种硬件设计语言的逻辑电路设计。 —— 波形编辑器，多方面应用，即可用来设计电路，产生 *.wdf 文件，又可用来观察和输入仿真波形，文件格式*.scf。
17
2620762.doc
§3.2 使用 VHDL 设计 NOR 1、 新建一个文本设计文件，如图所示：
Writed by 汪原
2、 用 VHDL 设计两输入的或非门，程序如图，再将文件保存在另一个新建的文件夹 NOR2-2 中：
13
2620762.doc
Writed by 汪原
12、将设计好的逻辑电路输入端和输出端结点添加到波形编辑区，操作如下：Node →Enter Nodes from SNF…(从仿真网络文件进入测试结点) ，出现结点加载对话框 → 点击 List，将输入和输 出结点排列于 Avairable Nodes & Groups 待选框中，全选有效结点（背景蓝色）→ 点击=﹥加 载键，所选结点全部列入 Selected Nodes & Groups 选中框内，如图所示：
4、 又从 Symbol 库的 prim 中选取 input 和 output，也可以在对话框的 Symbol Name 中直接输入 input 和 output。点击 OK，就可以把输入和输出端加入图编辑区内。
9
2620762.doc
Writed by 汪原
5、 将图符排列合适，图符的复制有一个快捷的方法，就是选定某个图符，鼠标的箭头指在图符 里，按住 Ctrl 键不松，出现+号后拖动箭头，就获得另一同样的图符。还有输入和输出的引 脚要重新命名，结果如下：（注意：图符之间的淡蓝色轮廓线边缘可以重合，不可相错）
12
2620762.doc
Writed by 汪原
10、设定仿真时间区间，起点已默认为 0，终点时间操作如下：File →End Time…，一般 Time 输入 1.0us，点击 OK。
11、 设置输入波形的半周期间隔，操作如下：Options→Grid to Size…，一般 Grid Size 输 入 50.00ns，点击 OK。（Grid Size 指时间区间 1.0μs 内的最小分度间隔，可以自行设置）
2620762.doc
Writed by 汪原
8—— 将输入的设计设置为当前项目 9—— 显示顶层设计 10—— 检查并保存 11—— 保存并编译 12—— 保存并仿真
画图工具栏：这组工具栏位于图编辑器的左边，用来画逻辑电路图。
—— 选取对象框，对其作常规操作 —— 插入文本 —— 画直角形连接导线 —— 画线形导线
File 的下拉菜单用于文件操作，Project 是针对一个设计而言，不管电路简单还是复杂。
—— 对一个项目的操作 —— 新建一个项目 —— 打开某个项目中文件 —— 显示当前项目的顶层设计 —— 参数型逻辑功能块插件向导
4
2620762.doc
Writed by 汪原
工具栏在主界面中除了最左边两个快捷键可用外，其余的按键在编辑区中使用。 §2.2 逻辑设计编辑区
Maxplus II 的主界面有标题栏、菜单栏和工具栏。如图 2-1 所示：
图 2-1 主界面的各栏目 标题栏指示当前保存文件的路径。 菜单栏有五项，一般先启用前两项，Help 随时可用，第三和第四项在编辑区使用。
MAX+plus II 的下拉菜单囊括了该软件的功能，可称之为主菜单。
—— 设计体系显示窗 —— 逻辑图设计编辑器 —— 逻辑图符编辑器 —— 硬件设计语言程序编辑器 —— 波形编辑器 —— 底层引脚编辑器 —— 对逻辑设计进行编译，产生用于仿真和下载的输入文件 —— 输入输出信号仿真，确保逻辑功能正确 —— 时间分析 —— 将电路文件编译后的代码下载(或说烧写)到硬件上 —— 编译后产生的信息窗口
11
2620762.doc
Writed by 汪原
8、 按 Start 键后，开始逻辑综合，产生一系列文件（可从 NOR2-1 文件夹查看到），结果按四个 等级公布在 Messages—Compiler 中。
9、 关闭 Compiler 结果，就可以对电路进行仿真。从 MaxplusII 菜单中打开波形编辑器，此时菜 单栏有些变化，添了 Node 项，这是测试结点。
14
2620762.doc
Writed by 汪原
13、点击 OK 之后，输入输出结点排列在波形编辑区内：
14、给输入结点加载信号，步骤如下：点击选中 a 或 b 信号，左边的波形工具栏显示，工具栏 各键的含义为：
15
2620762.doc
Writed by 汪原
—— 选取编辑箭头 —— 文字编辑 —— 波形编辑
图编辑器的界面：菜单栏和工具栏都扩展了。
文本编辑器的界面：注意文本区和图形区的菜单栏有差别。这是因他们各wenku.baidu.com工作方式不同而定 制的。
5
2620762.doc
Writed by 汪原
§2.3 内附逻辑函数库 当进入图编辑器后，就可打开 Maxplus II 内置的函数库，步骤如下： 双击图形编辑区，获得库函数对话框如图 2-2 所示，
实验任务： 1、在图形编辑区通过逻辑图设计逻辑电路，再利用波形编辑区进行逻辑功能仿真，以此验证电 路的逻辑功能是否正确。 2、在文本编辑区使用 VHDL 硬件描述语言设计逻辑电路，再利用波形编辑区进行逻辑功能仿真， 以此验证
目录
第一章 Maxplus II 的安装 第二章 介绍 Maxplus II
图 2-2 选取逻辑函数对话框 其中，prim（Primitives）是基本逻辑函数，mf（Macrofunctions）是经典集成电路，mega_lpm （Megafunctions）是参数型逻辑函数，edif（Electronic Design Interchange Format）是设计数据标准传 输格式。 以两输入与门选取为例进行操作说明：选取 Symbol Libraries 中一项并双击，在 Symbol Files 框 内就有逻辑函数列表，双击列表中的某一函数，该函数的逻辑图就出现在图编辑器中。
—— 画弧线，从 0 至 180 度 —— 画圆
—— 改变显示区，显示全图
—— 编辑结点， —— 器件之间输入或输出端点的边界框相触后，再脱离时，自动产生联线，遇见两线相 交，自动生成结点；并且器件拖移时，联线与结点不断。 —— 不自动生成联线，不产生结点；器件拖移时，联线与结点分离。
第三章 或非门 NOR 设计范例
三、执照（License）安装：合法的安装途径是到 www . altera.com 注册下载。
给同学们提供的安装软件携带了 License 文件，它放在补丁文件夹中。可以用两种方法安装 License：
一种是将补丁 中的文件复制到 Maxplus2 文 件 夹
中，双击 Updata to 10.12 文件夹内的图标
二、安装流程： 打开
安装结束后， 在目标地址产生三个 文件夹，
→ 打开
→ 双击
→ 进入安装
进入 Maxplus 工作界面的图标
放在 Maxplus2 文件夹中，你也可以从 Windows 开始菜单
栏上的图标 安装软件运行执照（License）。
进入工作界面，但要进入编辑区时却被一条信息拦阻，因为需要
—— —— —— 全图显示
—— 输入低电平 —— 输入高电平 —— 待定信号输入 —— 输入高阻态 —— 信号反向输入 —— 输入时钟信号 —— 计数序列输入 —— —— ——
16
2620762.doc
Writed by 汪原
15、给输入结点加信号后，保存波形文件，点击 进行仿真，结果如图：
16、对仿真结果进行分析，在仿真波形中有一根灰色水平移动的时间轴，此时它指示的时间位置 为 172ns，轴所切割的信号值为：b=1，a=0，f=0，满足或非门的逻辑关系，你不妨任取一组值来验证。
Max Plus II 操作指导
汪原
计算机与通信学院实验中心 2008 年 11 月
2620762.doc
前言
Writed by 汪原
Maxplus II 是目前比较流行的数字系统设计软件，由 Altera 公司根据他们的可编程硬件产品 FPGA/CPLD 开发出来的集成设计平台，
该软件的功能有：逻辑电路设计、电路输入输出仿真、自动完成逻辑电路编程，并将编程代码 下载到 FPGA/CPLD 硬件中，实现了灵活的电路设计，就可获得可靠的，且满足设计要求的逻辑器件。
6、 保存文件，给文件命名为 nor2，存放在 NOR2-1 文件夹内，
10
2620762.doc
Writed by 汪原
（抱歉：把 nor2 设计项目放错了文件夹，来不及纠正了，希望同学们不犯这类差错） 7、 虽然保存了文件，若它没有处于当前项目中（看标题栏就可知），就不能进行逻辑综合，故
将该项目设置为当前项目，有两种方式去做，一是从菜单栏操作：File →Project →Set Project to Current File。二是用快捷键 。这样做了以后标题栏的路径会改变，将 nor2 设置成当前项目，点击 Compile 快捷键 进行编译：
注释：
FPGA —— Field Programmable Gate Array，现场可编程门阵列。
CPLD —— Complex Programmable Logic Device，复杂可编程逻辑器件。
Altera 公司的 FPGA/CPLD 有以下系列：Classic、ACEX1K、MAX5000、MAX7000、MAX9000、 FLEX6000、FLEX8000、FLEX10K、FLASHLogic 等。在 Maxplus II 的 Device 列表中包含了以上系列 的器件。
§2.1 工作主界面 §2.2 逻辑设计编辑区 §2.3 内附逻辑函数库 §2.4 工具栏 第三章 或非门 NOR 设计范例 §3.1 使用逻辑图设计 NOR
1
2620762.doc
§3.2 使用 VHDL 设计 NOR
Writed by 汪原
第一章 Maxplus II 的安装
一、Maxplus II V10.1 安装软件包括以下文件：
§3.1 使用逻辑图设计 NOR 1、 准备工作：在某个硬盘上添加一个新文件夹用于存放 NOR 项目设计文件，文件夹要用字母 命名，Maxplus II 不认识写汉字的文件夹，文件夹起名为 NOR2-1。 2、 新建一个逻辑图设计文件：
8
2620762.doc
Writed by 汪原
3、 从函数库 Symbol 里选定 prim，双击 prim 得到基本函数列表，再双击一个两输入的或非门， 这个或非门就粘贴在图编辑器里。
6
2620762.doc
Writed by 汪原
另外 Symbol Name 输入框中写入“and2”，也可获取逻辑函数，将其加入图编辑器中。
§2.4 工具栏
解释下列工具栏按键：
常用工具栏：
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 1—— 显示设计体系结构 2—— 底层引脚编辑 3—— 编译，又称逻辑综合 4—— 仿真 5—— 时间分析 6—— 下载 7—— 输入项目名
和图标
以激活编辑器。
另一种是从工作主界面的菜单栏，如图 1-1 所示，进入 Options（选择）下拉菜单，选取 License setup…，打开 License setup 对话框，如图 1-2 所示，由 Browse 找到 License 所在的路径，加入到 License File or Server Name 输入框中，点击 OK 即可。
2
2620762.doc
Writed by 汪原
图 1-1 Maxplus II 的工作主界面
图 1-2 License setup 对话框
3
2620762.doc
Writed by 汪原
第二章 介绍 Maxplus II
Maxplus II 的集成环境由工作主界面和设计编辑界面构成，通过主界面才能进入编辑界面。 §2.1 工作主界面
从工作主界面的主菜单、文件菜单和工具栏这三处都可进入编辑区。最快的是点击 进入编辑 器选择对话框，你可以从四种逻辑设计编辑器中选一个来做你的工作，本课程须掌握两种（1 和 3）。
—— 图编辑器，用于逻辑图设计，文件格式*.gdf。 —— 符号编辑器，可编辑或创建符号文件，文件格式*.sym。 —— 文本编辑器，用于多种硬件设计语言的逻辑电路设计。 —— 波形编辑器，多方面应用，即可用来设计电路，产生 *.wdf 文件，又可用来观察和输入仿真波形，文件格式*.scf。
17
2620762.doc
§3.2 使用 VHDL 设计 NOR 1、 新建一个文本设计文件，如图所示：
Writed by 汪原
2、 用 VHDL 设计两输入的或非门，程序如图，再将文件保存在另一个新建的文件夹 NOR2-2 中：
13
2620762.doc
Writed by 汪原
12、将设计好的逻辑电路输入端和输出端结点添加到波形编辑区，操作如下：Node →Enter Nodes from SNF…(从仿真网络文件进入测试结点) ，出现结点加载对话框 → 点击 List，将输入和输 出结点排列于 Avairable Nodes & Groups 待选框中，全选有效结点（背景蓝色）→ 点击=﹥加 载键，所选结点全部列入 Selected Nodes & Groups 选中框内，如图所示：
4、 又从 Symbol 库的 prim 中选取 input 和 output，也可以在对话框的 Symbol Name 中直接输入 input 和 output。点击 OK，就可以把输入和输出端加入图编辑区内。
9
2620762.doc
Writed by 汪原
5、 将图符排列合适，图符的复制有一个快捷的方法，就是选定某个图符，鼠标的箭头指在图符 里，按住 Ctrl 键不松，出现+号后拖动箭头，就获得另一同样的图符。还有输入和输出的引 脚要重新命名，结果如下：（注意：图符之间的淡蓝色轮廓线边缘可以重合，不可相错）
12
2620762.doc
Writed by 汪原
10、设定仿真时间区间，起点已默认为 0，终点时间操作如下：File →End Time…，一般 Time 输入 1.0us，点击 OK。
11、 设置输入波形的半周期间隔，操作如下：Options→Grid to Size…，一般 Grid Size 输 入 50.00ns，点击 OK。（Grid Size 指时间区间 1.0μs 内的最小分度间隔，可以自行设置）