单片机音乐彩灯设计说明
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
艺术彩灯控制系统设计
一.概述
1.1 艺术彩灯的设计背景及意义
彩灯是人们日常生活中的一种装饰用品,它美观大方,尤其在节日期间,倍增节日气氛。它蕴涵着丰富的文化底蕴,被广泛地应用于各种店面的装饰。变换无穷的彩灯样式,给城市增添活力,吸引着人们的注意力,深受人民的喜爱。在日常生活中,人们还将彩灯摆放成各种图案,增添美感。随着电子技术的发展,应用系统向着小型化、快速化、大容量、重量轻的方向发展。科学技术更加贴近人们的生活,向着满足人们需求的方向发展。节日彩灯的设计与制作工艺也一步一步的走向成熟。
1.2 系统设计功能概述
本设计是以AT89C51单片机为基础的音乐彩灯控制方案,来实现对LED彩灯的控制。以AT89C51单片机作为主控核心,通过汇编语言来控制单片机按下“开始”按键,8个LED灯从上到下开始循环点亮,按下“上”按键,灯由上向下流动,按下“下”按键,灯由下向上流动,按下“停止”按键,所有灯为暗。
二.彩灯设计容简要:
2.1彩灯设计任务:
以单片机为核心,设计一个节日音乐彩灯控制器。
2.2彩灯设计要求:
P1.2----开始,按此键则灯开始流动(由上而下)。P1.3----停止,按此键则停止流动,所有灯为暗。P1.4----上,按此键则灯由上向下流动。P1.5----下,按此键则灯由下向上流动。
2.3彩灯总体控制框图:
3.2 AT89C51单片机硬件结构:
AT89C51是一种带4K字节闪存可编程可擦除只读存储器(FPEROM—Flash Programmable and Erasable Read Only Memory)的单片机芯片,它采用静态CMOS 工艺制造8位微处理器,最高工作频率位24MHZ。AT89C5外形及引脚排列如图所示:
管脚说明:
RST:复位输入。当振荡器复位器件时,要保持RST脚两个机器周期的高电平时间。
P0口:P0口为一个8位漏级开路双向I/O口,每脚可吸收8TTL门电流。当P1口的管脚第一次写1时,被定义为高阻输入。P0能够用于外部程序数据存储器,它可以被定义为数据/地址的第八位。在FIASH编程时,P0 口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。
P1口:P1口是一个部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4TTL 门电流。P1口管脚写入1后,被部上拉为高,可用作输入,P1口被外部下拉为低电平时,将输出电流,这是由于部上拉的缘故。在FLASH编程和校验时,P1口作为第八位地址接收。
P2口:P2口为一个部上拉电阻的8位双向I/O口,P2口缓冲器可接收,输出4个TTL 门电流,当P2口被写“1”时,其管脚被部上拉电阻拉高,且作为输入。并因此作为输入时,P2口的管脚被外部拉低,将输出电流。这是由于部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时,P2口输出地址的高八位。在给出地址“1”时,它利用部上拉优势,当对外部八位地址数据存储器进行读写时,P2口输出其特殊功能寄存器的容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口:P3口管脚是8个带部上拉电阻的双向I/O口,可接收输出4个TTL门电流。当P3口写入“1”后,它们被部上拉为高电平,并用作输入。作为输入,由于外部下拉为低电平,P3口将输出电流(ILL)这是由于上拉的缘故。
ALE/PROG:当访问外部存储器时,地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间,此引脚用于输入编程脉冲。在平时,ALE端以不变的频率周期输出正脉冲信号,此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是:每当用作外部数据存储器时,将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时,ALE只有在执行MOVX,MOVC指令是ALE才起作用。另外,该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止,置位无效。
PSEN:外部程序存储器的选通信号。在由外部程序存储器取指期间,每个机器周期两次PSEN有效。但在访问外部数据存储器时,这两次有效的PSEN信号将不出现。
EA/VPP:当EA保持低电平时,则在此期间外部程序存储器
(0000H-FFFFH),不管是否有部程序存储器。注意加密方式1时,EA将部锁定为RESET;当EA端保持高电平时,此间部程序存储器。XTAL1和XTAL2:反向振荡放大器的输入及部时钟工作电路的输入。
3.3系统的硬件构成及功能描述:
控制系统硬件设计电路图如图所示:
四.系统的软件设计
ORG 0000H
AJMP MAIN
ORG 000BH
AJMP INT
ORG 0020H
MAIN: JNB P1.2,START ;判断按键P1.2(开始键)为0时转MAIN程序
JMP MAIN ;否则返回
START: MOV 50H,#HIGH TABLE10 ;开始(默认情况下上到下)
MOV 51H,#LOW TABLE10
ACALL BOFANG ;音乐播放初始设置
LJMP DOWNLIGHT
STOP: MOV P0,#0FFH ;停止
SETB P3.5
JNB P1.2,START
AJMP STOP
DOWN: MOV 50H,#HIGH TABLE10 ;上到下
MOV 51H,#LOW TABLE10
ACALL BOFANG ;音乐播放初始设置
DOWNLIGHT: MOV DPTR,#TABLE1 ;将TABLE1首地址赋数据指针 AJMP GETDATA
UP: MOV 50H,#HIGH TABLE10 ;下到上
MOV 51H,#LOW TABLE10
ACALL BOFANG ;音乐播放初始设置
UPLIGHT: MOV DPTR,#TABLE2 ;将TABLE2首地址赋数据指针
GETDATA: MOV R0,#08H