计算机系统组成与结构PPT第5章
合集下载
计算机一级PPT05计算机组成
答： 所以，阿花儿老师一共养了8000头猪，是个土豪。
7 内存大小的计算
【例1】：某存储器的地址范围为1000H~4FFFH，其寻址范 围是（ 16 ）KB？
实际存储空间
1B 1B 1B 1B … 1B 1B
地址
4FFFH 4FFEH 4FFDH 4FFCH …. 1001H 1000H
解： 存储空间数量：
(1)运算器(ALU) 运算器主要由算术逻辑单元和各种寄存器组成。主 要功能是执行数值运算的加、减、乘、除等算术运算和 执行与、或、非的逻辑运算。
1.1 五大基本硬件-CPU
(2)控制器 控制器是计算机的指挥中枢，用于控制计算机各个部 件按照指令的功能要求协同工作，负责全机控制。其基 本功能是从内存取指令、分析指令、执行指令和向其他 部件发出控制信号。 控制器的主要部件由程序计数器(PC) 、指令寄存器 (IR) 、指令译码器(ID) 、操作控制器(OC)组成。
工具：编译程序
解释程序
2 系统软件-程序设计语言
解释方式：口译 特点：边翻译边执行 不产生目标程序
6 硬盘大小的计算
磁盘空间大小的计算 磁盘的数据存储是按照扇区进行存储的，同时，存储
容量是硬盘的主要参数。目前机械硬盘存储容量已经超过 6TB，一般的计算机也会达到几百GB到几TB，存储容量的 公式为：
存储容量=盘面数 × 磁道数 × 扇区数 × 每个扇区容量 例如：一个机械硬盘有64个扇面，1600个磁道，1024个扇
4FFFH-1000H+1 = 4000H 转换成十进制： 4000H = 4*163 空间大小： 4*163/210 = 16KB
02软件系统
1 基本概念
► 软件
程序、程序运行所需要的数据及开发、使用和维护这些程序所需要的文档。
7 内存大小的计算
【例1】：某存储器的地址范围为1000H~4FFFH，其寻址范 围是（ 16 ）KB？
实际存储空间
1B 1B 1B 1B … 1B 1B
地址
4FFFH 4FFEH 4FFDH 4FFCH …. 1001H 1000H
解： 存储空间数量：
(1)运算器(ALU) 运算器主要由算术逻辑单元和各种寄存器组成。主 要功能是执行数值运算的加、减、乘、除等算术运算和 执行与、或、非的逻辑运算。
1.1 五大基本硬件-CPU
(2)控制器 控制器是计算机的指挥中枢，用于控制计算机各个部 件按照指令的功能要求协同工作，负责全机控制。其基 本功能是从内存取指令、分析指令、执行指令和向其他 部件发出控制信号。 控制器的主要部件由程序计数器(PC) 、指令寄存器 (IR) 、指令译码器(ID) 、操作控制器(OC)组成。
工具：编译程序
解释程序
2 系统软件-程序设计语言
解释方式：口译 特点：边翻译边执行 不产生目标程序
6 硬盘大小的计算
磁盘空间大小的计算 磁盘的数据存储是按照扇区进行存储的，同时，存储
容量是硬盘的主要参数。目前机械硬盘存储容量已经超过 6TB，一般的计算机也会达到几百GB到几TB，存储容量的 公式为：
存储容量=盘面数 × 磁道数 × 扇区数 × 每个扇区容量 例如：一个机械硬盘有64个扇面，1600个磁道，1024个扇
4FFFH-1000H+1 = 4000H 转换成十进制： 4000H = 4*163 空间大小： 4*163/210 = 16KB
02软件系统
1 基本概念
► 软件
程序、程序运行所需要的数据及开发、使用和维护这些程序所需要的文档。
计算机网络技术第5章网络层ppt课件
5.2.1 在节点交换机中查找转发表
1. 广域网中的主机地址结构
+ 分组往往要经过许多节点交换机的存储转发才到达目的地。 + 每一个节点交换机中都有一个转发表，里面存放了到达每一个
主机的路由。那么广域网中的主机越多，查找转发表就越费时 间。 + 在广域网中一般采用层次地址结构:前一部分表示该主机所连接 的分组交换机的编号，后一部分表示所连接的分组交换机的端 口号（或主机号）。
3. 数据报和虚电路优缺点分析
1）传输短报文时数据报服务有优势 + 若报文长度较短，在128个字节之内，可采用128个
字节为分组长度，则往往一次传送一个分组就可以 了。这样，用数据报既迅速又经济。若用虚电路， 为了传送一个分组而建立虚电路和释放虚电路就很 浪费网络资源。 2）虚电路服务减少数据流量的额外开销 + 在交换节点进行数据存储转发时，若使用数据报， 每个分组必须携带完整的地址信息。而使用虚电路 时，每个分组不需要携带完整的目的地址，而仅需 要有个很简单的虚电路号码的标志，这就使分组的 控制信息部分比特数减少，因而减少了额外开销。
完成虚电路服务过程的步骤：
(1) 虚电路的建立 所谓建立一条虚电路，实际上就是填写源节点与目的节
点之间沿途各节点的入口出口表。 (2) 数据传送 虚电路建立后，所有待发的数据分组均由此虚电路传送。
这样，在传输一个分组时，分组头部不需要填入目的节 点的完整地址，只要带上虚电路号就可以了。 (3) 虚电路的释放 当数据传输结束后，源主机发一呼叫清除分组给目的主 机，目的主机送回一清除确认分组给源主机。至此，该 虚电路就释放了，即从入口出口表中删去相应信息。
– 当网络发生拥挤时，数据报服务可以迅速为单 个分组选择流量较少的路径。
计算机系统结构PPT课件
流 水 线 周 期 主时 钟 周期
IF IS RF EX DF DS TC WB
IF IS RF EX DF DS TC WB IF IS RF EX DF DS TC WB IF IS RF EX DF DS TC WB IF IS RF EX DF DS TC WB
当前CPU周期
如果在LOAD指令之后的两条指令中， 任何一条指令要在它的EX流水级使 用这个数据，则指令流水线要暂停一 个时钟周期 采用顺序发射方式
把超标量与超流水线技术结合在一 起，就成为超标量超流水线处理机
5.5.1 指令执行时序 5.5.2 典型处理机结构
5.5.3 超标量超流水线处理机性能
5.5.4 三种指令级并行性处理机性能比较
5.5.1 指令执行时序
超标量超流水线处理机在一个时钟周 期内分时发射指令n次，每次同时发 射指令m条，每个时钟周期总共发射 指令m n条。
5.4 超流水线处理机
两种定义： 一个周期内能够分时发射多条指 令的处理机称为超流水线处理机 指令流水线有8个或更多功能段的 流水线处理机称为超流水线处理机 提高处理机性能的不同方法： 超标量处理机是通过增加硬件资 源为代价来换取处理机性能的 超流水线处理机则通过各硬件部 件充分重叠工作来提高处理机性能
关性允许，IBOX就把两条指令同时发 射给EBOX、ABOX和FBOX三个指令 执行部件中的两个。 指令流水线采用顺序发射乱序完成的控 制方式。在指令Cache中有一个转移 历史表，实现条件转移的动态预测。 在EBOX内还有多条专用数据通路， 可以把运算结果直接送到执行部件。 Alpha 21064处理机共有三条指令流水线 整数操作流水线和访问存储器流水线 分为7个流水段，其中，取指令和分
微型计算机原理与组成-第5章 储存系统
· 读取CMOS-SRAM中的设备配置，确 定硬件运行环境。
· 系统引导、启动。
· 基本的输入输出控制程序。 · 存储一些重要的数据参数。 · 部分机器还含有硬化的部分操作系统。
ROM-BIOS一般为几十KB的容量，并 有逐渐加大的趋势，常为掩膜式ROM。 目前高档PC机已采用快速擦写存储器， 使ROM BIOS 的功能由软盘软件支撑升级。
5.4.5 页式虚拟存储器 页式虚拟存储器中的基本信息传送单 位为定长的页。
5.4.6 段页式虚拟存储器简介
段式虚拟存储器和页式虚拟存储器各有 其优缺点，段页式管理综合了两者的优点， 将存储空间仍按程序的逻辑模块分成段， 以保证每个模块的独立性及便于用户公用； 每段又分成若干个页。 页面大小与实存页相同，虚存和实存之 间的信息调度以页为基本传送单位。
2．CMOS-RAM 用于记录设备配置参数，如内存容量， 显示器类型，软硬磁盘类型及时钟信息等。 CMOS-RAM采用CMOS工艺制成，功耗很 少。
3．ROM-BIOS
ROM-BIOS用于存放基本的输入输出 系统程序，是操作系统驻留在内存中的最 基本部分，其主要用于以下几个方面。
· 开机后的自检。检测对象涉及计算机 系统的各主要功能部件包括CPU、ROM、 RAM、系统接口电路和键盘、软、硬磁 盘等外设。
5.1.1存储器的分类
1. 按存储介质分 按存储介质可以将存储器分为三种：半 导体存储器、磁表面存储器和光存储器。
2. 按存取方式分
按照存储器的存取可方式分为随机存取 （读写）存储器、只读存储器、顺序存取存 储器和直接存取存储器等。
计算机组成原理第5章 中央处理器
19
第二节 一、指令执行分析 任何一条指令的执行都要经过读取指令、分析 指令和执行指令三个阶段。指令执行过程一般可分 为：1）取指令 2 3 4 5
20
图5.5
流水处理
21
二、 计算机的功能是执行程序。执行程序时，计算 机操作由一系列指令周期组成，每个周期执行一条 机器指令，而每个指令周期又由若干个机器周期组 成，一种通常的办法是分解成取指、取操作数、执 行和中断，只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式 计算机的基本任务是执行指令。执行一条指令 的过程是分为若干步来实现的，每一步对应某些微 操作。由于不同指令所对应的微操作及繁简程度大 不相同，因而每条指令和每个微操作所需的执行时 间也不相同，这就需要引入时序信号来对这些微操 作进行定时控制。时序控制方式，就是指微操作与 时序信号之间采取何种关系。按照同步或非同步的 关系，可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称 为指令周期。不同的指令，其功能不同，其指令周 期长短也就可以不同。在系统中，通常不为指令周 期设置时间标志信号，因而也不将其作为时序的一 级。时序信号通常划分为三级，即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号，各部件 按自身固有的速度工作，通过应答方式进行联络， 常见的应答信号有准备好（READY）或等待（ WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中，控制器的任务是决定在什么时间、 根据什么条件、发什么命令、做什么操作。因此， 产生微命令的基本依据是时间、指令代码、状态、 外部请求等。这些信息或作为逻辑变量，经组合逻 辑电路产生微命令序列；或形成相应的微程序地址， 通过执行微指令直接产生微命令序列。按照微命令 的产生方式，可将控制器分为组合逻辑控制器和微
西安电子科技大学_计算机组成原理第5章中央处理器_课件PPT
控制信号 指令译码 /控制器
F→IR
IR
总线B IR→B
设ALU的功能有： F = A + B (ADD)， F = A - B (SUB)， F = A + 1 (INC)， F = A - 1 (DEC)，
MAR F→MAR
ABUS
M
Read Write
DBUS
F→PC F→R0 F→R1
F→Rn-1
28
5了5条微指令I1～I5所发出的控制信号a～j。 设计微指令的控制字段，要求保持微指令本身的并 行性，需要最少的控制位数为______。
A. 6
B. 7
C. 8
D. 10
微指令
激活的控制信号
abcde f gh i j
I1 √
√√√
I2
√√
√√
I3
西安电子科技大学 计算机学院
计算机组成原理考研辅导
5 第 章 中央处理器
2021年9月3日 21:40:12
考研大纲
（一）CPU的功能和基本结构 （二）指令执行过程 （三）数据通路的功能和基本结构 （四）控制器的功能和工作原理
1. 硬布线控制器 2. 微程序控制器
微程序、微指令和微命令 微指令格式，微命令的编码方式 微地址的形成方式
水平型 垂直型 混合型
A1 A2 … An-1 An 判断测试字段 后续地址字段
操作控制
顺序控制
μOP 微操作码
Rd 目的地址
Rs 源地址
25
5.4 硬布线控制器和微程序控制器 二、微程序控制器 硬布线与微程序控制器的特点： 硬布线：速度快，不规整，修改及扩充困难 微程序：速度慢，规整，容易修改及扩充
计算机组装与维护ppt课件
第1章 计算机系统概述
1.3 计算机常用术语
1.3.1 专业术语
3．硬件常用术语 （1）AGP（accelerated graphics port） （2）CMOS（complementary metal oxide semiconductor） （3）断电自动重置（power failure resume） （4）温控芯片 （5）TOP TECH（thermal overheat protection technology） （6）超频
MD(建立目录)、CD(改变目录)等命令，以及对config.sys和Autoexec.bat文件的 了解，并运用Edit(编辑)命令来创建这两个文件。Windows系统的基本操作包 括对“我的计算机”、“资源管理器”及“控制面板”等的操作。 2.必备工具
组装计算机除需要一些电工学方面的知识。当出现了问题时，可以利用 简单的工具或仪表，如万用表判别问题，以便解决问题或替换器件。
第2章 主机
2.2.5 CPU性能测试
2）软件的使用 软件启动后，在弹出的对话
框的“CPU”选项卡中，软件会 自动测试计算机的CPU性能，并 在该选项卡中显示测试结果，用 户根据报告的详细信息（CPU的 性能指标）判定CPU的性能。如 图所示。
第2章 主机
2.3 内存 2.3.1 存储器的分类
第1章 计算机系统概述
1.3 计算机常用术语 1.3.1 专业术语
4.网络术语 （1）因特网（Internet） （2）局域网 （3）防火墙 （4）IP地址 （5）路由 （6）交换
第1章 计算机系统概述
1.3 计算机常用术语
1.3.2 常用单位
1．数据单位 由于电子元件在工作时只有开和关两种状态（分别表示0和1），因此计算机采
计算机体系结构第5章_并行处理技术
第5章 并行处理技术
3.累加和并行算法
对于累加和这样的递归操作，为了加快并行计算，常采用递归折叠方法。
一般而言，对于在P个处理单元上实现P个元素累加求和，需要折叠 log2 P 次，并行相加 log2 P 次，并行传送数据的次数根据各PE间互连网络的拓扑结构 不同而有很大差异。设加法1次所需的时间为t加，并行相加的总次数为n，数据 在两个相邻处理单元之间传送一次所需的时间为t传，并行传送数据的总次数为 x，则并行处理所需的总的时间为：nt加+ xt传 。
在设计互连网络时应考虑以下的四个特征： 1.通信工作方式 通信工作方式可分为同步和异步两种。 2.控制策略 控制策略分为集中和分散两种。 3.交换方式 交换方式分为线路交换和分组交换两种。 4.网络拓扑 网络拓扑分为静态和动态两种。
第5章 并行处理技术
5.3.2 互连函数的表示 互连函数----互连函数描述的是各处理单元之间或处理单元与共享主存
(1)若处理单元的个数P＜n2
第5章 并行处理技术
第5章 并行处理技术
下面分析这种并行算法的计算时间和通信时间。 ①计算时间 用Pij计算Cij时，需要对(n/m×n/m)阶子矩阵中的每个元素cij进行n次乘法 和n次加法 ，故Pij的运行时间为： n/m×n/m×n×(t乘+t加)=n3/m2×(t乘+t加)
(3)∵ t乘、t加和tw 均为一个指令周期，ts忽略不计，n=64，m=8 ∴ 整个矩阵乘算法所需的总的运行时间为： TP =n3/m2×(t乘+t加)+ 2(mts + n2/m×tw) =643/82×(1+1)+2(0+642/8×1) =9216(指令周期)
第5章 并行处理技术
计算机系统结构课件：第五章 并行处理技术
多机互连 多计算机系统
并行处理技术发展
时间重叠
先行控制 高速缓存
指令操作 宏流水线
异构型多处理机系 统
高级语言数据库处 理机
松散耦合系统、专用外 围处理机
功能专用化
计算机系统结构
Computer Architecture
第五章 并行处理机和多处理机
并行处理中需研究的课题：
（1）在处理机数目很多的情况下，要把任何一个问题分成足够多的并行 过程（即任务分配）非常困难，并且也不是所有问题都能做到这一点。
第五章 并行处理机和多处理机
时延（TC ）——机器各子系统间通信开销的时间量度。如：存贮时延 是处理机访问存贮器所需时间；同步时延是两台处理机互相同步所需的 时间。
通信时延问题：计算机中不同的时延是由机器内部系统结构，实现技术和 通信方式决定。系统结构和实现技术将会影响子系统间容许时延的选择。 可以用平衡粒度和时延的办法来求得较好的计算机系统性能。
分布存贮器阵列处理机结构
CU CUM
SC
I/O
D
接口
PEM0 PEM1
PE0
PE1
ICN
PEMN-1 PEN-1
计算机系统结构
Computer Architecture
第五章 并行处理机和多处理机
ILLIAC-IV 结构 （分布存贮器并行处理机结构）
•处理单元阵列
由64个结构完全相同的处理单元PEi 构成，每个处理单元PEi字长 64位，PEMi为隶属于PEi的局部存储器，每个存储器有2K字，全部 PEi由CU统一管理，PEi都有一根方式位线，用来向CU传送每个PEi 的方式寄存器D中的方式位，使CU能了解各PEi的状态是否活动，作 为控制它们工作的依据。
并行处理技术发展
时间重叠
先行控制 高速缓存
指令操作 宏流水线
异构型多处理机系 统
高级语言数据库处 理机
松散耦合系统、专用外 围处理机
功能专用化
计算机系统结构
Computer Architecture
第五章 并行处理机和多处理机
并行处理中需研究的课题：
（1）在处理机数目很多的情况下，要把任何一个问题分成足够多的并行 过程（即任务分配）非常困难，并且也不是所有问题都能做到这一点。
第五章 并行处理机和多处理机
时延（TC ）——机器各子系统间通信开销的时间量度。如：存贮时延 是处理机访问存贮器所需时间；同步时延是两台处理机互相同步所需的 时间。
通信时延问题：计算机中不同的时延是由机器内部系统结构，实现技术和 通信方式决定。系统结构和实现技术将会影响子系统间容许时延的选择。 可以用平衡粒度和时延的办法来求得较好的计算机系统性能。
分布存贮器阵列处理机结构
CU CUM
SC
I/O
D
接口
PEM0 PEM1
PE0
PE1
ICN
PEMN-1 PEN-1
计算机系统结构
Computer Architecture
第五章 并行处理机和多处理机
ILLIAC-IV 结构 （分布存贮器并行处理机结构）
•处理单元阵列
由64个结构完全相同的处理单元PEi 构成，每个处理单元PEi字长 64位，PEMi为隶属于PEi的局部存储器，每个存储器有2K字，全部 PEi由CU统一管理，PEi都有一根方式位线，用来向CU传送每个PEi 的方式寄存器D中的方式位，使CU能了解各PEi的状态是否活动，作 为控制它们工作的依据。
计算机组成原理第五章(白中英版)PPT课件
取出CLA指令
算术逻辑单元
ALU
累加器AC
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
+ 1
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
指令译码器
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
15
2
第5章 中央处理器 计算机组成原理
5.1 CPU的组成和功能 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 微程序设计技术 5.6 硬布线控制器 5.7 传统CPU
5.8 流水CPU 5.9 RISC CPU 5.10 多媒体CPU 5.11 CPU性能评价
3
5.1 CPU的功能和组成
30 000 006 31 40
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
16
5.2.3 ADD指令的指令周期
一个CPU周期 一个CPU周期 一个CPU周期
取指令 开始 PC+1
执行加 操作
取下条指 令PC+1
对指令 译码
送操作 数地址
取出操 作数
取指令阶段
执行指令阶段
17
取出并执行ADD指令
☼ 第一章 计算机系统概论 ☼ 第二章 运算方法和运算器 ☼ 第三章 存储系统 ☼ 第四章 指令系统 ☼ 第五章 中央处理器 ☼ 第六章 总线系统 ☼ 第七章 外围设备 ☼ 第八章 输入输出系统 ☼ 第九章 并行组织
计算机操作系统chap5设备管理PPT资料155页
15.12.2019
19
3、通道的类型
根据信息交换方式的不同，可把通道分成字节多路通 道、数组多路通道和选择通道三种。
（1）字节多路通道 通常都含有许多非分配型子通道，其数量可以从几十
到数百个，每一个子通道连接一台输入输出设备，这些 子通道按时间片轮转方式共享主通道。
字节多路通道 连接低速或中速 设备时，不会丢 失信息。
第5章 设备管理
设备管理是操作系统中最繁杂且与硬件关系最 密切的部分。通过本章学习，读者应该掌握以下 内容： 数据传输方式 中断技术 缓冲技术 设备分配技术 设备独立性 设备驱动
15.12.2019
1
5.1. I/O系统 5.2. I/O控制方式 5.3. 缓冲管理 5.4. I/O软件 5.5. 设备分配 5.6. 磁盘存储器的管理
15.12.2019
17
思考题一
什么是通道？ 通道有哪些类型？
15.12.2019
18
2、I/O通道概念
通道是一种硬件机构，又称I/O处理机。输入输 出通道是指专门负责输入输出工作的处理器。
它有自己的指令系统（包含数据传送指令和设 备控制指令），独立执行自己的通道程序来实现内 存与外设之间的数据传输，从而使系统获得CPU与 外设并行处理的能力。
15.12.2019
15
15.12.2019
16
5.1.3 I/O通道
1、通道的引入
为了提高计算机系统的运行效率，就要使CPU摆脱繁忙的 I/O事务，而配置专门处理I/O事务的机构——通道。
通道的引入是为了建立独立的I/O操作。它不仅要求数据 传送独立于CPU，而且要求I/O操作的组织、管理、结束等 也尽量独立，以保证CPU有更多的时间从事计算。这样就可 以实现CPU计算和I/O操作的并行工作。
计算机组成原理第五章(白中英版)PPT课件
指令周期 : CPU从内存取出一条指令并执行完这 条指令的时间总和 取指时间＋执行指令时间
CPU周期 : 又称机器周期（总线周期），CPU访问 内存所花的时间较长，因此用CPU从内存读取一条指 令字的所需的最短时间来定义
时钟周期 : 通常称为节拍脉冲或T周期。一个CPU 周期包含若干个时钟周期T
相互关系： 1个指令周期 = 若干个CPU周期 1个CPU周期 = 若20干21 T周期
2021
时序产生器 (3/4)
三、3级时序信号的关系 1、一台计算机机内的控制信号一般均由若干个周期
状态，若干个节拍电位及若干个时标脉冲这样3级 控制时序信号定时完成。 2、3级控制时序信号的宽度均成正整数倍同步关系。 周期状态之间，节拍电位之间，时标脉冲之间既 不容许有重叠交叉，又不容许有空白间隙，应该 是能一个接一个地准确连接，一个降落另一个升 起而准确切换的同步信号。
(2) 对指令进行译码，并产生相应的操作控制信号， 送往相应的部件，启动规定的动作；
(3) 指挥并控制CPU、内存与输入/输出（I/O）设 备之间数据流动的方向
• 运算器是数据加工处理部件，所进行的全部操作由 控制器发出的控制信号指挥
(1) (2)执行所有的逻辑运算，并进行逻辑测试
2021
CPU的基本模型
2021
5.1.1 CPU的功能
★ 指令控制
★ 操作控制 CPU产生每条指令所对应的操作信号，并把各种
操作信号送往相应的部件，从而控制这些部件按指令 的要求进行动作
★ 时间控制 对各种操作的实施时间进行定时
★ 数据加工 对数据进行算术运算和逻辑运算处理
2021
5.1.2 CPU的基本组成
• 控制器完成对整个计算机系统操作的协调与指挥。 (1) 控制机器从内存中取出一条指令，并指出下一条 指令在内存中的位置；
CPU周期 : 又称机器周期（总线周期），CPU访问 内存所花的时间较长，因此用CPU从内存读取一条指 令字的所需的最短时间来定义
时钟周期 : 通常称为节拍脉冲或T周期。一个CPU 周期包含若干个时钟周期T
相互关系： 1个指令周期 = 若干个CPU周期 1个CPU周期 = 若20干21 T周期
2021
时序产生器 (3/4)
三、3级时序信号的关系 1、一台计算机机内的控制信号一般均由若干个周期
状态，若干个节拍电位及若干个时标脉冲这样3级 控制时序信号定时完成。 2、3级控制时序信号的宽度均成正整数倍同步关系。 周期状态之间，节拍电位之间，时标脉冲之间既 不容许有重叠交叉，又不容许有空白间隙，应该 是能一个接一个地准确连接，一个降落另一个升 起而准确切换的同步信号。
(2) 对指令进行译码，并产生相应的操作控制信号， 送往相应的部件，启动规定的动作；
(3) 指挥并控制CPU、内存与输入/输出（I/O）设 备之间数据流动的方向
• 运算器是数据加工处理部件，所进行的全部操作由 控制器发出的控制信号指挥
(1) (2)执行所有的逻辑运算，并进行逻辑测试
2021
CPU的基本模型
2021
5.1.1 CPU的功能
★ 指令控制
★ 操作控制 CPU产生每条指令所对应的操作信号，并把各种
操作信号送往相应的部件，从而控制这些部件按指令 的要求进行动作
★ 时间控制 对各种操作的实施时间进行定时
★ 数据加工 对数据进行算术运算和逻辑运算处理
2021
5.1.2 CPU的基本组成
• 控制器完成对整个计算机系统操作的协调与指挥。 (1) 控制机器从内存中取出一条指令，并指出下一条 指令在内存中的位置；
计算机体系结构----第五章
采用先行控制方式时一个程序的执行情况：
指令地址 „„ k-i-1 k-i „„ k-1 k k+1 „„ k+j k+j+1 „„ k+j+n k+j+n+1 k+j+n+2 „„ k+j+n+m k+j+n+m+1 „„ 指令执行情况 已经执行完成的指令 在后行写数栈中等待把结果写到主存储器中的指令 正在指令执行部件中执行的指令 已经由指令分析器预处理完成，存放在先行操作栈中的 RR*型指令，指令所需要的操作数已经读到先行读数栈中 已经由指令分析器预处理完成， 存放在先行操作栈中， 指 令所需要的操作数还没有读到先行读数栈中 正在指令分析器中进行分析和预处理的指令 已经从主存储器中预取到先行指令缓冲栈中的指令 还没有进入处理机的指令
（2）先行操作栈 指令分析器对已经存放在先行指令缓冲栈里的指令进 行预处理，把处理之后的指令送入先行操作栈。 处于指令分析器和运算控制器之间，使指令分析器和 运算器能够各自独立工作。
对于无条件转移及条件转移指令等程序控制指令，一般在 指令分析器中就能直接执行 各种运算型指令、移位指令、数据传送指令等都要先处理 成RR型指令，送入先行操作栈 经过指令分析器预处理之后送到先行操作栈中等待运算器 执行的指令就都变成了统一格式的RR型指令 执行这种指令所需的操作数都存放在通用寄存器或先行读 数栈中
2.解决访存冲突的方法： (1)两个独立的存储器：指令存储器和数据存储器。 如果再规定，执行指令阶段产生的运算结果只写到 通用寄存器，则取指令、分析指令和执行指令就可 以同时进行。 许多高性能计算机具有独立的指令Cache和数据 Cache结构，称为哈佛结构。 (2)采用低位交叉存取方式： 这种方法不能根本解决冲突问题。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5-18
◆ 十进制移位:专门用于BCD表示.十进制移位与线性 十进制移位:专门用于BCD表示. BCD表示
移位很相似, 但它移动1 个数字或4 移位很相似 , 但它移动 1 个数字或 4 位 , 而不是移动1 而不是移动1位. 例如: 例如:X=1001 0111 十进制左移: 十进制左移:0111 0000 十进制右移: 十进制右移:0000 1001
◆ 算术移位:用于带符号数的移位. 算术移位:用于带符号数的移位.
运算规则:符号位在移位操作中保持不变,工作原理 运算规则:符号位在移位操作中保持不变, 与线性移位相似. 与线性移位相似. 例如: 例如: X=1011 算术左移: 算术左移:1110 算术右移: 算术右移:1101
计算机组成与结构
湖南大学计算机与通信学院
计算机组成与结构
湖南大学计算机与通信学院
5-24
5.2.2 简单系统的表示与实现
例如: 一个有4个 位触发器的系统 例如: 一个有 个1位触发器的系统
◆
用RTL代码表示传送 代码表示传送
(假设条件j,o,h和n是互斥的) 假设条件 , , 和 是互斥的 j: M←A o: A←Y h: R←M n: Y←R,M←R
计算机组成与结构
湖南大学计算机与通信学院
5-4
两种实现: 两种实现: 由直接连接实现 通过总线连接实现
X
计算机组成与结构
湖南大学计算机与通信学院
5-5
二,传送发生的条件 假定传送应发生在输入控制α为高时, 1. 假定传送应发生在输入控制α为高时, 则传送过程可以写为 IF α THEN X←Y
表示微操作和它们发生的条件: 2. 表示微操作和它们发生的条件: 条件:微操作 条件: 当所有冒号左边的条件满足时, 当所有冒号左边的条件满足时,执行微操作 (可以是多个)规定的数据传送. 可以是多个)规定的数据传送. 3. 上面的传送可以写为 α:X←Y
◆
是最高位, 是最低位. Qn-1是最高位,Q0是最低位.
SHL信号为高时 它将其中的数据左移一位. 信号为高时, ◆ 当SHL信号为高时,它将其中的数据左移一位. 输入S 移进最低位. ◆ 输入Sin移进最低位. 移位寄存器: 移位寄存器: SHL: Q←Q(nSHL: Q←Q(n-2:0),Sin
◆
计算机组成与结构
几种不同的方法实现
湖南大学计算机与通信学院 5-25
1.用直接连接实现系统的数据通路 .
◆ 用直接连接实现的该 用直接连接实现的该RTL代码的系统的数据通路 代码的系统的数据通路
计算机组成与结构
湖南大学计算机与通信学院
5-26
◆ 用直接连接实现该 用直接连接实现该RTL代码的系统的完整设计 代码的系统的完整设计
最后1位被丢弃,空位补入0 最后1位被丢弃,空位补入0值. 例如: 例如: X=1011 左移一位:0110 左移一位: 右移一位: 右移一位:0101
◆ 循环移位:将在线性移位中被丢弃的位循环回来 循环移位:
替代补入的0 替代补入的0值.
计算机组成与结构
湖南大学计算机与通信学院
5-17
例如: 例如: X=1011 循环左移: 循环左移:0111 循环右移: 循环右移:1101
数据从一个寄存器,存储器单元或者I/O设备 数据从一个寄存器,存储器单元或者I/O设备 I/O 到另一个的传送 执行算术或逻辑功能 修改已存储的值
计算机组成与结构
湖南大学计算机与通信学院
5-2
Байду номын сангаас
确定时序数字系统:确定正确的微操作传送及其条件. 确定时序数字系统:确定正确的微操作传送及其条件. (这些条件保证微操作按正确的顺序执行) 这些条件保证微操作按正确的顺序执行) 硬件描述语言( 硬件描述语言(hardware description language,HDL) , ) 电路分析和设计( 电路分析和设计(circuit analysis and design,CAD)软件 , )
计算机组成与结构
湖南大学计算机与通信学院
5-3
5.1 微操作和寄存器传送语言
设计时序数字系统: 设计时序数字系统: 首先用微操作表述系统的行为 设计硬件来匹配这些表述 一,微操作的格式 考虑有两个1 寄存器X 考虑有两个1位寄存器X和Y的一个数字系统. 的一个数字系统. 拷贝寄存器Y的内容到寄存器X中的微操作: 拷贝寄存器Y的内容到寄存器X中的微操作:X←Y (有时也可以表示为Y→X) 有时也可以表示为Y→X) Y→X
计算机组成与结构
湖南大学计算机与通信学院
例如:X←shl(X)和shl(X)是等价的. 例如:X←shl(X)和shl(X)是等价的. 是等价的 Y←shl(X) 两个寄存器均需指定
七,寄存器与存储器之间的数据传送 例如: M[55]←AC和AC←M[55 55]←AC 55] 例如: M[55]←AC和AC←M[55] 寄存器AC与存储器中55号单元之间的数据传送 寄存器AC与存储器中55号单元之间的数据传送 AC与存储器中55 更好的方法:把地址存入寄存器中,然后由寄存器提供 更好的方法:把地址存入寄存器中, 存储器的访问地址. 存储器的访问地址. (地址寄存器,标示为AR) 地址寄存器,标示为AR) AR AR←55 AR←55 M[AR]←AC或者AC←M[AR]( M←AC和AC←M) M[AR]←AC或者AC←M[AR]( M←AC和AC←M) 或者AC←M[AR]
计算机组成与结构
湖南大学计算机与通信学院 5-10
3.数字系统不能同时往同一寄存器中写入两个不同的值. 数字系统不能同时往同一寄存器中写入两个不同的值. 例如: 例如: 表示 α: X←Y, X←Y,X←Z 无效
四,传送常量的有效条件和微操作 α: β: X←0 X←1
实现这两个传送的三种不同方法: 实现这两个传送的三种不同方法: 通过两个传送通路装载数据来设置X的值. ◆ 通过两个传送通路装载数据来设置X的值. 装载数据与第一个完全相同, ◆ 装载数据与第一个完全相同,但它的数据直接由 信号β产生. 信号β产生. 为简化硬件可使用寄存器的清除输入功能. ◆ 为简化硬件可使用寄存器的清除输入功能.
计算机组成与结构
湖南大学计算机与通信学院 5-21
5.2 用RTL表示数字系统
5.2.1 数字元件表示
触发器) 一,第一个例子( D触发器) 第一个例子( 触发器 无清0输入端 输入端( 1. 无清 输入端(图(a)) ) 描述: 描述 用RTL描述: LD:Q←D :
(b)有清 有清0 D触发器:(a)无清0输入端 (b)有清0输入端 触发器:(a)无清0 无清
计算机组成与结构
湖南大学计算机与通信学院 5-22
有一同步清0输入端的D触发器( (b)) 2. 有一同步清0输入端的D触发器(图(b)) LD: LD: Q←D
CLR: Q←0 CLR: Q←0
◆ 当D,LD和CLR都等于1时,系统会失败. LD和CLR都等于 都等于1 系统会失败.
解决方法:改变条件使得两者互斥. 解决方法:改变条件使得两者互斥. CLR'LD: CLR LD: Q←D LD CLR: CLR: Q←0 LD: LD: Q←D LD'CLR: LD CLR: Q←0 CLR
计算机组成与结构
湖南大学计算机与通信学院
5-8
Q
D
数据传送α: X←Y,Y←Z的实现 数据传送α: X←Y,Y←Z的实现
计算机组成与结构
湖南大学计算机与通信学院
5-9
2.同时拷贝相同的数据到多个目的地. 同时拷贝相同的数据到多个目的地. 考虑 X←Y, α: X←Y,Z←Y
实现数据传送α: X←Y,Z←Y 实现数据传送α: X←Y,
计算机组成与结构
作
示 X←X + Y
例
X←X – Y 或 X←X + Y' + 1 X←X + 1 X←X–1 X←X ∧ Y 或 X←XY X←X ∨ Y X←X ⊕ Y X←/X 或 X←X'
湖南大学计算机与通信学院 5-16
2.移位微操作
◆ 线性移位:每一位的值依次向左(或右)移位. 线性移位:每一位的值依次向左(或右)移位.
X
计算机组成与结构
湖南大学计算机与通信学院
5-14
2.访问一个寄存器的某一位或位组. 访问一个寄存器的某一位或位组. 表示每一位: 表示每一位:如X3或Y2. 3.表示位组(用一个域表示) 表示位组(用一个域表示) 可以写成X( X(3 X(3 如X3,X2和X1可以写成X(3-1)或X(3:1) α: β: γ: (或 X(3 )←Y(2 X(3-1)←Y(2-0) X3←X2 X(3 )←X(2 X(2 X(3-0)←X(2-0),X3或X(2-0,3)
计算机组成与结构
湖南大学计算机与通信学院
5-6
4.具有控制信号的数据传送α X←Y的实现 4.具有控制信号的数据传送α:X←Y的实现 具有控制信号的数据传送 (a) 用直接通路 (b) 用总线
X
计算机组成与结构
湖南大学计算机与通信学院
5-7
三,提高系统性能的一种方法 同时执行两个或多个微操作. 同时执行两个或多个微操作. X←Y和 1.如果某系统在α= 1时执行X←Y和Y←Z的传 如果某系统在α= 时执行X←Y Y←Z的传 送,则这种情况可以表示成 α: 或者 α: Y←Z, Y←Z,X←Y X←Y, X←Y,Y←Z
计算机组成与结构
湖南大学计算机与通信学院
5-23
二,第二个例子(一个没有CLR输入端的JK触发器) 第二个例子(一个没有CLR输入端的JK触发器) CLR输入端的JK触发器 用RTL描述: RTL描述: 描述 J'K: Q←0 K Q←0 JK': Q←1 JK : Q←1 Q←Q' JK : Q←Q 三,最后一个例子(一个n位的移位寄存器) 最后一个例子(一个n位的移位寄存器)