分级存储体系的形成.ppt
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
在基于访问的局部性而实现的存储器层次体系中，如果 存储器的容量足够大、系统调度得当，可以获得较高的命中 率H。
评价存储体系的另一个更重要的指标是平均访问周期TA。 它是与命中率关系密切的最基本的存储体系的评价指标。
为简化问题，下边只考虑一个二级存储系统，它由存储器 M1和M2组成。设在执行或模拟一段有代表性的程序后，在 M1和M2中访问的次数分别为R1和R2，则M1的命中率为
通常r=5～10是比较合理的
2.3.2 虚拟存储器
电视机的屏幕很小，可是却能从中看到世界。原因是，人 们可以设法把世界一块一块地显示在屏幕上。
虚拟存储器与此相似，它是以存储器访问的局部性为基础， 建立在主-辅存体系上的存储管理技术。它的基本思想是通过 某种策略，把辅存中的信息一部分一部分地调入主存，以给 用户提供一个比实际主存容量大得多的地址空间来访问主存。
通常把能访问虚拟空间的指令地址码称为虚拟地址或逻辑 地址，而把实际主存的地址称物理地址或实存地址。物理地 址对应的存储容量称为主存容量或实存容量。
为协调程序的局部性和存储器区间管理，可以将存储器分 割成定长的块——页，以页为单位装入程序；也可以按程序 的模块大小将存储器分割成不定长的块——段；或者将页、 段结合。因而可以形成常用的页式、段式、段页式3种虚拟存 储器。
2.3.1 多级存储体系的建立
1. 实际的存储器制约因素是价格(每位成本)、容量和速 度。这3个基本指标是矛盾的。
合理地分配容量、速度和价格的有效措施是实现分级存储。 这是一种把几种存储技术结合起来，互相补充的折衷方案。 图2.2是典型的存储系统层次结构示意图（见下一页）。
这个层次结构有如下规律(从上到下)： · 价格依次降低； · 容量依次增加； · 访问时间依次增长； · CPU访问频度依次减小。
访问的局部性是存储系统层次结构技术可行性的基础。这 样，才有可能把计算机频繁访问的信息放在速度较高的存储 器中，而将不频繁访问的信息放在速度较低、价格也较低的 存储器中。
3. 命中率和访问周期 在层次结构的存储系统中，某一级的命中率是指对该级
存储器来说，要访问的信息正好在这一级中的概率，即命中 的访问次数与总访问次数之比。其中，最主要的是指CPU产生 的逻辑地址能在内存中访问到的概率。它同传送信息块的大 小、这一级存储器的容量、存储管理策略等因素有关。
提高存储器的带宽可以从以下几个方面入手： • 缩短存储周期 • 增加存储器字长，使每个周期可以访问更多的二进 制位 • 增加存储体，且同时访问两个以上的存储体。
(3) 容量
计算机存储器的容量是计算机存储信息的能力。 一个存储器的容量常用有多少个存储单元、每个单 元有多少位表示。如存储容量为4K×8，则表示能存 储4×1024个8位长的二进制数码。另外也可以用能 存储多少字节(每字节为8位二进制代码)表示，故前 例也可称容量为4KB。
2.3 分级存储体系的形成
2.3.1 对存储系统的性能要求 2.3.2 存储系统的分层结构 2.3.3 虚拟存储器 2.3.4 Cache-主存结构
2.3.1 对存储系统的性能要求 (1) 每位成本 每位成本即折合到每一位的存储器造价，是存储器
的主要经济指标。
(2) 存取速度和带宽
•存取时间分读出时间和写入时间
Hale Waihona Puke Baidu
联机存储
联机文件 可卸存储
2. 存储器访问的局部性 容量、速度、成本的折衷，迫使存储系统不得不从经济的 角度考虑采用分层结构，而存储器访问的局部性保证了分层 结构在技术上的可用性。
访问的局部性可分为时间上的局部性和空间上的局部性： • 时间上的局部性指的是当前正在使用的信息很可能是后面 立刻还要使用的信息，例如，程序循环和堆栈等操作中的信 息 • 空间上的局部性是指连续使用到的信息很可能在存储空间上 相邻或相近，例如，以顺序执行为主流的程序和数据(如数组)
使用这样的存储体系，从CPU看，存储速度接近于最上 层的，容量及成本却是接近最下层的，大大提高了系统的性 能价格比。
CPU芯片内 主机内
处理器 寄存器
高速缓冲存储器
主存储器 （SRAM,DRAM)
外部设备
辅助存储器 （磁盘存储器等）
大容量（海量）存储器 （光盘、磁带存储器）
图2.2 存储系统的层次结构
目前，主存容量急剧增加，如个人计算机的主存 已从几K字节增加到几M至几十M字节，但由于成本的 限制还不能充分满足程序的要求。也就是说，系统 程序、应用程序以及数据所需要的总存储空间一般 都超过主存容量，因而只能把当前要用到的或经常 要用到的部分放在主存中，而把其他暂不用或不常 用的部分放在低速、大容量的辅助存储器中作为后 援；当要用到它们时，再把它们从辅存调往主存。
•存取周期是指先读出一个单元的数据，随后又将一个 数据写入该存储地址单元操作所需的最小间隔时间
•存储器带宽是指每秒钟访问的二进制位的数目
当计算机进入集成电路时代后，CPU的速度明显提 高，CPU的速度约比存储器高了一个数量级。存储器能 否与CPU匹配工作？
为了解决存储器与CPU速度匹配的问题，现代计算 机要在主存与CPU之间增加一级或多级高速缓存Cache。
H＝R1/(R1+R2 ) CPU对整个存储系统的平均访问周期为:
TA＝H×TA1+(1-H) ×TA2;
如果把存储层次中相邻两级的访问周期比值叫做 r=TA2/TA1， 又规定存储层次的访问效率e=TA1/TA，可以得出 :
e＝TA1/TA=TA1/(H×TA1+(1-H) ×TA2)
=1/(H+(1-H)r) =1/(r+(1-r)H)
层次结构存储系统所追求的目标应是e越接近1越 好，也就是说，系统的平均访问周期越接近较快的 一级存储器的访问周期(TA1)越好。e是r和H的函数， 提高e可以从r和H两个方面入手。
(1) 提高H的值，即扩充最高一级存储器的容量。 但是这要付出很高的代价。
( 2 ) 降 低 r， 由 图 2 . 3 可 见 ， 当 r=100 时 ， 为 使 e>0.9，必须使H>0.998；而当r=2时，要得到同样的 e， 只 要 求 H>0.889。 可 见 在 层 次 结 构 存 储 系 统 中 ， 相邻两级存储器间的速度差异不可太大。
评价存储体系的另一个更重要的指标是平均访问周期TA。 它是与命中率关系密切的最基本的存储体系的评价指标。
为简化问题，下边只考虑一个二级存储系统，它由存储器 M1和M2组成。设在执行或模拟一段有代表性的程序后，在 M1和M2中访问的次数分别为R1和R2，则M1的命中率为
通常r=5～10是比较合理的
2.3.2 虚拟存储器
电视机的屏幕很小，可是却能从中看到世界。原因是，人 们可以设法把世界一块一块地显示在屏幕上。
虚拟存储器与此相似，它是以存储器访问的局部性为基础， 建立在主-辅存体系上的存储管理技术。它的基本思想是通过 某种策略，把辅存中的信息一部分一部分地调入主存，以给 用户提供一个比实际主存容量大得多的地址空间来访问主存。
通常把能访问虚拟空间的指令地址码称为虚拟地址或逻辑 地址，而把实际主存的地址称物理地址或实存地址。物理地 址对应的存储容量称为主存容量或实存容量。
为协调程序的局部性和存储器区间管理，可以将存储器分 割成定长的块——页，以页为单位装入程序；也可以按程序 的模块大小将存储器分割成不定长的块——段；或者将页、 段结合。因而可以形成常用的页式、段式、段页式3种虚拟存 储器。
2.3.1 多级存储体系的建立
1. 实际的存储器制约因素是价格(每位成本)、容量和速 度。这3个基本指标是矛盾的。
合理地分配容量、速度和价格的有效措施是实现分级存储。 这是一种把几种存储技术结合起来，互相补充的折衷方案。 图2.2是典型的存储系统层次结构示意图（见下一页）。
这个层次结构有如下规律(从上到下)： · 价格依次降低； · 容量依次增加； · 访问时间依次增长； · CPU访问频度依次减小。
访问的局部性是存储系统层次结构技术可行性的基础。这 样，才有可能把计算机频繁访问的信息放在速度较高的存储 器中，而将不频繁访问的信息放在速度较低、价格也较低的 存储器中。
3. 命中率和访问周期 在层次结构的存储系统中，某一级的命中率是指对该级
存储器来说，要访问的信息正好在这一级中的概率，即命中 的访问次数与总访问次数之比。其中，最主要的是指CPU产生 的逻辑地址能在内存中访问到的概率。它同传送信息块的大 小、这一级存储器的容量、存储管理策略等因素有关。
提高存储器的带宽可以从以下几个方面入手： • 缩短存储周期 • 增加存储器字长，使每个周期可以访问更多的二进 制位 • 增加存储体，且同时访问两个以上的存储体。
(3) 容量
计算机存储器的容量是计算机存储信息的能力。 一个存储器的容量常用有多少个存储单元、每个单 元有多少位表示。如存储容量为4K×8，则表示能存 储4×1024个8位长的二进制数码。另外也可以用能 存储多少字节(每字节为8位二进制代码)表示，故前 例也可称容量为4KB。
2.3 分级存储体系的形成
2.3.1 对存储系统的性能要求 2.3.2 存储系统的分层结构 2.3.3 虚拟存储器 2.3.4 Cache-主存结构
2.3.1 对存储系统的性能要求 (1) 每位成本 每位成本即折合到每一位的存储器造价，是存储器
的主要经济指标。
(2) 存取速度和带宽
•存取时间分读出时间和写入时间
Hale Waihona Puke Baidu
联机存储
联机文件 可卸存储
2. 存储器访问的局部性 容量、速度、成本的折衷，迫使存储系统不得不从经济的 角度考虑采用分层结构，而存储器访问的局部性保证了分层 结构在技术上的可用性。
访问的局部性可分为时间上的局部性和空间上的局部性： • 时间上的局部性指的是当前正在使用的信息很可能是后面 立刻还要使用的信息，例如，程序循环和堆栈等操作中的信 息 • 空间上的局部性是指连续使用到的信息很可能在存储空间上 相邻或相近，例如，以顺序执行为主流的程序和数据(如数组)
使用这样的存储体系，从CPU看，存储速度接近于最上 层的，容量及成本却是接近最下层的，大大提高了系统的性 能价格比。
CPU芯片内 主机内
处理器 寄存器
高速缓冲存储器
主存储器 （SRAM,DRAM)
外部设备
辅助存储器 （磁盘存储器等）
大容量（海量）存储器 （光盘、磁带存储器）
图2.2 存储系统的层次结构
目前，主存容量急剧增加，如个人计算机的主存 已从几K字节增加到几M至几十M字节，但由于成本的 限制还不能充分满足程序的要求。也就是说，系统 程序、应用程序以及数据所需要的总存储空间一般 都超过主存容量，因而只能把当前要用到的或经常 要用到的部分放在主存中，而把其他暂不用或不常 用的部分放在低速、大容量的辅助存储器中作为后 援；当要用到它们时，再把它们从辅存调往主存。
•存取周期是指先读出一个单元的数据，随后又将一个 数据写入该存储地址单元操作所需的最小间隔时间
•存储器带宽是指每秒钟访问的二进制位的数目
当计算机进入集成电路时代后，CPU的速度明显提 高，CPU的速度约比存储器高了一个数量级。存储器能 否与CPU匹配工作？
为了解决存储器与CPU速度匹配的问题，现代计算 机要在主存与CPU之间增加一级或多级高速缓存Cache。
H＝R1/(R1+R2 ) CPU对整个存储系统的平均访问周期为:
TA＝H×TA1+(1-H) ×TA2;
如果把存储层次中相邻两级的访问周期比值叫做 r=TA2/TA1， 又规定存储层次的访问效率e=TA1/TA，可以得出 :
e＝TA1/TA=TA1/(H×TA1+(1-H) ×TA2)
=1/(H+(1-H)r) =1/(r+(1-r)H)
层次结构存储系统所追求的目标应是e越接近1越 好，也就是说，系统的平均访问周期越接近较快的 一级存储器的访问周期(TA1)越好。e是r和H的函数， 提高e可以从r和H两个方面入手。
(1) 提高H的值，即扩充最高一级存储器的容量。 但是这要付出很高的代价。
( 2 ) 降 低 r， 由 图 2 . 3 可 见 ， 当 r=100 时 ， 为 使 e>0.9，必须使H>0.998；而当r=2时，要得到同样的 e， 只 要 求 H>0.889。 可 见 在 层 次 结 构 存 储 系 统 中 ， 相邻两级存储器间的速度差异不可太大。