分级存储体系的形成.ppt
合集下载
纪禄平-计算机组成原理(第4版)PPT 4.6-三级存储体系
※为解决CPU和主存速度不匹配而采用的一项 技术,使访问主存的平均速度接近于访问 Cache的速度。 ※由硬件系统实现,对用户透明。 ※已在CPU内集成,两级以上的Cache系统。
3/24
2. Cache的前提条件
※指令的执行具有局部性特征:
CPU从主存中取指令、数据,在一定时间内地址范围 常局限于主存的某个小区域。 因此可以将正在使用的部分(热点区指令和数据), 提前预取并存储到一个高速的、小容量的Cache中。
CPU访存 [技术效果]
CPU访问Cache
能使CPU读写指令、数据的速度大大提高。
4/24
3. 主存与Cache的地址映射
[说明] 主存↔Cache之间是以固定大小的数据块为单 位进行整体调度(交换); 基于下列条件,分析3种主存↔Cache映射: 存储器均按字节编址:1B/每个地址; 数据块大小:512B; Cache容量:8KB →分成16块(213/29) 主存容量大小:1MB →分成2048块(220/29)
A. 0 B. 2 C. 4
D.6
[解题分析]
Cache如何分组、分块? Cache分8组,每组2块,每块32B 主存如何分组、分块? 主存分若干组,每组又分成8块
129=10000001
(组内块序号100) 0…010000001
12/24
4.常用的替换算法
(1)最不经常使用(LFU, Least-Frequently Used) 将一段时间内被访问次数最少的那块从Cache中 置换出去。 (2)近期最久未使用(LRU, Least-Recently Used) 将近期内最久末被访问过的Cache块置换出去。 (3)随机替换 随机确定将哪块从Cache中替换出去。
3/24
2. Cache的前提条件
※指令的执行具有局部性特征:
CPU从主存中取指令、数据,在一定时间内地址范围 常局限于主存的某个小区域。 因此可以将正在使用的部分(热点区指令和数据), 提前预取并存储到一个高速的、小容量的Cache中。
CPU访存 [技术效果]
CPU访问Cache
能使CPU读写指令、数据的速度大大提高。
4/24
3. 主存与Cache的地址映射
[说明] 主存↔Cache之间是以固定大小的数据块为单 位进行整体调度(交换); 基于下列条件,分析3种主存↔Cache映射: 存储器均按字节编址:1B/每个地址; 数据块大小:512B; Cache容量:8KB →分成16块(213/29) 主存容量大小:1MB →分成2048块(220/29)
A. 0 B. 2 C. 4
D.6
[解题分析]
Cache如何分组、分块? Cache分8组,每组2块,每块32B 主存如何分组、分块? 主存分若干组,每组又分成8块
129=10000001
(组内块序号100) 0…010000001
12/24
4.常用的替换算法
(1)最不经常使用(LFU, Least-Frequently Used) 将一段时间内被访问次数最少的那块从Cache中 置换出去。 (2)近期最久未使用(LRU, Least-Recently Used) 将近期内最久末被访问过的Cache块置换出去。 (3)随机替换 随机确定将哪块从Cache中替换出去。
计算机组成原理第三章多层次的存储器ppt文档
磁盘片表面称为记录面。记录面上一 系列同心圆称为磁道。每个盘片表面 通常有几百到几千个磁道,每个磁道 又分为若干个扇区,从图中看出,外 面扇区比里面扇区面积要大。磁盘上 的这种磁道和扇区的排列称为格式。
磁盘地址由记录面号、磁道号、扇区号
三部分组成。为进行读写操作,要求 定出磁道的起始位置,称为“索引”, 索引标志在传感器检索下可产生脉冲 信号,再通过磁盘控制器处理,便可 定出磁道起始位置。磁盘读写操作以 扇区为单位一位一位串行进行,每个 扇区记录一个数据块。
3
磁表面存储器的读写原理
➢ 写操作:当写线圈中通过一定 方向的脉冲电流时,铁芯内就 产生一定方向的磁通。
➢ 读操作:当磁头经过载磁体的 磁化元时,由于磁头铁芯是良 好的导磁材料,磁化元的磁力 线很容易通过磁头而形成闭合 磁通回路。不同极性的磁化元 在铁芯里的方向是不同的。
4
磁盘结构
盘片的上下两面都能记录信息,通常把
/秒做度量单位。存取周期500ns,每个存取周期可访问16位,带宽是 16/(500*10-9)=32*106位/秒
11
3.2 SRAM存储器
3.2.1 基本的静态存储元阵列 3.2.2 基本的SRAM逻辑结构 3.2.3 读/写周期波形图
12
3.2 SRAM存储器
主存(内部存储器)是半导体存储器。根据信 息存储的机理不同可以分为两类:
存取时间又称存储器访问时间:指一次读操作命令发出到该操作完成 ,将数据读出到数据总线上所经历的时间。通常取写操作时间等于读 操作时间,故称为存储器存取时间。
存储周期:指连续启动两次读操作所需间隔的最小时间。通常,存储 周期略大于存取时间,其时间单位为ns。
存取周期=存取时间+恢复时间 存储器带宽:单位时间里存储器所存取的信息量,通常以位/秒或字节
磁盘地址由记录面号、磁道号、扇区号
三部分组成。为进行读写操作,要求 定出磁道的起始位置,称为“索引”, 索引标志在传感器检索下可产生脉冲 信号,再通过磁盘控制器处理,便可 定出磁道起始位置。磁盘读写操作以 扇区为单位一位一位串行进行,每个 扇区记录一个数据块。
3
磁表面存储器的读写原理
➢ 写操作:当写线圈中通过一定 方向的脉冲电流时,铁芯内就 产生一定方向的磁通。
➢ 读操作:当磁头经过载磁体的 磁化元时,由于磁头铁芯是良 好的导磁材料,磁化元的磁力 线很容易通过磁头而形成闭合 磁通回路。不同极性的磁化元 在铁芯里的方向是不同的。
4
磁盘结构
盘片的上下两面都能记录信息,通常把
/秒做度量单位。存取周期500ns,每个存取周期可访问16位,带宽是 16/(500*10-9)=32*106位/秒
11
3.2 SRAM存储器
3.2.1 基本的静态存储元阵列 3.2.2 基本的SRAM逻辑结构 3.2.3 读/写周期波形图
12
3.2 SRAM存储器
主存(内部存储器)是半导体存储器。根据信 息存储的机理不同可以分为两类:
存取时间又称存储器访问时间:指一次读操作命令发出到该操作完成 ,将数据读出到数据总线上所经历的时间。通常取写操作时间等于读 操作时间,故称为存储器存取时间。
存储周期:指连续启动两次读操作所需间隔的最小时间。通常,存储 周期略大于存取时间,其时间单位为ns。
存取周期=存取时间+恢复时间 存储器带宽:单位时间里存储器所存取的信息量,通常以位/秒或字节
存储器层次结构课件
优化成本:通过降低存储器的成 本来提高系统的性价比。例如, 使用更便宜的存储元件、优化设
计和批量生产等。
04 存储器层次结构性能评估 与优化方法
存储器层次结构性能评估指标
01
02
03
04
读取命中率
评估层次结构在读取操作中的 性能,衡量从存储器中获取所
需数据的速度和效率。
带宽
评估层次结构在数据传输方面 的性能,包括每秒传输的字节 数和每秒进行的操作次数。
存储器层次结构特点:存储器层次结构具有以下特点:1)访问速度逐层递减, 价格逐层递增;2)离CPU越近的存储器访问速度越快,价格也越高;3)离CPU 越远的存储器访问速度越慢,价格也越低。
存储器层次结构原理及应用
存储器层次结构应用场景- 嵌入式系统
服务器和数据中心:在服务器和数据中心中,由于需要处理大量的数据 和要求,通常采用较大的存储器层次结构,如主存储器、辅助存储器和
磁盘优化
采用更高效的磁盘技术 ,如SSD、HDD等,提 高磁盘I/O性能和存储容
量。
系统优化
通过优化操作系统、文 件系统和网络协议等,
提高整体系统性能。
存储器层次结构性能提升策略
负载均衡
通过公道分配负载,避免系统 过载或空载,提高整体性能。
缓存预热
在程序运行前,将热点数据提 前加载到缓存中,提高读取命 中率。
散布式文件系统等。
个人计算机:在个人计算机中,由于需要处理多种任务和应用程序,通 常采用适中的存储器层次结构,如高速缓存、主存储器和硬盘驱动器等 。
存储器层次结构原理及应用
存储器层次结构优化策略- 优化 访问速度
优化容量:通过增加存储容量来 满足不断增长的数据需求。例如 ,使用更大容量的硬盘驱动器、 内存模块和散布式文件系统等。
计算机系统结构 存储层次 5.存储器的层次结构 PPT
弥补主存容量的不主存与cpu的速度差距51存储器的层次结构会计制度设计的设计主存辅存层次存储层次cpu对第二级的访问方式比较项目存储管理实现访问速度的比值第一级和第二级典型的块页大小失效时cpu是否切换cache主存层次主存辅存层次为了弥补主存速度的不足为了弥补主存容量的不足主要由专用硬件实现主要由软件实现几比一几百比一几十个字节几百到几千个字节可直接访问均通过第一级不切换切换到其他进程cache主存与主存辅存层次的区别51存储器的层次结构
或 TA=TA1+F TM TA1 ── 命中时间 TM ── 失效开销
会计制度设计的设计
大家有疑问的,可以询问和交流
可以互相讨论下,但要小声点
5.1 存储器的层次结构
5.1.3 “Cache-主存”和“主存-辅存” 层次
1. 从主存的角度来看 “Cache-主存”层次:弥补主存速度的不
足 2.““主C存ac-he辅-存主”存层”次层:次 弥补主存容量的不足
◆ 主存与CPU的速度差距
会计制度设计的设计
◆ “Cache - 主存”层次
3. “主存-辅存”层次
5.1 存储器的层次结构
“Cache-主存”与“主存-辅存”层次的区
别
存储层次
比较项目
“Cache -主存”层次
“主存-辅存”层次
目的
为了弥补主存速度的不足 为了弥补主存容量的不足
存储管理实现
1. 每位价格C
C= ───CC─12SSS─112++ S率 H 和失效率 F H=N1/(N1+N2)
N1 ── 访问M1的次数 N2 ── 访问M2的次数 失效率 F=1-H
会计制度设计的设计
3. 平均访问时间 TA TA=TA1+(1-H )TM
或 TA=TA1+F TM TA1 ── 命中时间 TM ── 失效开销
会计制度设计的设计
大家有疑问的,可以询问和交流
可以互相讨论下,但要小声点
5.1 存储器的层次结构
5.1.3 “Cache-主存”和“主存-辅存” 层次
1. 从主存的角度来看 “Cache-主存”层次:弥补主存速度的不
足 2.““主C存ac-he辅-存主”存层”次层:次 弥补主存容量的不足
◆ 主存与CPU的速度差距
会计制度设计的设计
◆ “Cache - 主存”层次
3. “主存-辅存”层次
5.1 存储器的层次结构
“Cache-主存”与“主存-辅存”层次的区
别
存储层次
比较项目
“Cache -主存”层次
“主存-辅存”层次
目的
为了弥补主存速度的不足 为了弥补主存容量的不足
存储管理实现
1. 每位价格C
C= ───CC─12SSS─112++ S率 H 和失效率 F H=N1/(N1+N2)
N1 ── 访问M1的次数 N2 ── 访问M2的次数 失效率 F=1-H
会计制度设计的设计
3. 平均访问时间 TA TA=TA1+(1-H )TM
第3章存储器层次结构2PPT课件
储 器
EEPROM
Flash Memory
高速缓冲存储器(Cache)
辅助存储器
磁盘、磁带、光盘、磁盘阵列、 网络存储系统等
二、存储器的层次结构
1. 对存储器的要求:容量大、速度快、成本低 2. 存储器三个主要特性的关系
速度 容量 价格/位
快小高
寄存器
CPU CPU
主 机
缓存
主存
磁盘 光盘 磁带
辅 存
二、存储器的层次结构
三级存储架构:高速缓存,主存储器,辅存存储器 目标:主存储器为核心,缓存(cache)速度,辅存容量
存储器
作用
性能 种类
cache 主存 辅存
存储当前经常使用的程 序和数据
高速存取指令和数据
速度快 容量小
半导体
存放当前使用的程序和 数据,能和cache交换
数据和指令
中间
半导体
存放大量的后备程序和 容量大
从CPU看,速度接近cache的速度,容量是主存的容量, 价格接近主存价格。
由于cache存储系统全部用硬件来调度,因此它对系统 程序员和应用程序员都是透明的。
10ns
20ns
200ns
二、存储器的层次结构
虚拟存储系统是为解决主存容量不足而提出来的。在 主存和辅存之间,增加辅助的软硬件,让它们构成一 个整体。
慢大低
二、存储器的层次结构
2. 目前存储器的特点:
速度快的存储器价格贵,容量小; 速度慢的存储器价格低,容量大;
3. 存储器的设计思路:
① 为了解决存储容量、存取速度和价格之间的矛盾,在计 算机存储器系统设计时,应当在三个方面作折中考虑。
② 把各种不同速度、容量、价格的存储器,按一定的体系 结构组织起来,形成一个统一整体的存储系统。
ch3.存储器及存储体系.ppt
存放软件
存放微程序 存放特殊编码
掩模只读存储器MROM 一次性编程只读存储器PROM 可改写的只读存储器EPROM 电可改写只读存储器EEPROM和闪存
17
3.3.1 掩模只读存储器MROM
由生产厂生产的存有固定信息的ROM,用户只能选用而无法修改原存的信
息或者芯片制造厂商可根据用户提供的信息,设计相应的光刻掩模来成批生
工作原理:
•写入操作 •存储状态 •读出操作
4.2v D
Vcc
D
1.4v
R A 截止
T0
ቤተ መጻሕፍቲ ባይዱ
R B 导通
T1
字线W 3.6v
9
3.2.2 半导体基本存储单元及其工作原理(续)
(2)动态MOS存储单元工作原
理
字线W
存储原理:动态MOS存储单元 靠电容存储信息,若电 容充有电荷表示存储1, 电容放电则表示存储0。
存储器速度
•存取时间:从存储器读取一次信息(或写入一次信息)所需要的时间 •存储周期:存储器进行一次完整的读写操作所需的全部时间 •存储器带宽:单位时间内存储器可读写的字节数
存储器可靠性
破坏读出、信息易失、断电丢失
价格(成本)
对存储器的基本要求是:大容量、高速度、高可靠性和低成本
6
3.2 半导体存储元件
准同步方式:CPU以节拍周期为单位与内存同步 CPU完全根据自身的操作需要确定自己的工作周期, 存储器有自己固有的读写周期,两者完全独立
23
3.4.2 存储芯片的工作时序
(1)静态随机存储器SRAM的工作时序:
读周期时序
写周期时序
Addr
读周期
Addr
写周期
存放微程序 存放特殊编码
掩模只读存储器MROM 一次性编程只读存储器PROM 可改写的只读存储器EPROM 电可改写只读存储器EEPROM和闪存
17
3.3.1 掩模只读存储器MROM
由生产厂生产的存有固定信息的ROM,用户只能选用而无法修改原存的信
息或者芯片制造厂商可根据用户提供的信息,设计相应的光刻掩模来成批生
工作原理:
•写入操作 •存储状态 •读出操作
4.2v D
Vcc
D
1.4v
R A 截止
T0
ቤተ መጻሕፍቲ ባይዱ
R B 导通
T1
字线W 3.6v
9
3.2.2 半导体基本存储单元及其工作原理(续)
(2)动态MOS存储单元工作原
理
字线W
存储原理:动态MOS存储单元 靠电容存储信息,若电 容充有电荷表示存储1, 电容放电则表示存储0。
存储器速度
•存取时间:从存储器读取一次信息(或写入一次信息)所需要的时间 •存储周期:存储器进行一次完整的读写操作所需的全部时间 •存储器带宽:单位时间内存储器可读写的字节数
存储器可靠性
破坏读出、信息易失、断电丢失
价格(成本)
对存储器的基本要求是:大容量、高速度、高可靠性和低成本
6
3.2 半导体存储元件
准同步方式:CPU以节拍周期为单位与内存同步 CPU完全根据自身的操作需要确定自己的工作周期, 存储器有自己固有的读写周期,两者完全独立
23
3.4.2 存储芯片的工作时序
(1)静态随机存储器SRAM的工作时序:
读周期时序
写周期时序
Addr
读周期
Addr
写周期
最新存储器的层次结构课件PPT课件
2
28KB 16KB
01
J1
3
44KB 32KB
0
4
76KB 64KB
01
J2
5
140KB 116KB
0
0000 20KB 28KB 44KB 76KB 140KB
256KB
OS
8KB 作业J116需KB14KB
32KB 作业J624需KB60KB
116KB
物理内存
存储管理:连续分配
3.多道可变分区管理(概念) 内存地址
76KB
140KB
OS
8KB 作业116需K1B4KB
32KB
作业624需K6B0KB
116KB
256KB 分区大小不等
存储管理:连续分配
2.多道固定分区管理(续)
•需建立固定分区说明 表•内零头(碎片)问题
作业J1 14KB 作业J2 60KB
分区号 起始地址 长度
状态 作业名
1
20KB
8KB
0
存储器的层次结构
CPU Cache
512KB~8MB 400GB/S
RAM DISK
1~8GB 12GB/S
500GB 200MB/S
存储器管理的功能
内存的分配和回收
– 记录内存使用情况 – 存储的按需分配 – 存储的回收
内存容量的“扩充” 地址转换
– 常采用动态重定位,需要硬件支持
方案一:设置两张存储管理表
0000 20KB
大 位 状态 小置
14K 20K 已分
空表 目
60K 64K 已分 60K 124 已分 20K 34K 已分
已分分区表U空B表T
大 位 状态 小置
计算机存储器的层次结构ppt课件
2. 便于程序和数据的共享。由于程序段是按功能来划分的,如子程序段、 数据段、表格段等。每个程序段有比较完整的功能,因此,被共享的 可能性很大。
3. 程序的动态链接和调试比较容易。由于每个程序段都是一组有独立意 义的数据块或具有完整功能的程序段,因此,在程序运行过程中,可 以根据需要一次就把一个程序段或数据块都装入到主存储器中,并且 在装入时才实行动态链接。
8
页式虚拟存储器的优点是:
1. 主存储器的利用率比较高。每个用户程序只有不到一页(平均为半页) 的浪费,与段式虚拟存储器每两个程序段之间都有浪费相比要节省许多。
2. 页表相对比较简单。它需要保存的字段数比较少,一些关键字段的长度 要短许多,因此,节省了页表的存储器容量。
3. 地址映象和变换的速度比较快。在把用户程序装入到主存储器的过程中 ,只要建立用户程序的虚页号与主存储器的实页号之间的对应关系即可 不必使用整个主存的地址长度,也不必考虑页号的长度等。
每段使用独立的逻辑地址空间,即都从0开始计算地址。 段式管理方法的主要缺点是各段长短不一,调进调出之后容易形成 大量不规则的零碎空间。 段式管理方法的虚实变换算法是查段表(P150)。
4
0
主程序(0段)
1K
0
1段
500
0
2段
200
0
3段
200
程序空间
段号 0 1 2 3
段长 1K 500 200 200
起始地址 8K 16K 9K 30K
段表
段式虚拟存储器的地址映象
0 8K 9K 16K
30K 主存储器
5
段式虚拟存储器的优点如下:
1. 程序的模块性能好。对于大程序,可以划分成多个程 序段,每个程序 段赋予不同的名字,由多个程序员并行编写,分别编译和调试。由于 各个程序段在功能上是相互独立的,因此,一个程序段的修改和增删 等不会影响其他程序段,从而可以缩短程序的编制和调试时间。
3. 程序的动态链接和调试比较容易。由于每个程序段都是一组有独立意 义的数据块或具有完整功能的程序段,因此,在程序运行过程中,可 以根据需要一次就把一个程序段或数据块都装入到主存储器中,并且 在装入时才实行动态链接。
8
页式虚拟存储器的优点是:
1. 主存储器的利用率比较高。每个用户程序只有不到一页(平均为半页) 的浪费,与段式虚拟存储器每两个程序段之间都有浪费相比要节省许多。
2. 页表相对比较简单。它需要保存的字段数比较少,一些关键字段的长度 要短许多,因此,节省了页表的存储器容量。
3. 地址映象和变换的速度比较快。在把用户程序装入到主存储器的过程中 ,只要建立用户程序的虚页号与主存储器的实页号之间的对应关系即可 不必使用整个主存的地址长度,也不必考虑页号的长度等。
每段使用独立的逻辑地址空间,即都从0开始计算地址。 段式管理方法的主要缺点是各段长短不一,调进调出之后容易形成 大量不规则的零碎空间。 段式管理方法的虚实变换算法是查段表(P150)。
4
0
主程序(0段)
1K
0
1段
500
0
2段
200
0
3段
200
程序空间
段号 0 1 2 3
段长 1K 500 200 200
起始地址 8K 16K 9K 30K
段表
段式虚拟存储器的地址映象
0 8K 9K 16K
30K 主存储器
5
段式虚拟存储器的优点如下:
1. 程序的模块性能好。对于大程序,可以划分成多个程 序段,每个程序 段赋予不同的名字,由多个程序员并行编写,分别编译和调试。由于 各个程序段在功能上是相互独立的,因此,一个程序段的修改和增删 等不会影响其他程序段,从而可以缩短程序的编制和调试时间。
计算机存储器的层次结构ppt课件
2020/4/16
计算机系统结构
14
3.3.2 直接相联(P176)
直接相联是一种最强的约束关系,规定每个虚页只对应唯一实页。为便 于虚实变换,用求模运算作为变换关系式:将虚页号对实页总数求模得到实 页号。实现简单,二进制中,任何数X对2的整次幂n求模等价于截取X的最低 log2n位。
• 例 已知虚页号 = 7,实页总数 = 4,用直接相联求实页号。 解:可用十进制形式求:7 mod 4 = 3; 也可用二进制形式求:由于n = 4,所以log2n = 2, 取7的二进制形式111B的最低2位,得11B,即3。
2020/4/16
计算机系统结构
6
段式虚拟存储器的缺点:
1. 地址变换所花费的时间比较长。从多用户虚地址变换到主存实地址需 要查两次,做两次加法运算。
2. 主存储器的利用率往往比较低。由于每个程序段的长度不同的,一个 程序段通常要装在一个连续的主存空间中,程序段在主存储器中不断 地调入调出,有些程序段在执行过程中还要动态增加长度,从而使得 主存储器中有很多的空隙存在。当然,也可以采用一些好的算法来减 少空隙的数量,或者通过定时运行回收程序来合并着这些空隙,但这 无疑增加了系统的开销。
2020/4/16
计算机系统结构
8
页式虚拟存储器的优点是:
1. 主存储器的利用率比较高。每个用户程序只有不到一页(平均为半页) 的浪费,与段式虚拟存储器每两个程序段之间都有浪费相比要节省许多。
2. 页表相对比较简单。它需要保存的字段数比较少,一些关键字段的长度 要短许多,因此,节省了页表的存储器容量。
计算机系统结构
12
4种常见的地址映象方式
3.3.1 全相联(P174)
全相联就是无约束对应,或者说是一个完全关系,意思就是一个虚页 可以调入任何一个实页。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
目前,主存容量急剧增加,如个人计算机的主存 已从几K字节增加到几M至几十M字节,但由于成本的 限制还不能充分满足程序的要求。也就是说,系统 程序、应用程序以及数据所需要的总存储空间一般 都超过主存容量,因而只能把当前要用到的或经常 要用到的部分放在主存中,而把其他暂不用或不常 用的部分放在低速、大容量的辅助存储器中作为后 援;当要用到它们时,再把它们从辅存调往主存。
通常把能访问虚拟空间的指令地址码称为虚拟地址或逻辑 地址,而把实际主存的地址称物理地址或实存地址。物理地 址对应的存储容量称为主存容量或实存容量。
为协调程序的局部性和存储器区间管理,可以将存储器分 割成定长的块——页,以页为单位装入程序;也可以按程序 的模块大小将存储器分割成不定长的块——段;或者将页、 段结合。因而可以形成常用的页式、段式、段页式3种虚拟存 储器。
访问的局部性是存储系统层次结构技术可行性的基础。这 样,才有可能把计算机频繁访问的信息放在速度较高的存储 器中,而将不频繁访问的信息放在速度较低、价格也较低的 存储器中。
3. 命中率和访问周期 在层次结构的存储系统中,某一级的命中率是指对该级
存储器来说,要访问的信息正好在这一级中的概率,即命中 的访问次数与总访问次数之比。其中,最主要的是指CPU产生 的逻辑地址能在内存中访问到的概率。它同传送信息块的大 小、这一级存储器的容量、存储管理策略等因素有关。
提高存储器的带宽可以从以下几个方面入手: • 缩短存储周期 • 增加存储器字长,使每个周期可以访问更多的二进 制位 • 增加存储体,且同时访问两个以上的存储体。
(3) 容量
计算机存储器的容量是计算机存储信息的能力。 一个存储器的容量常用有多少个存储单元、每个单 元有多少位表示。如存储容量为4K×8,则表示能存 储4×1024个8位长的二进制数码。另外也可以用能 存储多少字节(每字节为8位二进制代码)表示,故前 例也可称容量为4KB。
在基于访问的局部性而实现的存储器层次体系中,如果 存储器的容量足够大、系统调度得当,可以获得较高的命中 率H。
评价存储体系的另一个更重要的指标是平均访问周期TA。 它是与命中率关系密切的最基本的存储体系的评价指标。
为简化问题,下边只考虑一个二级存储系统,它由存储器 M1和M2组成。设在执行或模拟一段有代表性的程序后,在 M1和M2中访问的次数分别为R1和R2,则M1的命中率为
•存取周期是指先读出一个单元的数据,随后又将一个 数据写入该存储地址单元操作所需的最小间隔时间
•存储器带宽是指每秒钟访问的二进制位的数目
当计算机进入集成电路时代后,CPU的速度明显提 高,CPU的速度约比存储器高了一个数量级。存储器能 否与CPU匹配工作?
为了解决存储器与CPU速度匹配的问题,现代计算 机要在主存与CPU之间增加一级或多级高速缓存Cache。
联机存储
联机文件 可卸存储
2. 存储器访问的局部性 容量、速度、成本的折衷,迫使存储系统不得不从经济的 角度考虑采用分层结构,而存储器访问的局部性保证了分层 结构在技术上的可用性。
访问的局部性可分为时间上的局部性和空间上的局部性: • 时间上的局部性指的是当前正在使用的信息很可能是后面 立刻还要使用的信息,例如,程序循环和堆栈等操作中的信 息 • 空间上的局部性是指连续使用到的信息很可能在存储空间上 相邻或相近,例如,以顺序执行为主流的程序和数据(如数组)
H=R1/(R1+R2 ) CPU对整个存储系统的平均访问周期为:
TA=H×TA1+(1-H) ×TA2;
如果把存储层次中相邻两级的访问周期比值叫做 r=TA2/TA1, 又规定存储层次的访问效率e=TA1/TA,可以得出 :
e=TA1/TA=TA1/(H×TA1+(1-H) ×TA2)
=1/(H+(1-H)r) =1/(r+(1-r)H)
使用这样的存储体系,从CPU看,存储速度接近于最上 层的,容量及成本却是接近最下层的,大大提高了系统的性 能价格比。
CPU芯片内 主机内
处理器 寄存器
高速缓冲存储器
主存储器 (SRAM,DRAM)
外部设备
辅助存储器 (磁盘存储器等)
大容量(海量)存储器 (光盘、磁带存储器)
图2.2 存储系统的层次结构
通常r=5~10是比较合理的
2.3.2 虚拟存储器
电视机的屏幕很小,可是却能从中看到世界。原因是,人 们可以设法把世界一块一块地显示在屏幕上。
虚拟存储器与此相似,它是以存储器访问的局部性为基础, 建立在主-辅存体系上的存储管理技术。它的基本思想是通过 某种策略,把辅存中的信息一部分一部分地调入主存,以给 用户提供一个比实际主存容量大得多的地址空间来访问主存。
2.3 分级存储体系的形成
2.3.1 对存储系统的性能要求 2.3.2 存储系统的分层结构 2.3.3 虚拟存储器 2.3.4 Cache-主存结构
2.3.1 对存储系统的性能要求 (1) 每位成本 每位成本即折合到每一位的存储器造价,是存储器
的主要经济指标。
(2) 存取速度和带宽
•存取时间分读出时间和写入时间
2.3.1 多级存储体系的建立
1. 实际的存储器制约因素是价格(每位成本)、容量和速 度。这3个基本指标是矛盾的。
合理地分配容量、速度和价格的有效措施是实现分级存储。 这是一种把几种存储技术结合起来,互相补充的折衷方案。 图2.2是典型的存储系统层次结构示意图(见下一页)。
这个层次结构有如下规律(从上到下): · 价格依次降低; · 容量依次增加; · 访问时间依次增长; · CPU访问频度依次减小。
层次结构存储系统所追求的目标应是e越接近1越 好,也就是说,系统的平均访问周期越接近较快的 一级存储器的访问周期(TA1)越好。e是r和H的函数, 提高e可以从r和H两个方面入手。
(1) 提高H的值,即扩充最高一级存储器的容量。 但是这要付出很高的代价。
( 2 ) 降 低 r, 由 图 2 . 3 可 见 , 当 r=100 时 , 为 使 e>0.9,必须使H>0.998;而当r=2时,要得到同样的 e, 只 要 求 H>0.889。 可 见 在 层 次 结 构 存 储 系 统 中 , 相邻两级存储器间的速度差异不可太大。
通常把能访问虚拟空间的指令地址码称为虚拟地址或逻辑 地址,而把实际主存的地址称物理地址或实存地址。物理地 址对应的存储容量称为主存容量或实存容量。
为协调程序的局部性和存储器区间管理,可以将存储器分 割成定长的块——页,以页为单位装入程序;也可以按程序 的模块大小将存储器分割成不定长的块——段;或者将页、 段结合。因而可以形成常用的页式、段式、段页式3种虚拟存 储器。
访问的局部性是存储系统层次结构技术可行性的基础。这 样,才有可能把计算机频繁访问的信息放在速度较高的存储 器中,而将不频繁访问的信息放在速度较低、价格也较低的 存储器中。
3. 命中率和访问周期 在层次结构的存储系统中,某一级的命中率是指对该级
存储器来说,要访问的信息正好在这一级中的概率,即命中 的访问次数与总访问次数之比。其中,最主要的是指CPU产生 的逻辑地址能在内存中访问到的概率。它同传送信息块的大 小、这一级存储器的容量、存储管理策略等因素有关。
提高存储器的带宽可以从以下几个方面入手: • 缩短存储周期 • 增加存储器字长,使每个周期可以访问更多的二进 制位 • 增加存储体,且同时访问两个以上的存储体。
(3) 容量
计算机存储器的容量是计算机存储信息的能力。 一个存储器的容量常用有多少个存储单元、每个单 元有多少位表示。如存储容量为4K×8,则表示能存 储4×1024个8位长的二进制数码。另外也可以用能 存储多少字节(每字节为8位二进制代码)表示,故前 例也可称容量为4KB。
在基于访问的局部性而实现的存储器层次体系中,如果 存储器的容量足够大、系统调度得当,可以获得较高的命中 率H。
评价存储体系的另一个更重要的指标是平均访问周期TA。 它是与命中率关系密切的最基本的存储体系的评价指标。
为简化问题,下边只考虑一个二级存储系统,它由存储器 M1和M2组成。设在执行或模拟一段有代表性的程序后,在 M1和M2中访问的次数分别为R1和R2,则M1的命中率为
•存取周期是指先读出一个单元的数据,随后又将一个 数据写入该存储地址单元操作所需的最小间隔时间
•存储器带宽是指每秒钟访问的二进制位的数目
当计算机进入集成电路时代后,CPU的速度明显提 高,CPU的速度约比存储器高了一个数量级。存储器能 否与CPU匹配工作?
为了解决存储器与CPU速度匹配的问题,现代计算 机要在主存与CPU之间增加一级或多级高速缓存Cache。
联机存储
联机文件 可卸存储
2. 存储器访问的局部性 容量、速度、成本的折衷,迫使存储系统不得不从经济的 角度考虑采用分层结构,而存储器访问的局部性保证了分层 结构在技术上的可用性。
访问的局部性可分为时间上的局部性和空间上的局部性: • 时间上的局部性指的是当前正在使用的信息很可能是后面 立刻还要使用的信息,例如,程序循环和堆栈等操作中的信 息 • 空间上的局部性是指连续使用到的信息很可能在存储空间上 相邻或相近,例如,以顺序执行为主流的程序和数据(如数组)
H=R1/(R1+R2 ) CPU对整个存储系统的平均访问周期为:
TA=H×TA1+(1-H) ×TA2;
如果把存储层次中相邻两级的访问周期比值叫做 r=TA2/TA1, 又规定存储层次的访问效率e=TA1/TA,可以得出 :
e=TA1/TA=TA1/(H×TA1+(1-H) ×TA2)
=1/(H+(1-H)r) =1/(r+(1-r)H)
使用这样的存储体系,从CPU看,存储速度接近于最上 层的,容量及成本却是接近最下层的,大大提高了系统的性 能价格比。
CPU芯片内 主机内
处理器 寄存器
高速缓冲存储器
主存储器 (SRAM,DRAM)
外部设备
辅助存储器 (磁盘存储器等)
大容量(海量)存储器 (光盘、磁带存储器)
图2.2 存储系统的层次结构
通常r=5~10是比较合理的
2.3.2 虚拟存储器
电视机的屏幕很小,可是却能从中看到世界。原因是,人 们可以设法把世界一块一块地显示在屏幕上。
虚拟存储器与此相似,它是以存储器访问的局部性为基础, 建立在主-辅存体系上的存储管理技术。它的基本思想是通过 某种策略,把辅存中的信息一部分一部分地调入主存,以给 用户提供一个比实际主存容量大得多的地址空间来访问主存。
2.3 分级存储体系的形成
2.3.1 对存储系统的性能要求 2.3.2 存储系统的分层结构 2.3.3 虚拟存储器 2.3.4 Cache-主存结构
2.3.1 对存储系统的性能要求 (1) 每位成本 每位成本即折合到每一位的存储器造价,是存储器
的主要经济指标。
(2) 存取速度和带宽
•存取时间分读出时间和写入时间
2.3.1 多级存储体系的建立
1. 实际的存储器制约因素是价格(每位成本)、容量和速 度。这3个基本指标是矛盾的。
合理地分配容量、速度和价格的有效措施是实现分级存储。 这是一种把几种存储技术结合起来,互相补充的折衷方案。 图2.2是典型的存储系统层次结构示意图(见下一页)。
这个层次结构有如下规律(从上到下): · 价格依次降低; · 容量依次增加; · 访问时间依次增长; · CPU访问频度依次减小。
层次结构存储系统所追求的目标应是e越接近1越 好,也就是说,系统的平均访问周期越接近较快的 一级存储器的访问周期(TA1)越好。e是r和H的函数, 提高e可以从r和H两个方面入手。
(1) 提高H的值,即扩充最高一级存储器的容量。 但是这要付出很高的代价。
( 2 ) 降 低 r, 由 图 2 . 3 可 见 , 当 r=100 时 , 为 使 e>0.9,必须使H>0.998;而当r=2时,要得到同样的 e, 只 要 求 H>0.889。 可 见 在 层 次 结 构 存 储 系 统 中 , 相邻两级存储器间的速度差异不可太大。