计算机组成原理6-运算方法-加法
计算机组成原理CPU运算方法(Part4)
一、加减法运算 二、乘法运算 三、除法运算 四、浮点数运算 五、算术逻辑运算单元
简单回顾—基本逻辑电路
与、或、非、多路选择器
AND/OR/INVERT/MUX
a b Out
a b
Out
0 0 1 1
0 1 0 1
0 0 0 1
a
b
Out
a b
+
Out
0 0 1 1
0 1 0 1
0 1 1 1
简单回顾—基本逻辑电路
与、或、非、多路选择器
AND/OR/INVERT/MUX
a
Out
a 0 1
Out 1 0Biblioteka a b0Out
1
d 0 1
Out a b
d
简单回顾—2的补码表示法
假设A由 假设 由an-1an-2…a1a0表示 最高位a 最高位 n-1为符号位
an-1= 0 表示 为正数 表示A为正数 an-1= 1 表示 为负数 表示A为负数
n
2.2 补码乘法（一位比较法，又称一位Booth法） 补码乘法（一位比较法，又称一位Booth法 Booth
令 Q−1 = 0 则
[ P]补 = [ M × Q]补 = [ M] 补 × Q 1 1 1 1 n n n = Qn−2 − Qn−1 [ M]补 2 + Qn−3 − Qn−2 [ M]补 2 + L+ 0 − Q0 [ M]补 2 L 2 2 2 2 P0 = 0 1 P1 = P0 + ( Q−1 − Q0 )[ M ] 补 2 n 2 1 P2 = P1 + ( Q0 − Q1 )[ M ] 补 2 n 变成分步算式： 变成分步算式： 2 M 1 Pi = Pi −1 + ( Qi − 2 − Qi −1 )[ M ] 补 2 n 2 M 1 Pn = P n −1 +( Qn − 2 − Qn −1 )[ M ] 补 2 n 2
计算机组成原理第6章习题指导
16
16
解： 因为 x = + 11 = 0.1011，y = + 7 = 0.0111
16
16
所以[x]补′ = 00.1011，[ y]补′ = 00.0111
则 [x]补′ + [ y]补′ = 00 .1011
+ 00 .0111 第一位符号位→ 01 .0010
溢出
此时，符号位为“01”，表示溢出，又因第 1 位符号位为“0”，表示结果的真正符号，故“01”表
个负数。
例 6.2 已知：[y]补 求：[-y]补。
解：设 [y]补 = y0.y1y2…yn
第一种情况 [y]补 = 0.y1y2…yn
(6.1)
所以
y = 0.y1y2…yn
故
-y = -0.y1y2…yn
则 [-y]补 = 1.y1y2…yn+2-n
(6.2)
比较式（6.1）和式（6.2），发现由[y]补连同符号位在内每位取反，末位加 1 即可得[-y]补。
-52 -104 -13
右移两位
1,0000110
-6
移位前
1,1100110
-26
左移一位 补
左移两位 码
右移一位
1,1001100 1,0011000 1,1110011
-52 -104 -13
右移两位
1,1111001
-7
移位前
1,1100101
-21,1001011 1,0010111 1,1110010
5
计算机组成原理第 6 章习题
器中一位符号的值要同时送到加法器的两位符号位的输入端。
例 6.16 已知：x = - 0.1110，y = - 0.1101 求：[x·y]原 解： 因为 x = - 0.1110
计算机组成原理
6. 画出计算机硬件组成框图，说明各部件的作用及计算机系统的主要技术指标。
答：计算机硬件组成框图如下：控制器运算器CPU主机存储器输入设备接口输出设备接口外设各部件的作用如下：控制器：整机的指挥中心，它使计算机的各个部件自动协调工作。
运算器：对数据信息进行处理的部件，用来进行算术运算和逻辑运算。
存储器：存放程序和数据，是计算机实现“存储程序控制”的基础。
输入设备：将人们熟悉的信息形式转换成计算机可以接受并识别的信息形式的设备。
输出设备：将计算机处理的结果（二进制信息）转换成人类或其它设备可以接收和识别的信息形式的设备。
计算机系统的主要技术指标有：机器字长：指CPU一次能处理的数据的位数。
通常与CPU的寄存器的位数有关，字长越长，数的表示范围越大，精度也越高。
机器字长也会影响计算机的运算速度。
数据通路宽度：数据总线一次能并行传送的数据位数。
存储容量：指能存储信息的最大容量，通常以字节来衡量。
一般包含主存容量和辅存容量。
运算速度：通常用MIPS（每秒百万条指令）、MFLOPS（每秒百万次浮点运算）或CPI （执行一条指令所需的时钟周期数）来衡量。
CPU执行时间是指CPU对特定程序的执行时间。
主频：机器内部主时钟的运行频率，是衡量机器速度的重要参数。
吞吐量：指流入、处理和流出系统的信息速率。
它主要取决于主存的存取周期。
响应时间：计算机系统对特定事件的响应时间，如实时响应外部中断的时间等。
9. 画出主机框图，分别以存数指令“STA M”和加法指令“ADD M”（M均为主存地址）为例，在图中按序标出完成该指令（包括取指令阶段）的信息流程（如→①）。
假设主存容量为256M*32位，在指令字长、存储字长、机器字长相等的条件下，指出图中各寄存器的位数。
解：主机框图如P13图1.11所示。
（1）STA M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，OP(IR)→CU，Ad(IR)→MAR，ACC→MDR，MAR→MM，WR（2）ADD M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，OP(IR)→CU，Ad(IR)→MAR，RD，MM→MDR，MDR→X，ADD，ALU→ACC，ACC→MDR，WR假设主存容量256M*32位，在指令字长、存储字长、机器字长相等的条件下，ACC、X、IR、MDR寄存器均为32位，PC和MAR寄存器均为28位。
计算机组成原理—运算方法和运算器-6
规则：尾数右移1位，高位补符号位，阶码加1
例如：10.011101×2-110 右规后11.001110（1）×2-111 ②补码结果是00.0...01.....或11.1...10...时，需向左规格化（左规） 规则：尾数左移1位，低位补0，阶码减1，直到规格化 规格化：原码尾数值最高位为1，补码尾数值最高位与符号相反
2014-4-14
计算机组成原理
12
21:06
2.6.2 浮点乘法、除法运算
补码采用双符号位，为了对溢出进行判断：
00 01 为正 上溢 11 10 为负 下溢
[例]：x=＋011,y=＋110,求[x＋y]补和[x－y]补,并判断是否溢出 [x]补=00011, [y]补=00110, [－y]补=11010 [x＋y]补=[x]补＋[y]补=01001, 结果上溢。 [x－y]补=[x]补＋[－y]补=11101, 结果正确,为－3。
2014-4-14 计算机组成原理 17
21:06
2.6.1 浮点加法、减法运算
⑸舍入处理（对阶和向左规格化时）：采用就近舍入处理得
00.11100011
⑹溢出判断和处理 阶码符号位为00，无溢出，不需处理； 尾数无溢出，不需处理。 最终真值结果为：x+y = (0.11100011)×24
设有两个浮点数x和y：x＝2Ex· Mx 则：x×y＝2(Ex＋Ey)· (Mx×My)； 乘/除运算分为六步: y＝2Ey· My x÷y＝2(Ex－Ey)· (Mx÷My)；
①.0操作数检查； ②.阶码加减操作； ③.尾数乘除操作；
④.结果规格化；
⑤舍入处理； ⑥确定符号
Mx=111101101；
计算机组成原理 加法器和ALU
B16~B13
B12~B9
B8~B5
B4~B1
3.4 加法器和ALU
3.4.2 ALU电路
为了实现算术/逻辑多功能运算，则必须 对全加器（FA）的功能进行扩展，具体方 法是：先不将输入Ai、Bi和下一位的进位 数Ci直接进行全加，而是将Ai和Bi先组合 成由控制参数S0、S1、S2、S3控制的组 合函数Xi、Yi，如图3-16所示，然后再将 Xi、Yi和下一位进位数通过全加器进行全 加。这样，不同的控制参数可以得到不同 的组合函数，因而能够实现多种算术运算 和逻辑运算。
3.4 加法器和ALU
C4=G4+P4C3 C5=G5+P5C4= G5+ P5G4+ P5P4C3 C6=G6+P6C5= G6+ P6G5+ P6P5G4+ P6 P5P4C3 C7=G7+P7C6= G7+ P7G6+ P7P6G5+ P7P6 P5 G4+ P7P6 P5P4C3
C8=G8+P8C7 C9=G9+P9C8= G9+ P9G8+ P9P8C7 C10=G10+P10C9= G10+ P10G9+ P10P9G8+ P10 P9P8C7 C11=G11+P11C10= G11+ P11G10+ P11P10G9+ P11P10 P9 G8+ P11P10 P9P8C7
最高数值位与符号位相同，此时尾数连续左移，直到最高数值 位与符号位的值不同为止。同时从E中减去移位的位数，这称之 为“向左规格化”，简称“左规”。
4.舍入
右规或对阶时尾数低位上的数值会移掉，使数值精度受影响， 常用“0”舍“1”入法。当移掉的最高位为1时，在尾数的末位加 1，如果加1后又使尾数溢出，则要进行右规。
计算机组成原理实验报告(加法运算)
池州学院数学计算机科学系实验报告专业：计算机科学与技术班级：11计本（2）班实验课程：计算机组成原理姓名：惠昊学号：110312210 实验室：硬件实验室同组同学：邓晓煜刘广东时应东于小波黄震朱斌斌钟建强王凤侠王敏实验时间：2013年3月20日指导教师签字：何向荣成绩：基本运算器实验：加法运算一实验目的和要求1.了解运算器的组成结构。
2.掌握运算器的工作原理。
二实验环境PC机一台，TD-CMA 实验系统一套三实验步骤及实验记录（1）按图连接电路，并检查无误。
（2）将时序与操作台单元的开关KK2 置为‘单拍’档, 开关KK1 、KK3 置为‘运行’档。
(3) 打开电源开关，然后按动CON单元的CLR 按钮，将运算器的A、B 和FC、FZ清零。
(4) 用输入开关向暂存器A 置数①拨动CON单元的SD27…SD20 数据开关，形成二进制数，数据显示亮为‘1 ’，灭为‘0 ’。
②置LDA=1，LDB=0，连续按动时序单元的 ST 按钮，产生一个 T4上沿，则将二进制数置入暂存器 A 中，暂存器A 的值通过ALU单元的A7…A0八位 LED 灯显示。
(5) 用输入开关向暂存器B 置数。
①拨动CON单元的SD27…SD20 数据开关，形成二进制数。
②置LDA=0，LDB=1，连续按动时序单元的 ST 按钮，产生一个T4上沿，则将二进制数置入暂存器B 中，暂存器 B 的值通过 ALU单元的B7…B0八位LED 灯显示（6）改变运算器的功能设置，观察运算器的输出。
置ALU_B=0、LDA=0、LDB=0，置 S3、S2、S1、S0为1001 ，运算器作加法运算四实验结果与分析。
计算机组成原理补码加减法运算
(mod 2)
特点：不需要事先判断符号，符号位与码值位一起参加运算。 符号位相加后若有进位，则舍去该进位数字。
在模2意义下,任意两数的补码之和等于该两数之和的补码。 这是补码加法的理论基础。
补码加法的特点： （1）符号位要作为数的一部分一起参加运算； （2）在模2的意义下相加，即大于2的进位要丢掉。
符号位出现“10”，表示已溢出，负溢出。即结果小于-1
计算机组成原理
15
基本的二进制加法/减法器
1.一位全加器 逻辑方程
Si Ai Bi Ci
Ci1 Ai Bi ( Ai Bi )Ci
一位全加器真值表
输入
输出
Ai
Bi
Ci
Si
Ci＋1
000
0
0
001
1
0
010
1
0
011
0
1
100
1
0
101
Cn-1 = Gn-1+Pn-1Gn-2+Pn-1Pn-2Gn-3 …+Pn Pn-1 …P1C0
……
Cn = Gn+PnGn-1+PnPn-1Gn-2 +PnPn-1Pn-2Gn-3…
+ PnPn-1 Pn-2 …P1C0
位数越长，进位链电路复杂度越高
通常按照4位一组进行分组运算
计算机组成原理
23
公式证明： 只要证明[–y]补＝ –[y]补, 上式即得证。
证明：
∵
令
∴
故
[x＋y]补＝[x]补＋[ y]补 y = －x
(mod 2)
[0]补 ＝[x]补 + [ －x]补
计算机组成原理逻辑运算
计算机组成原理逻辑运算逻辑运算是计算机组成原理中非常重要的一部分，它通过对输入的逻辑值进行组合和操作，得到输出的逻辑值。
计算机中最基本的逻辑运算包括与、或、非三种运算。
与运算，又被称为逻辑乘法，它有两个输入，如果两个输入都是1，那么输出为1，否则输出为0。
其真值表如下：输入A，输入B，输出Y-------，-------，-------0，0，00，1，01，0，01，1，1或运算，又被称为逻辑加法，它有两个输入，如果两个输入中有至少一个是1，那么输出为1，否则输出为0。
其真值表如下：输入A，输入B，输出Y-------，-------，-------0，0，00，1，11，0，11，1，1非运算，又被称为逻辑反演，它只有一个输入，如果输入是1，那么输出为0；如果输入是0，那么输出为1、其真值表如下：输入A，输出Y-------，-------0，11，0除了这三种基本的逻辑运算，还有其他一些常用的逻辑运算，如异或（XOR）、与非（NAND）、或非（NOR）等。
这些逻辑运算可以通过基本的逻辑门电路进行实现。
基本的逻辑门电路主要包括与门（AND Gate）、或门（OR Gate）、非门（NOT Gate）、与非门（NAND Gate）、或非门（NOR Gate）、异或门（XOR Gate）等。
这些逻辑门电路可以通过逻辑电路图进行表示。
例如，与门的逻辑电路图如下所示：```_____A--AND，---B---，_____```图中A和B是输入端口，Y是输出端口，AND是与门。
根据与门的定义，只有当A和B的输入同时为1时，输出Y才会是1、否则，输出Y为0。
通过组合这些基本逻辑门电路，可以实现复杂的逻辑运算。
例如，通过与门和非门的组合，可以实现与非门的功能；通过或门和非门的组合，可以实现或非门的功能。
逻辑运算在计算机组成原理中广泛应用，包括算术逻辑单元（ALU），寄存器，控制单元等等。
这些逻辑运算的实现方式和原理都是基于逻辑门电路和逻辑电路图的。
补码加减法运算(计算机组成原理)课件
补码加减法运算在计算机中的局限性
符号位处理
在补码加减法中，符号位需要单独处理，增加了计算的复杂性。
对负数运算的支持有限
虽然补码表示法可以处理负数，但对于某些复杂的负数运算（如乘 除法），可能需要额外的处理方法。
缺乏直观性
补码表示法和人类常用的十进制表示法不同，导致初学者难以理解 。
04
补码加减法运算的 实例分析
对于计算机专业的学生和研究者来说 ，掌握补码加减法是学习计算机组成 原理和深入了解计算机体系结构的基 础。在此基础上，可以进一步探索其 他数值表示和运算方法。
在实际应用中，如何优化补码加减法 的运算速度和精度，以及如何将其更 好地应用于各种不同领域，是值得进 一步研究的问题。同时，随着量子计 算等新型计算技术的发展，数值运算 的方法和原理也可能会发生变化，需 要保持关注和学习。
溢出及其处理
溢出的概念
在进行补码加减法运算时，如果结果超出了数据类型的表 示范围，就会产生溢出。溢出会导致计算结果的错误。
溢出的判断
判断是否溢出可以通过检查运算结果的符号位和最高位（进位） 来实现。如果符号位和最高位（进位）不同，则说明产生了溢出
。
溢出的处理
处理溢出的方法有多种，包括检测溢出后进行相应的处理、采用 有符号数乘除法等方法。在实际应用中应根据具体情况选择合适
补码加法运算的实例
假设有两个补码表示的二进制数X和Y，其中X=+1010，Y=-0101，则X+Y=+1010+(0101)=+0101，因为结果的符号位为0，所以结果为正数，即X+Y=+5。
补码的减法运算
补码减法运算的规 则
在进行补码减法运算时，首先 将减数取反加1得到相应的正 数，然后将这个正数与被减数 相加，最后根据结果的符号位 确定结果的符号，正数符号位 为0，负数符号位为1。
计算机组成原理--运算方法：加减乘除
计算机组成原理--运算⽅法：加减乘除补码加减法补码加法公式：[x+y]补=[x]补+[y]补补码减法：为了将减法转变为加法，需证明公式： [x-y]补=[x]补+[-y]补（证明）为了求得同时[-y]补，需要证明[-y]补=[y]补+2^-n（意义是[-y]补等于[y]补取反，末位加1）溢出检测溢出的检测可能产⽣溢出的情况两正数加，变负数，上溢（⼤于机器所能表⽰的最⼤数）两负数加，变正数，下溢（⼩于机器所能表⽰的最⼩数）定点原码乘法定点乘法原理n位乘n位积可能为2n位.乘积的最后是所有部分积之和，有n个数相加，⽽FA只有两个输⼊端，机器⼀次只能进⾏两个数的相加，不能进⾏多个数据的加法。
⼿⼯计算中，乘数的每⼀位是0还是1都可直接看见，⽽在计算机中，采⽤放乘数的寄存器的每⼀位直接决定本次相加数是被乘数还是0是很不⽅便的，若采⽤该寄存器的最低⼀位来执⾏这种判断就简便了。
计算机中执⾏乘法时，积的符号位由被乘数和乘数的符号位通过⼀个半加器（即异或门）实现。
数值部分的运算规则是：从最低位Y0开始，当乘数Yi为1时，将上次部分积加上被乘数的绝对值，然后右移⼀位，得到新的部分积；当Yi为0时，则写下全0。
然后再对乘数Y的⾼⼀位进⾏类似乘法运算。
重复“加—右移”操作N次，可得到最后的乘积。
Ｒ０存放部分积，Ｒ２存放被乘数，Ｒ１存放乘数R0清零，R2存放被乘数，R1存放乘数。
乘法开始时，“启动”信号时控制ＣＸ置１，于是开启时序脉冲Ｔ，当乘数寄存器Ｒ１最末位为“１“时，部分积Ｚ和被乘数Ｘ在加法器中相加，其结果输出⾄Ｒ０的输⼊端。
⼀旦控制脉冲Ｔ到来，控制信号ＬＤＲ０使部分积右移１位，与此同时，乘数寄存其Ｒ１也在控制信号ＬＤＲ１作⽤下右移⼀位，且计数器Ｉ记数⼀次；将步骤三重复执⾏N次当计数器Ｉ＝n时，计数器Ｉ的溢出信号使控制触法器ＣＸ置０，关闭时序脉冲Ｔ，乘法宣告结束原码算法存在的缺点：⼀是符号位需要单独运算，最后给运算结构以正确的符号；⼆是对于采⽤补码存储的机器，从存储器中取出的是操作数的补码，需先将其转换成原码，这样很不⽅便，⽽且影响速度。
计算机组成原理计算机的运算方法(共56张PPT)精选全文
10 0001 0000
0000
0001
……
……
1001
1010
0
00110000
1
00110001
……
9
00111001
A
16 0001 0110
1111
F
由于ASCII码低四位与BCD码相同，转换方便。 ASCII码左移四位得BCD码， BCD码前加0011得ASCII码。
一般采用二进制运算的计算机中不采用BCD码，矫正不方便。 商用计算机中采用BCD码，专门设置有十进制运算电路。
八进制数与十六进制数之间，可将二进制数作为中介进行转换。
、数值的处理（数制转换）
3） BCD码（十进制）：P214-215
如果计算机以二进制进行运算和处理时，只要在输入输出处理时进
行二 / 十进制转换即可。
但在商业统计中，二 / 十进制转换存在两个问题：
（1）转换占用实际运算很大的时间； （2）十进制的，无法用二进制精确表示；
例：将(0. 1)10转换成二进制数 ( 要求5位有效位) 。
结果
0.1×2
最高位 0 .2×2
… 0 .4×2
0 .8×2
1 .6×2
1 .2×2
0 .4×2
直到乘积的小数部分为0，
或结果已满足所需精度要求为止.
0 .8×2
最低位 1 .6000
可能永远乘不完，小数部分不为0， 意味存在一点误差。
2 105
余数
结果
2 52
1
2 26
0
2 13
0
26
1
23
0
21
1
0
1
直到商等于0为止
计算机组成原理(第2版)
1.3 计算机硬件的主要技术指标
1.4 本书结构
1.1 计算机系统简介
一、 计算机的软硬件概念
1. 计算机系统
计 算 机 系 统 硬件 计算机的实体， 如主机、外设等 软件 由具有各类特殊功能 的信息（程序）组成
1.1
系统软件 用来管理整个计算机系统
[M] [ACC]
被乘数
MQ X
0
[X]×[MQ]
ACC
ACC∥MQ
④ 除法操作过程
ACC ALU X
运算器
1.2
指令
初态 除 M
MQ
ACC
[M]
被除数
X MQ
[ACC]÷[X]
余数在ACC中
(3)控制器的基本组成
完成 一条 指令 取指令 PC
1.2
取指 访存
执行 访存
CU
分析指令
执行指令
IR
CU
13
1B = 23b
辅存容量
1GB = 230b
1.4 本书结构
计算机
第１篇 概论
1.4 本书结构
计算机
存储器
I/O
第２篇 计算机系统的硬件结构
系统总线
CPU
1.4 本书结构
计算机
存储器
I/O
第３篇 CPU
系统总线
CPU
中央处理器
ALU
CU
CPU 内部互连
寄存器
1.4 本书结构
计算机
存储器
I/O
MIPS CPI
每秒执行百万条指令
执行一条指令所需时钟周期数
FLOPS 每秒浮点运算次数
3.存储容量
加法原理 计算机
加法原理计算机
加法原理是一种计算组合问题的方法。
它可以用来计算多个事件的总数。
加法原理的核心思想是将多个独立事件的可能性相加，以得出总数。
在使用加法原理时，需要注意以下几点：
1. 事件必须是互斥的，即一个事件发生时，其他事件不能同时发生。
例如，投掷一枚硬币，结果只能是正面或反面。
2. 事件之间不能有重叠。
每个事件都必须是独立的，不会同时发生。
例如，选择一张牌，不能同时选择红心和黑桃。
3. 每个事件都有相同的可能性。
每个事件发生的概率相等，否则加法原理不适用。
例如，从一副花色平均分布的扑克牌中选择一张，每种花色的概率都相等。
根据加法原理，如果有m个事件，每个事件发生的可能性数分别为n1、n2、...、nm，则总可能性数为n1 + n2 + ... + nm。
举个例子，假设有一家餐厅提供三种主菜和两种甜点供客人选择。
客人可以选择其中一种主菜和一种甜点。
根据加法原理，总共有3种主菜的选择 + 2种甜点的选择 = 5种不同的套餐组合。
加法原理在计算机科学中具有广泛的应用。
它可以用来计算不同组合、排列和选择的总数，帮助解决各种实际问题。
不论是
在编程、算法设计还是数据处理中，加法原理都是一个重要的工具。
(完整版)计算机组成原理知识点总结
第2章数据的表示和运算主要内容：（一）数据信息的表示1.数据的表示2.真值和机器数（二）定点数的表示和运算1.定点数的表示：无符号数的表示；有符号数的表示。
2.定点数的运算：定点数的位移运算；原码定点数的加/减运算；补码定点数的加/减运算；定点数的乘/除运算；溢出概念和判别方法。
（三）浮点数的表示和运算1.浮点数的表示：浮点数的表示范围；IEEE754标准2.浮点数的加/减运算（四）算术逻辑单元ALU1.串行加法器和并行加法器2.算术逻辑单元ALU的功能和机构2.3 浮点数的表示和运算2.3.1 浮点数的表示（1）浮点数的表示范围•浮点数是指小数点位置可浮动的数据，通常以下式表示：N=M·RE其中，N为浮点数，M为尾数，E为阶码，R称为“阶的基数（底）”，而且R为一常数，一般为2、8或16。
在一台计算机中，所有数据的R都是相同的，于是不需要在每个数据中表示出来。
浮点数的机内表示浮点数真值：N=M ×2E浮点数的一般机器格式：数符阶符阶码值 . 尾数值1位1位n位m位•Ms是尾数的符号位，设置在最高位上。
•E为阶码，有n+1位，一般为整数，其中有一位符号位EJ，设置在E的最高位上，用来表示正阶或负阶。
•M为尾数，有m位，为一个定点小数。
Ms=0，表示正号，Ms=1，表示负。
•为了保证数据精度，尾数通常用规格化形式表示：当R＝2，且尾数值不为0时，其绝对值大于或等于0.5。
对非规格化浮点数，通过将尾数左移或右移，并修改阶码值使之满足规格化要求。
浮点数的机内表示阶码通常为定点整数，补码或移码表示。
其位数决定数值范围。
阶符表示数的大小。
尾数通常为定点小数，原码或补码表示。
其位数决定数的精度。
数符表示数的正负。
浮点数的规格化字长固定的情况下提高表示精度的措施：•增加尾数位数（但数值范围减小）•采用浮点规格化形式尾数规格化：1/2≤M <1 最高有效位绝对值为1浮点数规格化方法：调整阶码使尾数满足下列关系：•尾数为原码表示时，无论正负应满足1/2 ≤M <1即：小数点后的第一位数一定要为1。
计算机组成原理与系统结构运算方法与运算器
3.3.1 浮点加减运算
1. 浮点数加减法的运算法则
1) 对阶 2) 尾数进行加(减)运算 3) 规格化
(1) 左规。 (2) 右规。
4) 舍入处理
(1) 截(尾)断法 (2) 末位恒置1法 (3) 0舍1入法
20
2. 浮点数加减法 运算流程
3.3.1 浮点加减运算
3. 浮点数加减法 运算实例
1) 行波进位加法器 2) 先行进位加法器
3.1.1 加减运算
5
3.1.1 加减运算
5. BCD数加法器
1) 概述
2) 8421 BCD码
(1) 定义。
(2) 加法运算。
(3) 校正。
6. 移码加减运算
1) 运算法则
2) 移码运算应注意的问题
6
1. 原码一位乘法运算
1) 原码一位乘法的法则 2) 原码一位乘法的实现思路
3.2.1 单元电路
15
1. 74181的引线
3.2.2 算术单元
2. 级联工作
16
1. 三种基本结构
3.2.3 运算器的结构
17
2. 计算机简化框图
3.2.3 运算器的结构
18
3.3 浮 点 运 算
有关浮点数的定义、 规格化等问题已在第 2章中作了详细说明， 本节只描述浮点数的 各种运算。
(1) 手工乘法运算。 (2) 思路流程。
3) 原码一位乘法器框图
3.1.2 乘法运算
7
3.1.2 乘法运算
2. 原码二位乘法运算 3. 补码一位乘法运算
1) 校正法 2) 布斯法
(1) 算法法则。 (2) 补码一位乘法器(布斯法)框图。
8
4. 补码二位乘法运算 5. 阵列乘法器
计算机组成原理alu-2
采用带进位(C 的移位 采用带进位 y)的移位
• 为了避免算术左移时最高数位丢 ，可采用 为了避免算术左移时最高数位丢1， 带进位(C 的移位 带进位 y)的移位
– 符号位移至 y，最高数位就可避免移出。 符号位移至C 最高数位就可避免移出。
左移可以由右移位实现
循环右移两位 a7 a6 a5 a4 a3 a2 a1 a0 右移两位 左移8-2位 a1 a0 a7 a6 a5 a4 a3 a2
• 负数：补码 负数：
– 分析任意负数的补码：当对其由低位向高位找到第一个 分析任意负数的补码： 左边的各位（ “1”时，在此“1”左边的各位（高位）均与对应的反码 时 在此“ 左边的各位 高位） 相同，而在此“ 右边的各位 低位，包括此“ 在内 右边的各位（ 在内） 相同，而在此“1”右边的各位（低位，包括此“1”在内） 均与对应的原码相同。 均与对应的原码相同。
对于正数，三种机器数移位后符号位不变，如果左移时最高数位丢1 对于正数，三种机器数移位后符号位不变，如果左移时最高数位丢1， 结果“出错” 如果右移时最低数位丢1 影响精度。 结果“出错”；如果右移时最低数位丢1，影响精度。
例题(Page.235) 例题
• • • • （2）A=-26=(-11010)2 ） 原码移位前 原码移位前 1 原码左移一位： 原码左移一位：-52 1 原码右移一位： 原码右移一位：-13 1
• 右移时空位出现在高位，则添补的代码应与反码相同，即添1 ； • 左移时空位出现在低位，即添0 。
不同码制机器数移位后的空位添补规则
码 正数 负数
制
添补代码 0 0 左移添0 左移添0 右移添1 右移添1 1
原码、补码、 原码、补码、反码
原码 补码 反 码
计算机组成原理逻辑运算
（7）
§1.2 基本逻辑关系
逻辑：指事物的前因和后果所遵循的规律 逻辑状态：逻辑“真”为“１”，逻辑“假”为 “０” 基本逻辑关系：与 ( and ) 或 (or ) 非 ( not ) 与逻辑：决定事件发生的各条件中，所有条件都 具备，事件才会发生（成立） 规定: A E B F 开关合为逻辑“1” 开关断为逻辑“0”
=1
提出A 反变量吸收
（38）
利 用 逻 辑 代 数 的 基 本 公 式
例2：F
AB A B BC B C
（AB A B ） (BC B C) AB A B(C C)
五、反演定理
德 • 摩根 (De • Morgan)定理：
AB A B
A B AB
可以用列真值表的方法证明：
A 0 0 1 1 B 0 1 0 1 AB 0 0 0 1
AB
A
1 1 0 0
B
AB
1 1 1 0
1 0 1 0
1 1 1 0
（24）
反演定理内容：将函数式 F 中所有的
A 0 0 0 0 1 1 1 1
B C 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
F 0 0 0 0 0 1 1 1
（28）
1.4.2 逻辑函数式
逻辑代数式：把逻辑函数的输入、输出关 系写成与、或、非等逻辑运算的组合 式。也称为逻辑函数式，通常采用 “与或”的形式。 例：
F ABC ABC ABC ABC ABC
利用卡诺图化简
卡诺图适用于输入变量为3、4个的逻辑代数式的 化简；化简过程比公式法简单直观。
（37）
利用逻辑代数的基本公式
计算机组成原理课件第四章计算机中的算术运算
结果：
[X*Y]补=0.10001111
Ø
被乘数的符号Ｘ０和乘数的符号Ｙ０ 都参加运算。
Ø 乘数寄存器Ｒ１有附加位Ｙｎ＋１， 其初始状态为“０”。当乘数和部分积每次 右移时，部分积最低为移至Ｒ１的首位位臵， 故Ｒ１必须是具有右移功能的寄存器。 Ø 被乘数寄存器Ｒ２的每一位用原码或 反码经多路开关传送到加法器对应位的一个 输入端，而开关的控制信号由ＹｎＹｎ＋１的 输出译码器产生。当ＹｎＹｎ＋１＝0１时， 送［Ｘ］补；当ＹｎＹｎ＋１＝１０时，送 ［－Ｘ］补，即送Ｒ２的反码且在加法器最 末位加上“１”。 Ø Ｒ０保存部分积，它也是具有右移功 能的移位寄存器，其符号位与加法器符号位 始终一致。 当计数器ｉ＝ｎ＋１时，封锁ＬＤＲ１和Ｌ ＤＲ０控制信号，使最后一步不移位。
Yi-1yi 00
00 01 01
Cj 0
1 0 1
操作 部分积加0，右移两位
部分积加|x|，右移两位 部分积加|x| ，右移两位 部分积加2|x| ，右移两位
[X]补=1. 1 0 0 + [Y]补=1. 0 1 1
1 10. 1 1 1
丢到
两负数相加，结果应为负数，但运 算结果为正数，表明有溢出发生
例: X＝100 ，Y＝-11０，求 X-Y＝？ 解:
[X]补=0 1 0 0 + [-Y]补=0 1 1 0
1 01 0 一个正数减去一个负数，结果为正数，但计算 结果为负数，表明有溢出发生，出错
采用双符号位的判断方法
每个操作数的补码符号用两个二进制数表示，称为 变形补码，用“00”表示正数，“11”表示负数，左边第 一位叫第一符号位，右边第一位称为第二符号位，两个 符号位同时参加运算，如果运算结果两符号位相同，则 没有溢出发生。如果运算结果两符号位不同，则表明产 生了溢出。“10”表示负溢出，说明运算结果为负数， “01”表示正溢出，说明运算结果为正数。
计算机组成原理第3章
补码加、减运算举例
【例】已知x =－0.10111，y=－0.10001，求 1/2（x＋y） 。 解： ∵[x]变补=11.01001，[y]变补=11.01111， ∴[ 1/2x]变补=11.10101，[ 1/2y]变补=11.10111；[ 1/2x] 变补是对[x]变补右移一位得到的，由于移位时丢掉了最低位1， 所以对[x]变补右移一位得到的结果（11.10100）进行修正， 即在最低位加1，便得到[ 1/2x]变补。 [ 1/2(x＋y)]变补= [ 1/2x]变补＋[ 1/2y]变补=11.10101＋ 11.10111=11.01100 溢出判断：由于结果的双符号位相同，未产生溢出，运算结果正 确
2、补码加、减运算具体实现
补码表示的数的加减运算可以采用同一个电路实现。其核 心部分是全加器（运算电路的延迟时间
则全加器的Si的时间延迟为6T(每级异或门的延迟为3T)，Ci+1的 时间延迟为5T。 则：一个n位的行波进位加法器的时间延迟ta为： ta=n×2T+9T
原码一位乘法举例
举例：假定 X=0.1101 Y=0.1011
原码一位乘法实现电路
实现原理框图：
Cj A Af CR 加法器 =1 Cn C Cn 移 位 脉 冲
&
& Bf C f Cn CT Q
启动
时钟脉冲
B
结束
2.2 2、原码两位乘法原理
两位乘数的取值可以有四种可能组合,每种组合对应于以下操作: 00 相当于0×X，部分积Pi右移2位,不进行其它运算; 01 相当于1×X，部分积Pi+ X后右称2位; 10 相当于2×X，部分积 Pi+ 2X后右移2位; 11 相当于3×X，部分积 Pi + 3X后右移2位。 上面出现了 + 1X, + 2X, + 3X 三种情况,+X 容易实现，+2X可把X左移1 位得2X,在机器内通常采用向左斜1位传送来实现。可是+3X一般不能一次完成, 如分成两次进行,又降低了计算速度。解决问题的办法是备: 以 +(4X-X) 来 代替 +3X运算,在本次运算中只执行 -X, 而 +4X 则归并到下一步执行,因为 下一步运算时，前一次的部分积已右移了两位,上一步欠下的 +4X 在本步已 变成 +X。实际线路中要用一个触发器C来记录是否欠下+4X的操作尚未执行， 若是,则1→C。因此实际操作要用Yi-1 Yi C三位的组合值来控制乘法运算操 作,运算规则如表2.12所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
0 0010原 1 0011原 1 1110补 0 0011原 1 0011原 1 1101补
例. 保留4位尾数： 0 00100原
1 00101原 1 11011补
计算机内部的主要运算其实都只是加法运算，
其余的减法、乘法、除法等种种运算都只是加法
运算的应用罢了。 计算机内部都是以二进制加法来做加法运算的，
所以这里讲解的加法器的设计，只是讨论二进制 加法器的设计。
所谓半加器的意思，顾名思义就是只有一 半的加法运算功能而已，也就是说半加器并不 考虑前级进位的情况。由于这类加法器没有考
溢出将使结果的符号位产生错乱。
溢出判断
在什么情况下可能产生溢出？
例.数A有4位尾数，1位符号FA 数B有4位尾数，1位符号FB 结果符号Fh 符号位参 加运算
符号位进位Cf
尾数最高位进位C
1. 硬件判断逻辑一（FA、FB与Fh的关系）
2. 硬件判断逻辑二（Cf与C的关系）
3. 硬件判断逻辑三（双符号位）
将[Y]补变补
[Y]补
[–Y]补：
不管Y补为正或负，将其符号连同尾数一起各位 变反，末位加1。
例. 求[X – Y]补
[X]补=0 0100 [Y]补=1 1011 [-Y]补=0 0101 0 1001 （+9补码） 2) X= –4 [X]补=1 1100 Y= 5 [Y]补=0 0101 [-Y]补=1 1011 （–9补码） 1 0111 1) X= 4 Y= –5
Bn
An
Bn
An
Bn
全加器 Cn Cn-1 Sn
全加器 Cn Cn-1 Sn
全加器 Cn Cn-1 Sn
Cn
全加器 Sn
Cn-1
C0
C3
S3
S2
S1
S0
D
An FA Cn
Q
CK
Bn Cn-1 Sn
超前进位并行加法器
Cn+1
Fn …… F1 ∑
An…… A1
Bn……B1 C0
定点补码加减运算
数用补码表示 符号位参加运算
主要适用场合：① 串/并转换 ② 判别、置位、 复位（移至最低位，再进行判别或修改，硬件 代价较小）。
2. 算术移位 基本原则：算术移位中必须保持符号位不变， 若左移过程中出现溢出，可采用双符号位方案。 1) 原码：数符不变，空位补0
左移1位 00.1010 01.0100
(常用于除法运算)
1. 硬件判断逻辑一（FA、FB与Fh的关系）
（2）A=10 B=7 10+7 ：0 1010 0 0111 1 0001 溢出= FA FB Fh （4）A= -10 B= -7 1 -10+(-7)： 0110 1 1001 0 1111 FA FB Fh
2. 硬件判断逻辑二（Cf与C的关系） 符号位进位Cf尾数最高位进位C
符号位 数值位
1.1010 右移 1.0101
(常用于乘法运算)
01.1000 00.1100
右移
2) 补码-----正数
（1）单符号位 ：
左移 右移 右移
（2）双符号位：
左移 左移 右移 右移
0 0111 0 1110 0 0111 0 0011
移位规则: 数符不变
Cn
Sn
半加器和全加器的加法器电路，原则上都只
能处理一个位的加法运算。也就是说不管是半加
器还是全加器，在同一时间都只能做一个位的相
加。因此，当有两个n位数要相加时，就必须将n
个全加器“并起来”一起做加法运算，这种将全
加器并起来的电路就称为加法器。
A3 B3
A2 B2
A1 B1
A0 B0
An
Bn
An
00 0111 00 1110 01 1100 00 1110 00 0111
（单：符号位不变；双：第一符号位不变）。
空位补0 （右移时第二符号位移至尾数最高位）。
3)补码----负数
（1）单符号位 ： （2）双符号位：
左移
右移 右移
1 1011 1 0110 1 1011 1 1101
左移
右移 右移
4) X= –3 [X]补=1 1101 Y= 2 [Y]补=0 0010
3) X= 3 [X]补=0 0011 Y= –2 [Y]补=1 1110 0 0001 （+1补码）
（–1补码）
1 1111
补码加减运算规则
[X+Y]补=[X]补+[Y]补
[X-Y]补=[X]补+[-Y]补
操作为“减”时，将减转换为加。 即将减数变补后与被减数相加。
运算，所以就将这种加法器称为全加器。
前级进位 Cn-1 0 0 0 0
被加数 An 0 0 1 1
加 数 Bn 0 1 0 1
结果：F＝Cn-1＋An＋Bn＝Cn Sn Cn Sn 0 0 0 1 0 1 1 0
1
1 1 1
0
0 1 1
0
1 0 1
0
1 1 1
1
0 0 1
An
FA Bn Cn-1
补码加减运算规则
[X+Y]补=[X]补+[Y]补 [X-Y]补=[X]补+[-Y]补
操作为“加” 时，两数直接相加。
例. 求[X+Y]补
1) X=3 [X]补=0 0011 Y=2 [Y]补=0 0010
（+5补码）
0 0101
2) X= –3 [X]补=1 1101 Y= –2 [Y]补=1 1110 1 1011 （– 5补码）
+A：打开控制门，将A送∑。 +B：打开控制门，将B送∑。 +B：打开控制门，将B送∑。 +1：控制末位加 1 。 ∑ A +1
（2）补码加减运算器粗框
∑
加法器输出端：
∑ A：打开控制门，将结 果送A输入端。 CPA：将结果打入A。 +A A B B
+B +B
A(X补)
CPA
B(Y补)
溢出判别
概念：运算结果超出规定字长的机器数 的取值范围，称为溢出(overflow)。 ① 正溢：超过最大正数； ② 负溢：超出最小负数
（1）A=3 B=2 （2）A=10 B=7 3+2： 0 0011 10+7： 0 1010 0 10111 Cf=0 0 0010 Cf=0 C =0 0 0101 正确 C =1 1 0001 正溢 （3）A= -3 B= -2 （4）A= -10 B= -7 1 1 -3+(-2)： 1101 -10+(-7)： 0110 Cf=1 11 11110 Cf=1 11 1001 C =1 1 1011 正确 C =0 0 1111 负溢 （5）A=6 B= -4 （6）A= -6 B=4 0 6+(-4)： 0110 -6+4： 1 1010 Cf=1 11 11100 Cf=0 0 0100 C =1 0 0010 正确 C =0 1 1110 正确
（1）A=3 B=2 （2）A=10 B=7 3+2： 0 0011 10+7： 0 1010 0 0010 0 0111 0 0101 正确 1 0001 正溢 （3）A= -3 B= -2 （4）A= -10 B= -7 1 1 -3+(-2)： 1101 -10+(-7)： 0110 1 1110 1 1001 1 1011 正确 0 1111 负溢 （5）A=6 B= -4 （6）A= -6 B=4 0 6+(-4)： 0110 -6+4： 1 1010 1 1100 0 0100 0 0010 正确 1 1110 正确
1. 硬件判断逻辑一（FA、FB与Fh的关系） 溢出= FA FB Fh FA FB Fh
2. 硬件判断逻辑二（Cf与C的关系） 溢出= Cf C
3. 硬件判断逻辑三（双符号位）
（1）3+2： （2）10+7： 00 0011 第一符号位Fh1 00 1010 00 0010 00 0111 00 0101 正确 01 0001 （3）-3+(-2)： （4）-10+(-7)： 11 1101 第二符号位Fh2 11 0110 11 1110 11 1001 11 0111 正确 10 1111 （5）6+(-4)： （6）-6+4： 00 0110 11 1010 11 1100 00 0100 00 0010 正确 11 1110
运 算 方 法
计算机进行算术运算的特点：
(1)所有数据都是用二进制数位形式来表示的。
(2)在机器内部，数是以编码形式即机器数来表示的。 (3)机器运算规模有限，因而机器运算就要解决运算方 法、数据表示格式及数据长度的选取、规定等问题。 (4)用计算机进行运算时，都要把复杂的运算，简化为 一系列的、最基本的运算才能实现。计算机可以实现 的基本运算有算术运算(加、减、乘、除等)和逻辑运算 (与、或、异或等)。
虑到所有情况的加法运算，好像缺少了什么似
的不全，所以称为半加器。
被 ：F＝A＋B＝CS C S 0 0 0 1 0 1 1 0
A B
S
An HA Bn
Cn Sn
C
由于半加器电路只能处理没有前级进位的加法 运算，但在二进制多个位的加法运算中，除了最右 边一个位不会有前级进位外，其余的位都有可能出 现前级进位，因此必须在半加器电路中再增加前级 进位的输入端，虽然只比半加器电路多了个前级进 位输入端，但是可以处理全部情况所有可能的加法
11 0110 10 1100 11 0110 11 1011
移位规则 数符不变 （单：符号位不变；双：第一符号位不变）。