集成电路版图基础
合集下载
集成电路版图设计基础第二章：基本IC单元版图设计
电流 10 1 2 3 4 5 80 6 7 8
school of phye
basics of ic layout design
3
基本IC单元版图设计 – 电阻
方块/薄层电阻： - 设计/工艺/规则手册： 薄层电阻（率）ρ - 对于薄层电阻，同一种材料层，不同制造商的数值会有所不同，其中 一个可能的原因是厚度的不同。 - 用“四探针测试”法探测每方欧姆数值（R=V/I）。 - ic中典型的电阻值： poly栅： 2~3欧姆/方 metal层： 20~100m欧姆/方 diffusion： 2~200欧姆/方 - 工艺中的任何材料都可以做电阻。 常用的材料有poly和diffusion。 常用电阻器阻值范围： 10~50 欧姆 100~2k 欧姆 2k~100k 欧姆 - 电阻值计算公式： R = （L/W）* ρ
3
5
高阻值电阻的狗骨结构
方块数=5+2个拐角=6方
school of phye basics of ic layout design 13
4
基本IC单元版图设计 – 电阻
设计的重要依据: 电流密度 - 对于选择电阻的宽度，电流密度是重要的。 如果需要通过电阻大量的电流，你会使用一个大的、粗的线。 - 电流密度是材料中能够可靠流过的电流量。 工艺手册中有关于某些特定材料电流密度的介绍，工艺中任何能够被 用于传导电流的材料都有一个对应的电流密度，制造商的这些数据是 根据薄层厚度来确定的。 典型的电流密度大约是“每微米宽度0.5mA”。和宽度有关是因为设计 得越宽，能够通过的电流越多。 - 有时，在工艺手册中会告知“熔断电流”大小，就是在一定的时间内 毁 坏电阻所需的电流大小。 Imax = D * W Imax：最大允许可靠流过的电流mA D： 材料的电流密度 mA/um W： 材料的宽度 um
模拟集成电路版图设计基础
这就需要我们绘制版图, 生产商拿到版图生成的 cdl文件就明确了！
一、什么是版图？
• 版图是一组相互套合的图形,各层版图相应于不 同的工艺步骤,每一层版图用不同的图案来表示, 版图与所采用的制备工艺紧密相关. • 版图设计：根据逻辑与电路功能和性能要求以及 工艺水平要求来设计光刻用的掩膜版图,是集成 电路设计的最终输出.
为例 NMOS管,做在P衬底上,沟
道为P型,源漏为N型 2> 包括层次： NIMP,N+注入 DIFF,有源区 Poly,栅
NMOS版图
五、版图的组成
1.1MOS管
1> PMOS管 以TSMC,CMOS,N单阱工艺
为例 PMOS管,做在N阱中,沟道
为N型,源漏为P型 2> 包括层次：
NWELL,N阱 PIMP,P+注入 DIFF,有源区 Poly,栅 M1,金属
离子注入 SiO2
集成电路工艺基础
以上每道工序都是需要掩膜 版的,那掩膜版的大小怎么定
呢？如何精确呢？
P-Si N＋ (e)
P-Si
N＋
(f)
SiO2 〔5 淀积SiO2, 将整个结构用SiO2覆盖起来, 刻出与
淀积SiO2
源区和漏区相连的接触孔. 〔6 把铝或其它金属蒸上去, 刻出电极及互连线
铝电极引出 SiO2 (场氧)
九、版图的艺术
1.模拟版图和数字版图的首要目标 2.首先考虑的三个问题 3. 匹配
3.1 匹配中心思想 3.2 匹配问题 3.3 如何匹配
九、版图的艺术
1. 模拟电路和数字电路的首要目标 2. 模拟电路关注的是功能 3. 1> 电路性能、匹配、速度等 4. 2> 没有EDA软件能全自动实现,所以需要手工处理
集成电路版图基础-CMOS版图篇01
对管
缓冲器中的一级反相器
运放对管
大尺寸器件存在的问题： 寄生电容； 栅极串联电阻
大面积的栅极与衬底之间有氧化 层隔绝，形成平板电容
栅电压降低
细长的栅极存在串联电阻，导 致栅极两端电压不同
MOS管寄生电容值
C W L C0
MOS管栅极串联电阻值
R W / L R
S G
电路图
版图
栅极竖直方向排列
电路图
版图
三个或三个以上MOS管并联。 类似大尺寸MOS管的拆分连接
源和漏的并联都用金属连接（叉指型）
（3）MOS管的复联 复联是同时存在MOS管串联和并联的情 况。
二、集成电路版图设计方法
棒状图设计 ： 为了方便地从电路中得到最有效的源漏共 用版图，可以使用“棒状图设计”，在绘 制版图之前先制作结构草图。 可以很好的解决器件布局问题
Hale Waihona Puke 8、MOS管阵列的版图实现
(1) MOS管的串联。 N1的源、漏区为X和Y，N0的源、漏区为Y和Z。 利用源漏共用，得到两个MOS管串联连接的版图。 电路图
N1和N0串联版图
N1、 N0版图
任意个MOS管串联。 例如3个MOS管串联的版图。
电路图
版图
（2）MOS管并联(并联是指它们的源和源连 接，漏和漏连接，各自的栅还是独立的。) 栅极水平放置
“混合棒状图”法：
矩形代表有源区(宽度不限)； 实线代表金属； 虚线代表多晶硅；
“×”代表引线孔。其它层次不画,
通常靠近电源vdd的是P管，靠近地线gnd 的是N管。
反相器棒状图
电路图-棒状图-版图
a
b
集成电路模拟版图设计基础
GND
电路图
版图
第一部分：了解版图
2. 版图的意义： 3. 1）集成电路掩膜版图设计师实现集成电路制造
所必不可少的设计环节，它不仅关系到集成电路 的功能是否正确，而且也会极大程度地影响集成 电路的性能、成本与功耗。 4. 2）它需要设计者具有电路系统原理与工艺制造 方面的基本知识，设计出一套符合设计规则的 “正确”版图也许并不困难，但是设计出最大程 度体现高性能、低功耗、低成本、能实际可靠工 作的芯片版图缺不是一朝一夕能学会的本事。
第四部分：版图设计艺术
6）保证对称性 6.1 轴对称的布局 6.2 四角交叉布局 6.2.1 缓解热梯度效应和工艺梯度效应的影响 6.2.2 连线时也要注意对称性 同一层金属 同样多的瞳孔 同样长的金属线 6.3 器件之间、模块之间，尽量让所有东西布局对称 7）信号线匹配 7.1 差分信号线，彼此靠近，相同长度 7.2 寄生效应相同，延迟时间常数相同，信号上升下降时间相同 8）器件尺寸的选择 8.1 相同的宽度 8.2 尺寸大些 8.2.1 工艺刻蚀偏差所占的比例小些
2.1器件 2.1.2 电阻 选择合适的类型，由电阻阻值、方块电
阻值，确定 W、L；R=L/W*R0
电阻类型
电阻版图
第二部分：版图设计基础
2.1器件 2.1.3 电容
1) 电容值计算C=L*W*C0 2) 电容分类：
poly电容 MIM电容 基于单位面积电容值 MOS电容 源漏接地，基于栅电容， C=W*L*Cox
IC模拟版图设计
第三部分：版图的准备 必要文件 设计规则 DRC文件 LVS文件
第三部分：版图的准备
1. 必要文件 PDK *.tf display.drf DRC LVS cds.lib .cdsenv .cdsinit
集成电路版图设计基础第五章：模拟IC版图
电源分布是版图设计中非常重要 的一个环节，它涉及到如何合理 地分布电源网络，以保证电路的
稳定性和性能。
常用的电源分布技术包括电源网 格、电源岛和电源总线等，这些 技术可以有效减小电源网络的阻
抗和减小电压降。
热设计
在模拟IC版图设计中，热设计 是一个不可忽视的环节，它涉 及到如何有效地散热和防止热 失效。
验证与测试
功能验证
通过仿真测试或实际测试，验证版图实现的电路功能是 否正确。
时序验证
检查电路时序是否满足设计要求，确保电路正常工作。
ABCD
性能测试
对版图实现的电路进行性能测试，包括参数、频率、功 耗等方面的测试。
可测性、可维护性和可靠性测试
对版图进行测试，验证其在测试、维修和可靠性方面的 表现是否符合要求。
02
模拟IC版图设计流程
电路设计
确定设计目标
根据项目需求，明确电路 的功能、性能指标和限制 条件。
选择合适的工艺
根据电路需求，选择合适 的工艺制程，确保电路性 能和可靠性。
电路原理图设计
使用电路设计软件，根据 电路功能和性能要求，设 计电路原理图。
参数提取与仿真验证
对电路原理图进行仿真验 证，提取关键参数，确保 电路性能满足设计要求。
版图布局
确定版图布局方案
模块划分与放置
根据电路原理图和工艺制程要求，确定合 理的版图布局方案。
将电路原理图划分为若干个模块，合理放 置在版图上，确保模块间的连接关系清晰 、简洁。
电源与地线设计
考虑可测性、可维护性和可靠性
合理规划电源和地线的分布，降低电源和 地线阻抗，提高电路性能。
在版图布局时，应考虑测试、维修和可靠 性等方面的需求。
集成电路版图基础
DRC文件
第三部分：版图的准备
4. LVS文件
4.1 LVS: layout versus schematic， 用来进行版图与电路 图对比。 4.2 我们通常使用calibre 这个 工具来进行lvs 检查， 根据run 出来的错误提 示去改正版图，最后 清掉所有的lvs错误。
第三部分：版图的准备
第四部分：版图设计艺术
1.
模拟电路和数字电路的首要目标
模拟电路关注的是功能 1) 电路性能、匹配、速度等 2) 没有EDA软件能全自动实现，所以需要手工处理 数字电路关注的是面积 1) 什么都是最小化 2) Astro、appollo等自动布局布线工具
PMOS版图
第二部分：版图设计基础
以TSMC ,CMOS ,P型衬底单 Nwell工艺为例：NMOS的版 图包括以下层次的图形： NIMP (N+注入) DIFF（有源区） Poly （栅） CONT（过孔） Metal1 （金属） 以TSMC ,CMOS ,P型衬底单 Nwell工艺为例：PMOS的版 图包括以下层次的图形： Nwell （N阱） PIMP (P+注入) DIFF（有源区） Poly （栅） CONT（过孔） Metal1 （金属）
4.3 lvs command file 的设定： 1) 根据你的工艺以及需 求选择你所需要的验 证检查。 2) 选择用命令界面运行 LVS，定义查看LVS报 告文件及LVS报错个 数。
定义金 属层数 关闭ERC 检查
用命令跑 LVS的方式
LVS COMPARE CASE NAMES SOURCE CASE YES LAYOUT CASE YES
IC模拟版图设计
目录
第一部分：了解版图
《集成电路版图设计》课件
元器件工作原理
了解各种元器件的工作原理是进行版图设计的基础，如晶 体管的工作原理涉及到载流子的运动和电荷的积累等。
元器件版图设计规则
在进行元器件版图设计时，需要遵循一定的设计规则，如 电阻的阻值计算、电容的容量计算等，以确保设计的准确 性和可靠性。
集成电路工艺
01 02
集成电路工艺流程
集成电路的制造需要经过多个工艺步骤，包括薄膜制备、光刻、刻蚀、 掺杂等，这些工艺步骤的参数和条件对集成电路的性能和可靠性有着重 要影响。
学生需要按照指导要求，完成集成电路版图设计实践任务，并
提交实践报告。
集成电路版图设计实践图设计
案例四
某混合信号集成电 路版图设计
案例一
某数字集成电路版 图设计
案例三
某射频集成电路版 图设计
案例五
某可编程逻辑集成 电路版图设计
集成电路版图设计实践经验总结
实践经验总结的重要性
特点
集成电路版图设计具有高精度、 高复杂度、高一致性的特点，需 要综合考虑电路功能、性能、可 靠性以及制造工艺等多个方面。
集成电路版图设计的重要性
01
02
03
实现电路功能
集成电路版图设计是将电 路设计转化为实际产品的 关键环节，是实现电路功 能的重要保障。
提高性能和可靠性
合理的版图设计可以提高 集成电路的性能和可靠性 ，确保产品在长期使用中 保持稳定。
DRC/LVS检查
进行设计规则检查和版图验证 ，确保版图设计的正确性和可 制造性。
布图输出
将版图数据输出到制造环节， 进行硅片的制作。
02
集成电路版图设计基础知识
半导体材料
半导体材料分类
半导体材料分为元素半导体和化合物半导体两大类，元素半导体包括硅和锗，化合物半导 体包括三五族化合物（如砷化镓、磷化镓等）和二六族化合物（如硫化镉、硒化镉等）。
了解各种元器件的工作原理是进行版图设计的基础，如晶 体管的工作原理涉及到载流子的运动和电荷的积累等。
元器件版图设计规则
在进行元器件版图设计时，需要遵循一定的设计规则，如 电阻的阻值计算、电容的容量计算等，以确保设计的准确 性和可靠性。
集成电路工艺
01 02
集成电路工艺流程
集成电路的制造需要经过多个工艺步骤，包括薄膜制备、光刻、刻蚀、 掺杂等，这些工艺步骤的参数和条件对集成电路的性能和可靠性有着重 要影响。
学生需要按照指导要求，完成集成电路版图设计实践任务，并
提交实践报告。
集成电路版图设计实践图设计
案例四
某混合信号集成电 路版图设计
案例一
某数字集成电路版 图设计
案例三
某射频集成电路版 图设计
案例五
某可编程逻辑集成 电路版图设计
集成电路版图设计实践经验总结
实践经验总结的重要性
特点
集成电路版图设计具有高精度、 高复杂度、高一致性的特点，需 要综合考虑电路功能、性能、可 靠性以及制造工艺等多个方面。
集成电路版图设计的重要性
01
02
03
实现电路功能
集成电路版图设计是将电 路设计转化为实际产品的 关键环节，是实现电路功 能的重要保障。
提高性能和可靠性
合理的版图设计可以提高 集成电路的性能和可靠性 ，确保产品在长期使用中 保持稳定。
DRC/LVS检查
进行设计规则检查和版图验证 ，确保版图设计的正确性和可 制造性。
布图输出
将版图数据输出到制造环节， 进行硅片的制作。
02
集成电路版图设计基础知识
半导体材料
半导体材料分类
半导体材料分为元素半导体和化合物半导体两大类，元素半导体包括硅和锗，化合物半导 体包括三五族化合物（如砷化镓、磷化镓等）和二六族化合物（如硫化镉、硒化镉等）。
详细的集成电路版图基础介绍-CMOS版图
(4)最小延伸 例如，多晶栅极
须延伸到有源区 外一定长度。
在符合设计规则的前 提下， 争取最小的版图面积
5、阱与衬底连接
通常将PMOS管的衬底接高电位（正压）； NMOS管的衬底接低电位（负压），以保 证电路正常工作
衬底材料导电性较差，为了保证接触的效 果，需要在接触区域制作一个同有源区类 似的掺杂区域降低接触电阻，形成接触区。
大面积的栅极与衬底之间有氧化 层隔绝，形成平板电容
栅电压降低
细长的C W LC0
MOS管栅极串联电阻值
R W / L R
S G
D
设计方法 （1）分段──
大尺寸MOS管分段成若干小尺寸MOS管。
(a) MOS管的W/L=200/1
CMOS集成电路版图基础
定义版图
什么是版图？ 集成电路制造工艺中，通过光刻和刻蚀将
掩膜版上的图形转移到硅片上。这种制造 集成电路时使用的掩膜版上的几何图形定 义为集成电路的版图。 版图要求与对应电路严格匹配，具有完全 相同的器件、端口、连线
一、单个MOS管的版图实现
栅极负责施加控制电压 源极、漏极负 责电流的流进 流出
MOS器件版图图层 ——NMOS
N型注入掩模——NSELECT 有源扩散区——ACTIVE 多晶硅栅——POLY 引线孔——CC 金属一——METAL1 通孔一——VIA 金属二——METAL2
结构图 立体结构和俯视图
多晶硅栅（POLY）
金属一（METAL1）
引线孔（CC）
N型注入掩模 （NSELECT）
a）由源、栅和漏组成的器件；
b）衬底连接。
源区、沟道区和漏区合称为MOS管的 有源区(Active），有源区之外的区域 定义为场区（Fox)。有源区和场区之 和就是整个芯片表面即基片衬底 （SUB）。
集成电路版图基本知识
Analog circuit layout
一、MOS器件的对称 性
1.把匹配器件相互靠近 放置
2.保持器件相同方向
3.增加虚拟器件提高对称性
4.共中心
5.器件采用指状交叉布线方式
NMOS W=5u L=2u:
NMOS W=5u L=12u
NMOS W=5u L=29u:
MOS晶体管
– 在物理版图中, 只要一条多晶硅跨过一个有 源区就形成了一个MOS晶体管, 将其S, G, D, B四端用连线引出即可与电路中其它元件连接.
MOS晶体管的电特性 – MOS晶体管是用栅电压控制源漏电流的器件, 重要的公式是萨方程(I-V方程):
IDS=k′•W/L•[(VG-VT-VS)2-(VG-VT-VD)2]
NWELL电阻 * 因为阱是低掺杂的, 方块电阻较大, 因此大阻值的电阻亦可以用阱来做
MOS管电阻 * 工作在线性区的MOS管可用作电阻 * 它是一个可变电阻, 其变化取决于各极电压的变化：
集成电容
电容 * 两端元件，电荷的容器——Q=CV * 最基本的无源元件之一，是电源滤波电路，
做源漏及阱或衬底连接区的注入属线2做金属连线封闭图形处保留铝版图流程nwell1版图流程activearea2版图流程polysilicon3版图流程activeareaimplant4版图流程contact5版图流程metal反相器版图与电原理图cmos工艺中的元件寄生二极管和三级管mos晶体管版图和结构nmos晶体管剖面图版图和结构pmos晶体管剖面图典型的mos管图形目前流行的ic结构及其版图特征目前流行最广泛的是si栅cmos电路主要是通信方面的电路
pmos
Vdd
W = 13u pmos L = 2u
集成电路版图基础.pdf
实例：反向器
由一个NMOS，一个PMOS组成， 先画出两个正确尺寸的mos版图， 然后对mos的四端进行连线。
第二部分：版图设计基础
2.1.2 电阻
根据电路选择的电阻类型(ppolyf_s)、电阻的W/L值来画版图，相对应的电 阻类型应当由哪些层的图形组成，这个参照厂家提供的design rule。
1）集成电路掩膜版图设计是实现集成电路制造所必不 可少的设计环节，它不仅关系到集成电路的功能是 否正确，而且也会极大程度地影响集成电路的性能、 成本与功耗。
2）它需要设计者具有电路系统原理与工艺制造方面的 基本知识，设计出一套符合设计规则的“正确”版 图也许并不困难，但是设计出最大程度体现高性能、 低功耗、低成本、能实际可靠工作的芯片版图缺不 是一朝一夕能学会的本事。
第二部分：版图设计基础
4) 打开cell a--工作区和层次显示器
电路转换为选定工艺的版图，版图设计完成后，将版图的数据发 给foundry，foundry收到数据后按照数据制作掩膜版（mask）， mask上的图形就代表了最终在芯片加工上需要保留或者需要刻蚀 掉的位置。
VDD
3u/0.18u
IN
OUT
1u/0.18u
GND
电路图
版图
第一部分：了解版图
3. 版图的意义：
第四部分：版图的艺术（这个作为后期目标，暂作了解）
1. 模拟版图和数字版图的首要目标 2. 匹配 3. 寄生效应 4. 噪声 5. 布局规划 6. ESD 7. 封装
IC模拟版图设计
第一部分：了解版图
1. 芯片是怎么来的 2. 版图的定义 3. 版图的意义 4. 版图的工具 5. 版图的设计流程
1) 启动软件
使用Xmanager登陆linux服务器
由一个NMOS，一个PMOS组成， 先画出两个正确尺寸的mos版图， 然后对mos的四端进行连线。
第二部分：版图设计基础
2.1.2 电阻
根据电路选择的电阻类型(ppolyf_s)、电阻的W/L值来画版图，相对应的电 阻类型应当由哪些层的图形组成，这个参照厂家提供的design rule。
1）集成电路掩膜版图设计是实现集成电路制造所必不 可少的设计环节，它不仅关系到集成电路的功能是 否正确，而且也会极大程度地影响集成电路的性能、 成本与功耗。
2）它需要设计者具有电路系统原理与工艺制造方面的 基本知识，设计出一套符合设计规则的“正确”版 图也许并不困难，但是设计出最大程度体现高性能、 低功耗、低成本、能实际可靠工作的芯片版图缺不 是一朝一夕能学会的本事。
第二部分：版图设计基础
4) 打开cell a--工作区和层次显示器
电路转换为选定工艺的版图，版图设计完成后，将版图的数据发 给foundry，foundry收到数据后按照数据制作掩膜版（mask）， mask上的图形就代表了最终在芯片加工上需要保留或者需要刻蚀 掉的位置。
VDD
3u/0.18u
IN
OUT
1u/0.18u
GND
电路图
版图
第一部分：了解版图
3. 版图的意义：
第四部分：版图的艺术（这个作为后期目标，暂作了解）
1. 模拟版图和数字版图的首要目标 2. 匹配 3. 寄生效应 4. 噪声 5. 布局规划 6. ESD 7. 封装
IC模拟版图设计
第一部分：了解版图
1. 芯片是怎么来的 2. 版图的定义 3. 版图的意义 4. 版图的工具 5. 版图的设计流程
1) 启动软件
使用Xmanager登陆linux服务器
第3章 集成电路版图设计基础
2012-5-16
韩 良
8
(5) 几 何 设 计 规 则 图 示
J
2012-5-16
PO
6-S 3-S2
H
N+/P+
A N+
4-E
3-S2
(OD) P+
E I P+
5-W 7-S2 4-S3 5-E
4-E
DC
C
C
N-Well
D2
5-E
4-S1
PO PO
4-S3
PO
D2
7-S2
B
4-W 6-W 6-S
7
的各种距离
集成电路设计原理
国际微电子中心
3.1.2 几何设计规则 几何设计规则
（4）影响几何设计规则的因素 ） 制版能力：制版设备、掩膜版质量、 ①制版能力：制版设备、掩膜版质量、操作水平等 ②光刻水平：光刻设备、光刻胶质量、操作水平等 光刻水平：光刻设备、光刻胶质量、 ③介质成分、厚度以及杂质分布均匀度等 介质成分、 ④掩膜对准容差：掩膜容差、光刻对准容差（多次性） 掩膜对准容差：掩膜容差、光刻对准容差（多次性） ⑤横向扩散：与PN结深度有关 ，具有方向性 横向扩散： 结 ⑥耗尽层宽度：与工作电压、杂质浓度有关 耗尽层宽度：与工作电压、 ⑦可靠性的余度：包括其它未考虑因素 可靠性的余度：
2012-5-16 韩 良 14
集成电路设计原理
国际微电子中心
3.2.1 隔离区划分原则 隔离区划分原则
①NPN管 管 集电极电位不相同的 集电极电位不相同的NPN晶体管必须放在不同 相同的 晶体管必须放在不同 的隔离区，而集电极电位相同的 的隔离区，而集电极电位相同的NPN晶体管可以放 晶体管可以放 在同一个隔离区内。 在同一个隔离区内。
集成电路版图基本知识
集成电阻 • 电阻
* 两端元件——V=RI * 最基本的无源元件之一，是输入输出静电保护电路， 模 拟电路中必不可少的元件 * 方块电阻，线性，寄生效应
集成电阻
多晶硅电阻 * 多晶硅电阻做在场区上. * 其方块电阻较大, 因此可以作为电阻. 如在作电阻的多晶硅处注入杂质, 使其方块电阻变大, 可制作阻值很大的电阻.
版图流程——Active Area Implant（4）
版图流程——Contact（5）
版图流程——Metal 1（6）
反相器版图与电原理图
CMOS工艺中的元件
MOS晶体管 – 版图和结构 – 电特性 – 隔离 – 串联和并联
连线 集成电阻 集成电容 寄生二极管和三级管
MOS晶体管
NMOS晶体管的 版图和结构
NMOS晶体管剖面图
PMOS晶体管的 版图和结构பைடு நூலகம்
PMOS晶体管剖面图
典型的MOS管图形
目前流行的IC结构及其版图特征
目前流行最广泛的是Si栅CMOS电路，主要是 通信方面的电路。另一类是双极电路，用于高 速、高压或强驱动方面。第三类是BiCMOS， 用于一些高要求的地方，比如电压控制、光纤 发送接收放大器、电平转换等。
MOS晶体管的电特性
– VG, VS, VD分别是栅, 源, 漏端的电压, VT是开启电 压.– k′是本征导电因子, k′=µ•Cox/2, µ是表面迁移率, 属于硅材料参数, Cox是单位面积栅电容,属于工艺参 数
– W, L分别是MOSFET的沟道宽度和长度,属于物理参 数
– 管子的最小沟道长度Lmin标志着工艺的水平——特 征尺寸, 如0.35um, 0.18um. W表示管子的大小, W越 大则管子越大,导电能力越强, 等效电阻越小.
集成电路版图基础知识练习
一、填空1.ls (填写参数)命令用于显示隐藏文件。
（-a）2.进入当前目录的父目录的命令为(%cd ..)3.查看当前工作目录的命令为：（%pwd）4.目录/home/www/uuu已建立，当前工作目录为/home/www，采用绝对路径进入/home/www/uuu的命令为：（%cd /home/www/uuu）5.假设对letter文件有操作权限，命令%chmod a+rw letter会产生什么结果：（对所有的用户增加读写权限。
）6.显示当前时间的命令为：（%date）7.打开系统管理窗口的命令为：（%admintool）8.与IP地址为166.111.4.80的主机建立FTP连接的命令为：（%ftp 166.111.4.80or %ftp %open 166.111.4.80）9.建立FTP连接后，接收单个文件的命令为：（%get）10.建立FTP连接后，发送多个文件的命令为：（%mput）11.有一种称为0.13um 2P5M CMOS单井工艺, 它的特征线宽为______，互连层共有_____层，其电路类型为_______。
0.13um 7 CMOS12.请根据实际的制造过程排列如下各选项的顺序：a.生成多晶硅b.确定井的位置和大小c.定义扩散区，生成源漏区d.确定有源区的位置和大小e.确定过孔位置正确的顺序为：___ _________________。
bdace13.集成电路中的电阻主要有__________, ____________, _____________三种。
井电阻，扩散电阻，多晶电阻14.为方便版图绘制，通常将Contact独立做成一个单元，并以实例的方式调用。
若该Contact单元称为P型Contact，由4个层次构成，则该四个层次分别为：_________，_________, _________, ___________. active, P+ diffusion, contact, metal.15.CMOS工艺中，之所以要将衬底或井接到电源或地上，是因为___________________________________。
集成电路版图基础教学大纲
《集成电路技术基础》课程教学大纲课程代码：2103020380课程名称：集成电路版图基础Integrated circuit layout foundation学分：2总学时：32（其中：理论学时：32）先修课程：模拟电子技术A（2103010191），数字电子技术A（2103050132）适用对象：本二电气信息类一、课程地位、作用与任务（一）课程的地位及教学目标集成电路版图与工艺是高等学校电子科学与技术专业开设的一门专业必修课。
本课程的教学目标在于学习集成电路的版图设计、集成电路的基本制造工艺及各种器件工艺。
（二）知识、能力及技能方面的基本要求通过学习本课程，使学生掌握集成电路设计所涉及的三种基本工艺：标准双极工艺、CMO S硅栅工艺和BiCMOS工艺，以及各种器件版图的设计，包括无源器件、二极管、双极型晶体管和场效应晶体管。
在此基础上进一步学习版图布局布线的知识。
要求学生能看懂并会设计简单的版图。
（三）实施说明参考学时为48学时。
内容包括集成电路制造工艺、器件版图设计、版图的布局布线以及版图设计软件和工艺仿真软件的介绍。
重点难点部分力求与实际相结合。
在教学中采用黑板授课与多媒体授课相结合。
（四）对先修课的要求本课程的教学必须在完成先修课程之后进行。
本课程的先修课程为半导体物理和晶体管原理。
（五）对习题课、实践环节的要求习题由教师根据教学内容选取，习题解答以上网或电子邮件形式共享和习题课上讲解相结合的方法。
二、教学内容及组织掌握半导体集成电路版图设计方法，使学生具备半导体集成电路版图设计的基本能力。
四、课程考核平时成绩30%，实验30%,期末考试40%五、教学说明1. 独立获取知识的能力——通过力学、版图理论内容的学习，逐步掌握科学的学习方法，阅读并理解版图设计原理、参考书和科技文献，不断地扩展知识面，增强独立思考的能力，更新知识结构。
2. 科学观察和思维的能力——运用参考书的基本理论和基本观点，通过观察、分析、综合、演绎、归纳、科学抽象、类比联想、实验等方法培养发现问题和提出问题的能力，并对所涉问题有一定深度的理解，判断研究结果的合理性。
集成电路模拟版图设计基础106页PPT
第四部分：版图的艺术
1. 模拟版图和数字版图的首要目标 2. 首先考虑的三个问题 3. 匹配 4. 寄生效应 5. 噪声 6. 布局规划 7. ESD 8. 封装
IC模拟版图设计
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第一部分：了解版图
PMOS版图
第二部分：版图设计基础
2.1 器件
反向器
器件剖面图及俯视图
器件版 图
第二部分：版图设计基础
2.1 器件
2.1.1 MOS管 1)反向器
VDD
3u/0.18u
IN
OUT
1u/0.18u
2)NMOS，PMOS
3)金属连线
GND
4)关于Butting Contact部分
第二部分：版图设计基础
2）它需要设计者具有电路系统原理与工艺制造方面的基 本知识，设计出一套符合设计规则的“正确”版图也 许并不困难，但是设计出最大程度体现高性能、低功 耗、低成本、能实际可靠工作的芯片版图缺不是一朝 一夕能学会的本事。
第一部分：了解版图
3. 版图的工具：
– Cadence
Virtuoso Dracula Assura Diva
IC模拟版图设计
目录
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第二部分：版图设计基础
1. 认识版图 2. 版图组成两大部件 3. 版图编辑器 4. 电路图编辑器 5. 了解工艺厂商
目录
第三部分：版图的准备
1. 必要文件 2. 设计规则 3. DRC文件 4. LVS文件
第二部分：版图设计基础
1. 模拟版图和数字版图的首要目标 2. 首先考虑的三个问题 3. 匹配 4. 寄生效应 5. 噪声 6. 布局规划 7. ESD 8. 封装
IC模拟版图设计
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第一部分：了解版图
PMOS版图
第二部分：版图设计基础
2.1 器件
反向器
器件剖面图及俯视图
器件版 图
第二部分：版图设计基础
2.1 器件
2.1.1 MOS管 1)反向器
VDD
3u/0.18u
IN
OUT
1u/0.18u
2)NMOS，PMOS
3)金属连线
GND
4)关于Butting Contact部分
第二部分：版图设计基础
2）它需要设计者具有电路系统原理与工艺制造方面的基 本知识，设计出一套符合设计规则的“正确”版图也 许并不困难，但是设计出最大程度体现高性能、低功 耗、低成本、能实际可靠工作的芯片版图缺不是一朝 一夕能学会的本事。
第一部分：了解版图
3. 版图的工具：
– Cadence
Virtuoso Dracula Assura Diva
IC模拟版图设计
目录
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第二部分：版图设计基础
1. 认识版图 2. 版图组成两大部件 3. 版图编辑器 4. 电路图编辑器 5. 了解工艺厂商
目录
第三部分：版图的准备
1. 必要文件 2. 设计规则 3. DRC文件 4. LVS文件
第二部分：版图设计基础
集成电路版图设计基础-第1章续：设计规则
编号
描述
尺寸
6.1
最小焊盘大小
90
目的与作用 封装、邦定需要
6.2
最小焊盘边间距
80
防止信号之间串绕
6.3
最小金属覆盖焊盘
6.0
保证良好接触
6.4
焊盘外到有源区最小距
25.0
离
提高可靠性需要
2020/6/1
《集成电路设计基础》
22
版图几何设计规则
Pad设计规则示意图
2020/6/1
《集成电路设计基础》
集成电路版图设计基础
basics of IC layout design
instructor: Jiang Hao e-mail:jianghao@
2007级微电子
1
1 工艺流程的定义
版图中的工艺层通常是版图设计者定义 工艺的抽象工艺层，它们并不一一对应于芯片 制造时所需要的掩膜层。芯片制造时所需要的 掩膜层是由抽象工艺层给出的版图数据经过逻 辑操作（“与”、“或”或“取反”）获得。
设计者的设计准则(‘rule’ for performance)，用 以提高电路的某些性能，如匹配，抗干扰，速 度等
2007级微电子
28
设计规则的运用
TASK1：设计一个反相器的版图，其中的 NMOS和PMOS晶体管均为最小尺寸（课堂演 示+学生练习）
2007级微电子
29
规则越保守，能工作的电路就越多(即成品率 越高)。
规则越富有进取性，则电路性能改进的可能性 也越大，这种改进可能是以牺牲成品率为代价 的。
2020/6/1
《集成电路设计基础》
8
版图几何设计规则
• 有几种方法可以用来描述设计规则 。其中包括：
模拟集成电路版图基础讲解
• 电阻连接： – 假设最后所得结果是200ohms。接下来把这2 块用金属线连在一起，那么 可以得到400ohms 加上连线阻值的测量结果。所有材料都有阻值，金属 也不例外，因此电阻的和会比400ohms 大一些。
方块电阻
• 直接连接： – 如果把这2 块直接连在一起，那么可以测量得到阻值正好是 400ohms。
– 它不仅具有寄生效应小 – 与偏置电压无关 – 低的温度系数 – 单位面积的电容值很高。
– 在制作固定面积金属电容中，交叉金属来得到 更大电容的方法同样可以用在POLY 电容中， 我们形象的称之为“三明治电容”
几种集成电容的比较
电阻电容画法实例: 电阻画法实例
• 现在以1.5K 和250Ω的Poly 电阻为例，介绍一下电阻的画 法。 – 首先查到Poly 的方块电阻值为25Ω/□ – 先做一个电阻单元，Poly 宽为2u,长为40u,两端通过引 线孔用金属引出。此电阻阻值为500Ω。
• 垂直NPN 管
– 和相同水平工艺相比较，基极面积很小，从而 就会有比较高的速度。
– NPN 的P 区这是在工艺中控制的，因此要更方 便容易一些。
• 横向NPN 管
– NPN 做成横向的结构，由于P 区必须要通过引 线孔才能把信号接出来，由于设计规则的限制， P 区面积不可能做到最小，这就完全毁掉了他 的优点。因此，对于NPN 来说一定是垂直器件。
Ｎ阱电容
• 在场效应管的栅极和衬底之间，存在寄生电容。 称之为恶性寄生。但是，如果正好需要电容，这 个寄生是需要的。
金属电容
• 扩散电容缺点：
– 传递噪声：扩散电容在PN 结上会有一个寄生电容。任 何输入到扩散电容底部平行板上的信号将会自动耦合 到衬底上。在电路设计中有些情况，需要一个电容器 阻断直流信号，但是允许交流信号传输到下个电路块。
方块电阻
• 直接连接： – 如果把这2 块直接连在一起，那么可以测量得到阻值正好是 400ohms。
– 它不仅具有寄生效应小 – 与偏置电压无关 – 低的温度系数 – 单位面积的电容值很高。
– 在制作固定面积金属电容中，交叉金属来得到 更大电容的方法同样可以用在POLY 电容中， 我们形象的称之为“三明治电容”
几种集成电容的比较
电阻电容画法实例: 电阻画法实例
• 现在以1.5K 和250Ω的Poly 电阻为例，介绍一下电阻的画 法。 – 首先查到Poly 的方块电阻值为25Ω/□ – 先做一个电阻单元，Poly 宽为2u,长为40u,两端通过引 线孔用金属引出。此电阻阻值为500Ω。
• 垂直NPN 管
– 和相同水平工艺相比较，基极面积很小，从而 就会有比较高的速度。
– NPN 的P 区这是在工艺中控制的，因此要更方 便容易一些。
• 横向NPN 管
– NPN 做成横向的结构，由于P 区必须要通过引 线孔才能把信号接出来，由于设计规则的限制， P 区面积不可能做到最小，这就完全毁掉了他 的优点。因此，对于NPN 来说一定是垂直器件。
Ｎ阱电容
• 在场效应管的栅极和衬底之间，存在寄生电容。 称之为恶性寄生。但是，如果正好需要电容，这 个寄生是需要的。
金属电容
• 扩散电容缺点：
– 传递噪声：扩散电容在PN 结上会有一个寄生电容。任 何输入到扩散电容底部平行板上的信号将会自动耦合 到衬底上。在电路设计中有些情况，需要一个电容器 阻断直流信号，但是允许交流信号传输到下个电路块。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
卜 丹
4
ＭＯＳ管版图的画法：ＮＭＯＳ
Ｐｏｌｙ （多晶硅）：栅
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
5
ＭＯＳ管版图的画法：ＮＭＯＳ
Ｎ Ｓｅｌｅｃｔ （Ｎ＋扩散）：源、漏
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
6
ＭＯＳ管版图的画法：ＮＭＯＳ
Ａｃｔｉｖｅ Ｃｏｎｔａｃｔ （有源区过孔）
《CMOS模拟集成电路设计》
卜 丹
31
双极型晶体管ＢＪＴ版图 ＮＰＮ
做发射区 做集电极欧姆接触
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
32
双极型晶体管ＢＪＴ版图 ＮＰＮ
做基区欧姆接触
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
33
双极型晶体管ＢＪＴ版图 ＮＰＮ
卜 丹
11
ＭＯＳ管版图的画法：ＰＭＯＳ
Ｎ Ｗｅｌｌ （Ｎ 阱）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
12
ＭＯＳ管版图的画法：ＰＭＯＳ
Ａｃｔｉｖｅ （有源区）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
13
ＭＯＳ管版图的画法：ＰＭＯＳ
Ｐｏｌｙ （多晶硅）：栅
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
26 Cox A
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
27
双极型晶体管ＢＪＴ版图 ＮＰＮ
做埋层
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
ＭＯＳ管版图的画法：ＰＭＯＳ
Ａｃｔｉｖｅ （有源区）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
19
ＭＯＳ管版图的画法：ＰＭＯＳ
Ｎ Ｓｅｌｅｃｔ （Ｎ＋扩散）：体
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
20
ＭＯＳ管版图的画法：ＰＭＯＳ
Ａｃｔｉｖｅ Ｃｏｎｔａｃｔ （有源区过孔）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
7
ＭＯＳ管版图的画法：ＮＭＯＳ
Ｍｅｔａｌ １ （金属 １）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
8
ＭＯＳ管版图的画法：ＮＭＯＳ
Ａｃｔｉｖｅ （有源区）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
16
ＭＯＳ管版图的画法：ＰＭＯＳ
Ｍｅｔａｌ １ （金属 １）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
17
ＭＯＳ管版图的画法：ＰＭＯＳ
Ｎ Ｗｅｌｌ （Ｎ 阱）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
18
卜 丹
9
ＭＯＳ管版图的画法：ＮＭＯＳ
Ｐ Ｓｅｌｅｃｔ （Ｐ＋扩散）：体 Ａｃｔｉｖｅ Ｃｏｎｔａｃｔ （有源区过孔）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
10
ＭＯＳ管版图的画法：ＮＭＯＳ
Ｍｅｔａｌ １ （金属 １）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
23
电路连线的画法
不同层金属线由过孔相连接。
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
24
反向器举例
VDD（＋5V） PMOS Vi Vo NMOS
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
25
电阻版图
例２．６－１
电阻率，单位 ｃｍ ｓ方块电阻率，单位／
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
21
ＭＯＳ管版图的画法：ＰＭＯＳ
Ｍｅｔａｌ １ （金属 １）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
22
Ｐｏｌｙ Ｃｏｎｔａｃｔ 过孔的画法
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
14
ＭＯＳ管版图的画法：ＰＭＯＳ
Ｐ Ｓｅｌｅｃｔ （Ｐ＋扩散）：源、漏
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
15
ＭＯＳ管版图的画法：ＰＭＯＳ
Ａｃｔｉｖｅ Ｃｏｎｔａｃｔ （有源区过孔）
2008级
集成电路专业
36
双极型晶体管ＢＪＴ版图 横向ＰＮＰ
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
37
版图设计基础
Ｌ－Ｅｄｉｔ
版图的作用
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
2
ＭＯＳ管的版图
Ｐ４７
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
3
ＭＯＳ管版图的画法：ＮＭＯＳ
Ａｃｔｉｖｅ （有源区）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
28
双极型晶体管ＢＪＴ版图 ＮＰＮ
做外延
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
29
双极型晶体管ＢＪＴ版图 ＮＰＮ
做隔离
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
30
双极型晶体管ＢＪＴ版图 ＮＰＮ
做基区
2008级
集成电路专业
黑龙江大学
做金属电极
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
34
双极型晶体管ＢＪＴ版图 ＮＰＮ
做钝化保护
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
35
双极型晶体管ＢＪＴ版图 ＰＮＰ
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹