DSP期末试卷A

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

姓名学号专业:班级任课教师:

密封线

仰恩大学2011—2012学年第二学期期末考试试题

DSP技术试卷(A)

适用班级:09通信(开卷)

一、填空(每空1分,共10分)

1.TI公司常用的DSP芯片可以归纳为三大系列,分别为、、。2.TMS320F2812器件上有3个CPU定时器,其中用户可以在应用程序中使用的是。

3.事件管理器(EV)中的通用定时器支持4种操作模式,其中可以产生对称波形。

4.通过软件周期地向看门狗复位控制寄存器写,使看门狗计数器清零。

5.ADC模块中,其输入引脚的电压范围。

6.TMS320F2812的系统控制模块包括、锁相环、、低功耗等。

7.在EVA中,为比较单元提供时钟基准。

二、用文字简要描述下面各寄存器的主要功能(每题4分,共20分)

1.PLLCR与PCLKCR

2.GPxMUX与GPxDAT

3.IER与IFR

4.TxCON

5.ADCTRL1与ADCTRL3

三、简答题(每题6分,共30分)

1.请描述片上晶振模块允许采用的两种方式。

2.根据下图,描述GPIO各寄存器设置的流程。

3.描述CPU定时器的计数原理。

4.下图是EV中的比较单元产生非对称PWM的波形,请描述其如何产生?

5.在ADC模块中,为什么在读取结果寄存器的值时,需要先将读到的数据右移4位?

四、分析(每小题15分,共30分)

已知OSCCLK=30MHz,SysCtrlRegs.PLLCR=0xA;SysCtrlRegs.HISPCP.all=0x1;

void init_eva()

{

EvaRegs.T1PR=0xFFFF;

EvaRegs.T1CMPR=0x3C00;

EvaRegs.T1CNT=0x0000;

EvaRegs.T1CON.all=0x1042;

EvaRegs.T2PR=0x0FFF;

EvaRegs.T2CMPR=0x03C0;

EvaRegs.T2CNT=0x0000;

EvaRegs.T2CON.all=0x1042;

EvaRegs.GPTCONA.bit.TCMPOE=1;

EvaRegs.GPTCONA.bit.T1PIN=1;

EvaRegs.GPTCONA.bit.T2PIN=2;

EvaRegs.CMPR1=0x8000;

EvaRegs.CMPR2=0xC000;

EvaRegs.CMPR3=0x4000;

EvaRegs.ACTRA.all=0x0666;

EvaRegs.DBTCONA.all=0x0000;//Disable deadband

CONA.all=0xA600;

}

1.请分析SYSCLKOUT、HSPCLK、GPT1的工作时钟分别为多少,需指出它们跟那些寄存器的设置有关?

2.请分析比较单元1产生的PWM波形的周期和占空比,计算过程中需给出相关的公式?

五、计算(共10分)

已知OSCCLK=30MHz;PLLCR[3~0]=1010b;HISPCP=0010b;ADCTRL3[4~1]=0011b;ADCTRL[7]=0b;求ADCCLK,要求写出每一个计算步骤?

相关文档
最新文档