《___数字系统设计___》试卷含答案
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
,考试作弊将带来严重后果！
华南理工大学期末考试
《数字系统设计》试卷
1. 考前请将密封线内各项信息填写清楚；
所有答案请直接答在试卷上(或答题纸上)；
．考试形式：开（闭）卷；
本试卷共大题，满分100分，考试时间120分钟
(每小题2分，共16分)
大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理
( C )
CPLD即是现场可编程逻辑器件的英文简称；
CPLD是基于查找表结构的可编程逻辑器件；
早期的CPLD是从GAL的结构扩展而来；
在Altera公司生产的器件中，FLEX10K 系列属CPLD结构；
在VHDL语言中，下列对时钟边沿检测描述中，错误的是( D )
then ...;
then ...;
then ...;
在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，正确( A )
PROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一.
敏感信号参数表中，应列出进程中使用的所有输入信号；
进程由说明部分、结构体部分、和敏感信号参数表三部分组成；
当前进程中声明的信号也可用于其他进程
基于EDA软件的FPGA / CPLD设计流程，以下流程中哪个是正确的：( C )
原理图/HDL文本输入→适配→综合→时序仿真→编程下载→功能仿真→硬件测试
原理图/HDL文本输入→功能仿真→综合→时序仿真→编程下载→适配→硬件测试；
原理图/HDL文本输入→功能仿真→综合→适配→时序仿真→编程下载→硬件测试
原理图/HDL文本输入→适配→时序仿真→编程下载→功能仿真→综合→硬件测试。
关于综合，从输入设计文件到产生编程文件的顺序正确的是：(B)
．逻辑综合→高层次综合→物理综合；
B. 高层次综合→逻辑综合→物理综合；
C. 物理综合→逻辑综合→高层次综合；
D. 高层次综合→逻辑综合→时序综合；
6. 进程中的信号赋值语句，其信号更新是( C )
A. 按顺序完成；
B. 比变量更快完成；
C. 在进程的挂起时完成；
D. 都不对。
7. 下列不属于VHDL基本程序结构是（A）
A．.CONFIGURATION定义区
B．.ARCHITECTURE定义区
C．USE定义区
D．ENTITY定义区
8.下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的_（C）。
A.原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；
B.原理图输入设计方法一般是一种自底向上的设计方法；
C.原理图输入设计方法无法对电路进行功能描述；
D.原理图输入设计方法也可进行层次化设计。
二．简答题（22分）
1. 简述利用EDA技术设计数字系统的特点。(4分)
2. 什么是信号建立时间?（2分）什么是信号保持时间？（2分）
3. 仿真分为哪几个层次的仿真？（3分）
4. 实验中，对某程序进行编译时出现错误提示：“VHDL Design File “aaa.vhd”must contain an entity of the same name.”（4分）
这是什么原因？如何修改？
5.实验中，如果编译时出现“Can‟t open VHDL “WORK””这样的错误提示。
这又是什么原因，如何修改？（4分）
6.用图示法描述一般时序系统的模型，并作简要说明。（3分）
三．根据下述VHDL程序段，画出相应的逻辑示意图,并加以简单说明（共10分，每题5分）。
1、Process(clk)
Begin
If (clk =…1‟) then Q<=data; End if;
End process;
2、ENTITY example IS
PORT ( a, b , c, g1, g2a, g2b: IN std_logic;
y: OUT std_logic_vector (7 DOWNTO 0) );
END ENTITY;
ARCHITECTURE behav OF example IS
SIGNAL indata : std_logic_vector(2 DOWNTO 0);
BEGIN
indata<=c & b & a ;
PROCESS( indata, g1, g2a, g2b)
BEGIN
IF (g1='1'and g2a='0' AND g2b='0') THEN
CASE indata IS
WHEN "000"=> y<="11111110";
WHEN "001"=> y<="11111101";
WHEN "010"=> y<="11111011";
WHEN "011"=> y<="11110111";
WHEN "100"=> y<="11101111";
WHEN "101"=> y<="11011111";
WHEN "110"=> y<="10111111";
WHEN "111"=> y<="01111111";
WHEN OTHERS => y<="XXXXXXXX";
END CASE;
ELSE
y<="11111111";
END IF;
END PROCESS;
END behav;
四．综合题（52分）
1. 根据原理图写出相应的VHDL程序：（10分）