毕业设计-四路智力竞赛抢答器的设计
毕业设计——四路智力竞赛智能抢答器【范本模板】
摘要和关键词本文主要围绕四路选手抢答电路的设计和制作而展开叙述的,叙述了电路设计的过程。
该电路主要包括电源电路、抢答显示电路、倒计时电路和脉冲电路构成。
电源电路提供稳定的5V电源，抢答显示电路能够锁存抢先获得抢答权的选手编号,倒计时电路能够对选手答题时间进行控制，脉冲电路为电路提供秒脉冲信号。
关键词:抢答电路仿真电路板倒计时目录一.绪论..。
.。
.。
.。
.。
..。
.。
..。
.。
.。
..。
11.1 设计任务与要求.。
....。
..。
.。
.....。
..。
....。
.。
.。
..。
.。
..。
11.2 设计方案.。
..。
..。
....。
....。
.....。
.。
.。
.。
..。
.。
.。
..。
1二。
模块设计及仿真..。
.。
.。
.。
...。
.....。
..。
.。
.。
.。
22。
1 仿真软件介绍。
.。
.。
.。
....。
.。
..。
.。
...。
..。
....。
..。
.。
22.2 电源电路的设计和仿真...。
.。
...。
.。
.。
..。
.。
...。
...。
......。
.。
32.3 抢答显示电路。
...。
.。
..。
..。
...。
.。
..。
.。
.。
.。
...。
..........。
.。
42.4 定时电路.....。
..。
.。
..。
.。
.。
..。
.。
.。
...。
.。
....。
...。
...。
.。
52。
5 脉冲电路..。
..。
.。
..。
..。
.。
.。
.。
.。
...。
.。
.。
..。
..。
.。
.。
(5)三. 元件及封装选择。
..。
.。
.。
..。
...。
.。
.。
..。
.。
63.1 74LS279锁存器。
.。
.。
.。
...。
.。
.....。
....。
.。
..。
..。
..。
..。
.。
.。
63.2 优先编码器 74LS148。
.。
.。
.。
......。
..。
.。
.。
...。
......。
..。
.。
.7 3.3 555定时器。
..。
.。
..。
..。
..。
..。
......。
...。
..。
.......。
...。
..9 3.4 译码器及应用.。
四人抢答器设计报告
四人抢答器设计报告一、设计任务及要求1、设计用于竞赛的四人抢答器（1）有多路抢答器，台数为四；（2）具有抢答开始后20秒倒计时，20秒倒计时后无人抢答显示超时，并报警；（3）能显示超前抢答台号并显示犯规报警；2、系统复位后进入抢答状态，当有一路抢答键按下时，该路抢答信号将其余各路抢答封锁，同时铃声响起，直至该路按键放松，显示牌显示该路抢答台号；3、用VHDL语言设计符合上述功能要求的四人抢答器，并用层次设计方法设计该电路；4、完成电路全部设计后，通过系统实验箱下载验证设计课题的正确性。
二、四人抢答器框图及设计说明系统复位后，反馈信号为一个高电平，K1、K2、K3、K4输入有效。
当抢答开始后，在第一位按键后，保持电路低电平，同时送显示电路，让其保存按键的台号并输出，同时反馈给抢答台，使所有抢答台输入无效，计时电路停止；当在规定的时间内无人抢答时，倒计时电路输出超时信号；当主持人开始说话未说完有人抢先按键时，显示犯规信号。
当选手回答正确时加分，回答错误时减分。
由主持人控制加减分数。
三、设计思路：根据设计框图和设计要求，本次实验可以采用模块化设计方法来实现智力竞赛四人抢答器。
将抢答器划分为抢答鉴别保持模块，倒计时模块，记分模块和判断显示模块。
再利用元件例化语句将这四个模块组成总的抢答器的设计电路。
选用模式五进行程序的下载。
四、VHDL语言设计与分析1、鉴别模块library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity jianbie isport(nu1,nu2,nu3,nu4:in std_logic;clk,en,rst:in std_logic;warn:out std_logic;back:buffer std_logic;s:out std_logic_vector(3 downto 0));end jianbie;architecture jianbiebeh of jianbie issignal num,warnd:std_logic;signal cnt:std_logic_vector(2 downto 0);beginnum<=nu1 or nu2 or nu3 or nu4;p1:process(rst, nu1,nu2,nu3,nu4,back) --判断抢答信号beginif rst='1' then back<='1';s<="0000";elsif back='1' thenif nu1='1' then s<="0001";back<='0'; --一号台抢答，输出S为1 elsif nu2='1' then s<="0010";back<='0'; --二号台抢答，输出S为2elsif nu3='1' then s<="0011";back<='0'; --三号台抢答，输出S为3 elsif nu4='1' then s<="0100";back<='0'; --四号台抢答，输出S为4 else back<='1'; s<="0000"; --无人抢答，输出S为0end if ;end if;end process p1;p2:process(clk,en,back,rst,cnt)beginif rst='1' then cnt<="000";warnd<='0';elsif clk'event and clk='1' thenif en='0' and back='0' thenif cnt<"111" then warnd<=not warnd; cnt<=cnt+1;else warnd<='0';end if; end if;end if;end process p2;warn<=warnd;end jianbiebeh;鉴别保持模块由两个进程组成，进程一主要用于鉴别强大信号，进程二用于鉴别是否为超前抢答，若是超前抢答，则输出报警信号。
四组智力竞赛抢答器设计
哈尔滨工程大学项目报告项目名称：四组智力竞赛抢答器设计班级：20100434学号：2010043402姓名：赵涛项目难度项目答辩项目报告总分项目成绩项目名称：四组智力抢答器设计项目简介：四组智力抢答器设计的主要内容包括：设计四组智力抢答器设计的硬件模型、编写I/O分配表、画PLC接线图、编写梯形图程序以及程序的调试和运行。
1、四组智力抢答器设计的控制要求：四组智力抢答器如图1所示。
知识竞赛抢答器能适合以下比赛规则：出题后，各队员抢答必须在主持人说出“开始”并按下裁判台的开始按钮SB1后10S内抢答。
（若有选手在主持人未按下开始按钮就开始抢答则报警）10S时间到，如无队抢答，则抢答器给出时间已到信号，该题作废。
在有队抢答的情况下，则抢答器发出“抢答”信号，抢到题的队必须在15S内答完题，如15S内未答完，则作超时违规处理，信号灯发出超时信号，答题结束。
主持人抢答超时开始答题超时选手一选手二选手三选手四信号灯1信号灯2信号灯3信号灯41号犯规灯2号犯规灯3号犯规灯4号犯规灯图1 四组智力抢答器示意图2、时序图：根据四组智力抢答器的控制要求，四组智力抢答器的时序图如图2所示，这是编制梯形图的基础。
开始SB1停止SB2抢答超时计时答题超时计时提前抢答报警答题超时报警10S15S抢答指示灯提前抢答某位抢答成功图2 四组智力抢答器时序图3、I/O地址分配表根据四组智力抢答器的控制要求，本系统所用的硬件包括西门子S7-300 PLC、启动按钮SB1、停止按钮SB2、输出器件。
系统的I/O分配表如表1所示。
表1 I/O地址表输入输出地址代号输入信号地址代号输出信号I1.0SB1主持人开始按钮Q11.0HL0主持人灯I1.1SB2主持人停止按钮Q11.1HL1信号灯1I1.2SQ1一号选手按钮Q11.2HL2信号灯2I1.3 SQ2 二号选手按钮Q11.3 HL3 信号灯3I2.0 SQ3 三号选手按钮Q12.0 HL4 信号灯4I2.1 SQ4 四号选手按钮Q12.1 HL5 抢答超时灯Q12.2 HL6 1号犯规灯Q12.3 HL7 2号犯规灯Q13.0 HL8 3号犯规灯Q13.1 HL9 4号犯规灯Q13.2 HL10 答题超时灯4、系统接线图：根据四组智力抢答器的控制要求，PLC 接线图如图3所示 。
4路抢答器课程设计报告
4路抢答器课程设计报告课程设计报告：4路抢答器一、设计背景和目标抢答器是一种常见的教学装置，用于增强学生参与课堂互动和竞争的积极性。
为了提高现有抢答器的性能和功能，本次设计决定设计一款4路抢答器，以满足现代教育教学的需求。
本设计旨在通过增加抢答器的路数，提高课堂互动和竞争的效果，促进学生参与讨论和思考，培养学生的团队合作和竞争精神。
二、需求分析1.提高路数：既有的抢答器系统只能支持单一路数，不利于多个学生同时参与抢答活动，因此设计4路抢答器，以支持更多学生参与抢答。
2.精准识别：抢答器需要准确识别学生按下按钮的时间顺序，并显示该学生抢答的排名，以减少争议和纠纷。
3.考虑后续扩展：设计的抢答器具备一定的可扩展性，以满足未来可能增加的路数需求。
4.易于使用：抢答器的使用应简单方便，对教师和学生来说操作简单、直观。
三、系统设计1.硬件部分：抢答器由中控主机和多个答题器组成。
中控主机负责控制答题器的启动、暂停和排名显示，答题器则用于学生参与抢答。
中控主机需要具备多路输入和输出接口，以支持多个答题器的同时工作。
2.软件部分：中控主机需要具备按键扫描、计时、显示学生抢答排名等功能。
答题器则需要具备按键输入和与中控主机的通信功能。
四、应用场景本款4路抢答器适用于中小学课堂教学。
教师可以通过抢答器让学生在课堂上积极回答问题，增强学生对知识点的理解和记忆。
在团队竞赛中，抢答器也可以作为评分工具，用于记录团队的答题水平。
五、教学效果和可操作性评价1.教学效果：抢答器可以增强学生的参与度和互动性，培养学生的团队合作和竞争精神，促进学生思考和讨论，提高教学效果。
2.可操作性评价：抢答器的设计考虑到了简单方便的操作，教师和学生只需按下按钮即可完成相应操作，无需复杂的设置和操作过程，易于上手和使用。
六、结论本次设计的4路抢答器满足了现代教育教学的需求，提高了学生参与度和互动性。
通过抢答竞赛，可以培养学生的竞争意识和思考能力。
四路智力竞赛抢答电路设计报告
四路智力竞赛抢答器设计报告姓名：专业：学号：指导教师：2012年1月10日四路智力竞赛抢答器随着我国经济和文化事业的发展，在很多竞争场合都要求有快速公正的竞争裁决。
例如证券、股票交易及各种智力竞赛等。
在现代生活中，智力竞赛更是作为一种生动活泼的教育形式和方法能够引起观众的极大兴趣。
而在竞赛中往往分为几组参加，这时针对主持人提出的问题，各组一般都要进行必答和抢答，对必答一般有时间限制，到时有声响提示；对于抢答，要判定哪组先按键，为了公正，这就要有一种逻辑电路抢答器作为裁判员，一般抢答器由很多门电路组成，线路复杂，可靠性低，特别是抢答路数增多时，实现起来就更加困难。
在此设计了一种利用数字电路实现的抢答系统，具有很强的实用性。
数字抢答器由主体电路与扩展电路组成。
优先编码器、锁存器、译码电路将参赛队的输入信号在显示器上输出。
抢答器具有数据锁存和显示功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并由LED 显示灯上显示，同时所存输入电路，禁止其他选手抢答。
优先抢答选手一直保持到主持人将系统清零为止。
一、设计任务1、4名选手编号为：K1，K2，K3，K4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
2、给主持人设置一个控制按钮（即K5开关）用来控制系统清零（抢答显示LED显示灯灭灯）和抢答的开始。
3、抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，封锁输入编码电路，禁止其他选手抢答。
抢答选手的LED灯一直保持到主持人将系统清零为止。
4、如果抢答定时已到，却没有选手抢答时，本次抢答无效。
封锁输入编码电路，禁止选手超时后抢答。
二、设计要求1、抢答器可供四人竞赛时使用，每个参赛者均设有一个抢答按钮。
2、电路具有优先抢答权功能，即对第一抢答者的信号具有鉴别和锁存功能。
3、电路能够显示获得抢答权者的编号，并通过亮灯表示已经有人抢到答题权。
4、电路具有复位功能，当一轮抢答结束后，由主持人将系统复位，可进行下一轮抢答。
课程设计报告(四人智力抢答器)
智力竞赛抢答计时器一、设计要求与任务1设计任务智力竞赛抢答器是一名裁判员，他的任务是从若干竞赛者中确定最先抢答者，并要求参赛者在规定的时间里回答完问题。
本设计要求设计一个四人参加的智力竞赛抢答器，每个参赛者控制一个按钮，用按动按钮发出抢答信号；竞赛主持人另有一个按钮，用于将电路复位，竞赛开始后，先按动按钮者将对应的一个发光二级管点亮，此后其他三人再按动按钮对电路不起作用，同时电路具有回答问题时间控制功能，要求回答时间小于60秒（显示0~59），时间显示选用倒计时方式，当达到规定时间时给出警告（警告灯闪烁）。
2设计要求1）4名选手编号分别为1，2，3，4；各有一个按钮，按钮的编号与选手编号灯对应，也分别为1，2，3，4；2）给主持人设置一个控制开关按钮，用来控制系统清零（抢答显示灯，数码管灭灯）和抢答的开始。
3）抢答器具有数据锁存和显示功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即补锁存，并输入编码电器，并在抢答显示器上显示时钟倒计时，封锁其他选手抢答。
直到抢答倒计时回到“0”后，回答时间到，由主持人将系统清零；4）抢答器具有定时（60秒）回答功能，当主持人按下开始按钮，并有选手第一时间抢答时，定时器开始计时，并在数码管上显示倒计时时间，倒计时结束时，回答时间到，蜂鸣器音响持续1秒，由主持人手动清零，进入下一道题的抢答环节；5）计时器采用频率为1HZ的脉冲信号作为定时计数器的CP信号，抢答电路中74LS161，CP则采用1KHZ，观察较为明显些。
二、硬件电路设计及描述由于设计任务是倒计时器，所以要用到减法器，又因为是十进制的所以我选择的主要芯片是74LS192两片，抢答功能，我利用了74LS161的预置功能，若有选手抢答时，74LS161不断反馈，不断循环预置功能，预置后，其他选手再按下抢答开关，也显示不出来，被封锁；接下来是实现显示的功能，我用的是74LS48芯片和共阴极七段显示器个两片，再根据需要我还用了74LS00（与非门）、74LS04（非门）。
四路抢答器的毕业设计(论文) - 副本
如图2.2所示是用PLC控制的梯形图程序，可完成与同的功能。
图2.2PLC控制的梯形图程序
特殊功能单元有模拟量、模糊控制连网等功能。
3 系统硬件设计
3.1控制系统选取
抢答器对时间间隔的要求很高，而且多在会议、答辩赛等一些正规的需要进行抢答的场合中使用，所以对设备的精准性和可靠性要求很高。为此，我们对将采用的控制系统进行了全面的分析对比。可编程控制器（PLC）是由工业微型计算机、输入,输出设备、保护及抗干扰隔离电路等构成的微机控制装置，具有顺序、周期性工作的特征，从应用角度看可编程控制器具有如下特点：
2.2.2 PLC中的存储器
PLC中的存储器按用途分为系统程序存储器、用户程序存储器以及工作数据存储器。
1、用户程序存储器用来存储根据控制要求而编制的用户应用程序。
2、用来存储工作数据的区域称为工作数据区。
3、系统程序存储器中存放的是厂家根据其选用的PLC的指令的系统编写的系统程序，它决定了PLC的功能，用户不能更改其内容。
PLC的可扩展性：要增加一个功能只要增加相应的模块和修正对应的程序，而PLC的编程相对比较简单，这样对于开发周期会缩短。
PLC的可维护性：PLC本身有很强的自诊断功能，一旦系统出现故障，根据自诊断很容易诊断出故障元件，即使非专业人员也能维修，如果故障由于程序设计不合理引起，由于它提供完善的调试工具，要找出故障也较为简单。
5．抢答限时：当主持人按下开始按钮后，定时器T0开始计时（设定30S）。若30S时限到仍无人抢答，则黄灯亮、音响电路3发出声响，以示选手放弃该题。
6．答题限时：在抢答成功后，主持人按下答题计时开始按钮，同时数码管2、3上显示答题倒计时时间（该时间设定为50S），选手必须在设定的时间内完成答题。否则，音响电路发出答题超时报警信号
四路抢答器课程设计报告
1 设计任务描述1设计题目四路抢答器的设计1.1设计要求1.1 设计目的（1）掌握四路抢答器的构成、原理与设计方法；（2）熟悉集成电路的使用方法。
1.2 基本要求（1）要求实现ABCD四路抢答器的设计——每组都具有独立的抢答按键，要求某路抢答后，其余三路抢答无效；（2）某路抢答信号到达后，指示该路已抢答的独立灯光发光，发出提示音，并用数码管显示抢答的组号（以ABCD表示）；（3）裁判桌上的公共通道号显示（以ABCD表示）；（4）抢答时间的定时与报警，具体实现可自拟。
1.3 发挥部分( 1 )抢答次数显示；（2）选手分数计数显示。
2设计思路竞赛抢答器的设计思路即为有多个信号输入端，但是当有其中任何一个信号输入时，运行电路将所存电路，直至总控制开关闭合为之。
本设计题目为智能四路竞赛抢答器，使其能方便的实现优先抢答，本组抢答后，各组独立的灯光显示，同时发挥部分设计了抢答定时电路。
抢答器具有锁存、定时、显示功能。
即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED数码管把选手的所剩抢答时间显示出来。
抢答时间可设定（０～１５秒）。
接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”抢答器工作。
定时器倒计时提示。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
据要求，则设计思路如下：由主持人控制四组抢答，当一人按下抢答按钮后，将会有灯光显示，单独显示器显示组别并发出提示音。
同一时刻优先编码电路将抢答信号锁存，其他人抢答失效，再通过译码显示将抢答认的组别显示出来。
由主持人控制抢答时间，抢答时间设为１５秒。
四人智力竞赛抢答器设计
四人智力竞赛抢答器设计一、 设计目的1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。
2.熟悉数字集成电路的设计和使用方法。
二、 设计任务与要求1.设计任务设计一台可供4名选手参加比赛的智力竞赛抢答器。
用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响0.5秒。
选手抢答时，数码显示选手组号，同时蜂鸣器响0.5秒，倒计时停止。
2.设计要求(1)4名选手编号为：1，2，3，4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
(2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
(3)抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
(4)抢答器具有定时（9秒）抢答的功能。
当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续0.5秒。
参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续0.5秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
(5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。
系统扬声器报警（音响持续0.5秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
(6)用石英晶体振荡器产生频率为1H z 的脉冲信号，作为定时计数器的CP 信号。
三、 四人智力竞赛抢答器电路原理及设计电路主要由脉冲产生电路、锁存电路、编码及译码显示电路、倒计时电路和音响产生电路组成。
当有选手抢答时，首先锁存，阻止其他选手抢答，然后编码，再经4线7段译码器将数字显示在显示器上同时产生音响。
主持人宣布开始抢答时，倒计时电路启动由9计到0，如有选手抢答，倒计时停止。
[四路,抢答器,控制]四路抢答器的PLC控制毕业设计任务书
![[四路,抢答器,控制]四路抢答器的PLC控制毕业设计任务书](https://img.taocdn.com/s3/m/5aa25ddc1a37f111f0855b36.png)
四路抢答器的PLC控制毕业设计任务书设计题目：四路抢答器的PLC控制设计要求竞赛者若要回答主持人所提问题时，必须先按下桌上的抢答按钮（SB1—SB4）。
绿色指示灯亮后，须等主持人按下复位按钮SB5后，指示灯才熄灭；如果竞赛者在主持人打开 SA1开关10s内抢先按下按钮，电磁线圈将使彩球摇动，以示竞赛者得到一次幸运的机会；如果在主持人打开SA1 开关10s内无人抢答，则必须有声音警示，同时红色指示灯亮，以示竞赛者放弃该题；在竞赛者抢答成功后应限定一定的时间回答问题，根据题目难易可设定时间（如2 min）；当主持人打开SA2开关后计时开始，如果竞赛者在回答问题时超出设定时限，则红色指示灯亮并伴有声音提示，竞赛者停止回答问题。
设计任务画出该抢答系统示意图（A2） .画出PLC的I/O接线图（A2）画出梯形图（A2）说明工作原理。
编写30000字左右的设计说明书。
参考资料黄净主编，《电器及PLC控制技术》，机械工业出版社，2002.廖常初主编，《FX系列PLC编程及应用》，机械工业出版社，2006.扬长能、林小峰主编，《可编程序控制器例题习题及实验指导》，重庆大学出版社，2001. 前言在电气控制系统中，控制装置主要有两类：一类是传统的由继电器构成的控制系统；另一类是以微处理器为基础的可编程控制器。
但由于可编程控制器具有可靠性高、通用性强、程序设计简单及便于安装调试等优点。
它在工业中的各个领域中得到了广泛的应用。
可编程控制器的机型较多，但其基本结构和工作原理相同，基本指令、控制功能和编程方法类似。
本设计书以PLC控制的四路抢答器为例，主要介绍了可编程控制器的基础知识、基本结构、指令系统、程序设计、控制系统等知识。
本设计书结合了大量的图形，使设计一目了然。
最后给出了主要的流程图、梯形图、详细注释及助记符语言等。
本设计书参考了众多可编程序控制器教学用书，结合自己所掌握的知识，并在韩金玲教师的认真帮助下完成。
毕业设计-四路智力竞赛抢答器的设计课案
摘要本文设计可供四人抢答的抢答器电路并对其进行仿真。
首先本文提出了一种控制以及计时电路的方案，并对其进行了论证。
设计方案先利用D触发器及优先编码器74LS148N组成的抢答电路实施抢答电路的运行，然后利用555集成电路构成秒脉冲发生器；然后用其产生的矩形波触发倒计时计数器；运用输出的进位电压控制计时器的停止，并发生警报。
然后用Multisim9对电路进行仿真和整体的性能指标测试。
经过测验，得到了比较符合要求的仿真结果。
关键字：D触发器、优先编码器74LS148、七段显示译码器74LS48、555集成电路目录摘要 (I)目录 .............................................................................................................................. I I 绪论 . (1)第1章方案与论证 (2)1.1 设计要求 (2)1.2 方案论证 (2)第2章单元电路设计 (4)2.1 抢答器按键保持与封锁电路 (4)2.1.1 74LS74D触发器 (4)2.2 选手号码显示电路 (6)2.2.1 74LS148优先编码器 (6)2.2.2 74LS248七段译码器 (8)2.3 脉冲发生器电路 (10)2.3.1 555定时器 (10)2.4 8421BCD码递减计数器电路 (12)2.4.1 十进制可逆计数器74LS192 (12)2.5 抢答及限时鸣响电路 (14)2.5.1 74LS04非门 (14)2.5.2 74LS02与非门 (15)总结 (17)参考文献 (18)附录Ⅰ总电路图 (19)附录Ⅱ元器件清单 (20)绪论关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。
四人竞赛抢答器电路设计
四人竞赛抢答器的设计
一、电路设计框图
二、电路设计总图
三、电路各部分的设计
四人竞赛抢答器的设计
技能目标
1．能根据需要选用适当的触发器进行设计。
2．能正确使用逻辑分析仪或示波器进行数字信号分析。
知识目标
1. 集成触发器的使用。
2. 组合逻辑电路和实序电路的综合设计。
3. 逻辑分析仪的使用方法。
0
1
1
0
0
1
0
2
0
0
1
1
3
0
1
0
0
4
三、电路各部分的设计
5. 数码显示电路
A、B 、C 、 用组合逻辑电路设计方法设计一个由抢答的逻辑状态到
8421BCD码的转换电路。
D分别表示
第1、2、3、
4 队对应的
JK触发器的输出 Q
JK触发器
（U1A、U1B、
U2A、U2B）
的输出
，
Q
用Y3、Y2、Y1、Y0分
4. 声音报警电路设计
蜂鸣器是一种一体化结构的电子音响器，采用直流电压
供电，广泛应用于计算机、报警器、电子玩具、汽车电子设
备、电话机、定时器等电子产品中作发声器件。
分为压电式蜂鸣器和电磁式蜂鸣器两种类型。
三、电路各部分的设计
5. 数码显示电路
Y3
Y2
Y1
Y0
显示
Y3 Y2 Y1 Y0
0
0
0
0
0
0
0
数码管显示队号
三、电路各部分的设计
1. 按键输入部分：抢答键
主持人按键：
抢答键：
三、电路各部分的设计
四路抢答器课程设计报告
四路抢答器课程设计报告绪言为了加深对数字电子技术课程理论知识的理解，有效地提高动手能力，独立分析问题、解决问题能力，协调能力和创造性思维能力，树立严谨的科学作风，培养综合运用理论知识解决实际问题的能力。
现设计一个四人智能抢答器，通过电路的设计、安装、调试、整理资料等环节，初步掌握工程设计方法和组织实践的基本技能，逐步熟悉开展科学实践的程序和方法。
四人智力竞赛抢答器一、设计任务与要求1．设计任务设计一台可供4名选手参加比赛的智力竞赛抢答器。
由主持人控制，抢答前锁定抢答器，抢答时开启电路；用发光二极管LED显示哪个选手抢到。
2．设计要求（1）4名选手编号为：1，2，3，4。
各有一个抢答按钮和发光二极管，按钮和发光二极管的编号都与选手的编号对应，也分别为1，2，3，4。
（2）给主持人设置一个控制按钮，用来控制系统清零和抢答的开始。
（3）抢答器具有数据锁存功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，封锁输入编码电路，禁止其他选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
、电路原理分析下图为供4人用的智力竞赛抢答装置电路，用以判断抢答优先权。
图中F1为4D触发器74LS175，它具有公共置0端和公共CP端；F2为双4输入与非门74LS20；F3是由74LS00组成的多谐振荡器；F4是由74LS74组成的4分频电路。
F3，F4组成抢答电路中的CP时钟脉冲源。
抢答开始时，由主持人清除信号，按下复位开关S5，74LS175的输出Q1~Q4全为0，所有发光二极管LED均熄灭。
当主持人宣布“抢答开始”后，首先做出判断的参赛者立即按下开关，对应的发光二极管点亮，同时，通过与非门F2送出的信号锁住其余3个抢答者的电路，不再接受其他信号，直到主持人再次清除信号为止。
四人智力抢答器原理图三、电路设计与单元电路分析1.电路设计电路由选手开关电路、主持人开关电路、触发锁存电路、时间脉冲电路、抢答鉴别电路和显示电路组成。
四路数字抢答器课程设计
四路数字抢答器课程设计四路数字抢答器课程设计介绍•本文将为大家介绍一种名为四路数字抢答器的课程设计方案。
•四路数字抢答器是一种互动性强、能够激发学生积极性的教学工具。
设计目的•提高学生参与课堂互动的积极性。
•培养学生的快速反应能力和团队协作意识。
设计原理1.抢答器设计–抢答器由四个按钮和显示屏组成。
–学生可以通过按下按钮来抢答。
–显示屏可以显示抢答者的顺序和得分。
2.课程设计–设计一系列的问题，按照难易程度排列。
–学生可以分成小组，每组一名代表抢答。
–问题控制通过主持人进行。
课程实施步骤1.介绍抢答器–向学生解释抢答器的作用和使用方法。
2.分组讨论–将学生分成小组，每组一名代表。
–让学生共同讨论解答问题的策略。
3.启动游戏–主持人宣布游戏开始。
–每个小组的代表按下按钮进行抢答。
4.计分规则–抢答成功得1分，抢答失败扣分。
–每道题抢答后更新显示屏上的得分。
5.继续游戏–按照课程设计的问题顺序进行游戏。
–每道题的得分会决定下一道题的抢答顺序。
6.总结和奖励–游戏结束后，主持人可以对表现优异的小组进行奖励。
–对整个过程进行总结，回顾学习的收获。
教学效果•通过四路数字抢答器的运用，学生的课堂参与度大大提高。
•学生能够锻炼快速反应和团队合作的能力。
•课堂氛围更加活跃，学生学习的积极性得到了增强。
希望以上的四路数字抢答器课程设计方案对大家有所帮助，能够引领学生更加积极主动地参与课堂互动，提升学习效果。
注意事项•确保四路数字抢答器的正常运行和准确性。
•抢答游戏过程中，要保持公平和公正，避免出现歧视或偏袒现象。
•控制游戏时间，避免过长或过短，保持学生的专注度和学习效果。
•提醒学生在抢答时要保持冷静和思考，避免仓促回答错误的问题。
拓展应用•可以根据教学科目的需要，设计不同主题的抢答游戏。
•可以增加音效或灯光效果，增添游戏的趣味性和刺激感。
•可以将抢答游戏与其他教学方法相结合，形成多样化的教学模式。
总结通过四路数字抢答器的课程设计，能够极大地提升学生参与课堂互动的积极性，培养学生的快速反应能力和团队协作意识。
四人智力竞赛抢答器课程设计报告（最终5篇）
四人智力竞赛抢答器课程设计报告（最终5篇）第一篇：四人智力竞赛抢答器课程设计报告一、设计题目四人电子抢答器二、设计功能1．基本功能（1）抢答器同时供4名选手比赛，分别用4个按钮key5 ~ key8表示。
（2）设置一个系统重置和抢答控制开关start（key1），该开关由主持人控制。
（3）抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在数码管上显示选手号码。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
2.扩展功能（1）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（30秒）。
当主持人启动“开始”键后，定时器进行减计时。
（2）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
（3）在设定的抢答时间内如果定时时间已到，无人抢答，本次抢答无效，3.自主功能（1）抢答器具有自动计时功能，当有选手抢答答题时间（10秒）自动开始。
（2）报警电路设计：当答题时间和抢答时间将到或结束（还剩3秒时）发出蜂鸣声结束答题。
（3）每个选手有一个记分板，答对题目可以由主持人控制start 键给予加分。
每加一分响一次。
（4）长按start可以自动准备计时和系统清零，短按开始计时和暂停。
三、原理电路设计：1、方案抢答电路：使用74175作为锁存电路，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，74175立即被锁存，同时蜂鸣器鸣叫1s，这时抢答无效，使用74148作为编码器，对输入的型号进行编码。
输出在共阳数码管显示主持人电路：（1）利用2个74168计数器作为倒计时的芯片，当主持人按下抢答按钮时，2个74168被置29，同时将开始倒计时。
假如在30秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，蜂鸣器鸣叫一秒，停止倒计时。
（2）利用4个74160分别控制4位选手的得分，分别显示在4个共阳数码管。
四路优先简易抢答器设计
四路优先简易抢答器设计1．设计目的（1）掌握用门电路和计数显示芯片完成四路抢答器的设计方法。
（2）对设计的数字电路进行仿真和调试。
2．设计任务四路优先简易抢答器，是通过逻辑电路判断哪一个预定状态优先发生的一个装置，具体要求如下：（1）4个S1、S2、S3、S4为抢答输入开关，一个控制开关S5，LED数码管为抢答成功显示。
（2）在按下控制开关S5时，再按下S1、S2、S3、S4是处于无效的状态；以及在无人按下抢答开关时的状态，这两种情况下LED数码管显示均为字符“5”。
（3）开关S1、S2、S3、S4中有一个按下时，对应LED数码管显示出相应的数字“1”、“2”、“3”、“4”，并且被锁存起来，而其他的开关再按则无效。
（4）按下控制开关S5时，电路恢复为等待抢答状态，S5开关复位时准备下一次抢答。
（5）信号发生器产生的时基信号CP周期，应大于一次手动触键开关后的抖动时间，否则抢答器就不能锁定。
3．设计要求（1）合理的设计硬件电路，说明工作原理及设计过程，画出相关的电路原理图（运用Multisim电路仿真软件）；（2）选择常用的电器元件（说明电器元件选择的过程和依据）；(3) 对电路进行局部或整体仿真分析；（4）按照规范要求，按时提交课程设计报告（打印或手写），并完成相应答辩。
4．参考资料（l）李立主编. 电工学实验指导. 北京：高等教育出版社，2005（2）高吉祥主编.电子技术基础实验与课程设计. 北京：电子工业出版社，2004 （3）谢云，等编著.现代电子技术实践课程指导.北京：机械工业出版社，2003四路优先抢答器设计报告目录一、任务设计与要求 (4)二、设计方案与论证 (5)二、电路设计计算与分析 (6)3.1555定时器 (6)3.1.1 555定时器构成的多谐振荡器 (9)3.2 8线—3线优先编码器74LS148集成电路芯片 (11)3.3 四D触发器74LS175 (15)3.4 关于竞争现象 (17)3.5整体仿真 (21)四、总结与心得 (22)五、附录 (24)六、参考文献 (25)一、任务设计与要求四路优先简易抢答器，是通过逻辑电路判断哪一个预定状态优先发生的一个装置，具体要求如下：（1）4个S1、S2、S3、S4为抢答输入开关，一个控制开关S5，LED数码管为抢答成功显示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
摘要本文设计可供四人抢答的抢答器电路并对其进行仿真。
首先本文提出了一种控制以及计时电路的方案，并对其进行了论证。
设计方案先利用D触发器及优先编码器74LS148N组成的抢答电路实施抢答电路的运行，然后利用555集成电路构成秒脉冲发生器；然后用其产生的矩形波触发倒计时计数器；运用输出的进位电压控制计时器的停止，并发生警报。
然后用Multisim9对电路进行仿真和整体的性能指标测试。
经过测验，得到了比较符合要求的仿真结果。
关键字：D触发器、优先编码器74LS148、七段显示译码器74LS48、555集成电路目录摘要 (I)目录 .............................................................................................................................. I I 绪论 . (1)第1章方案与论证 (2)1.1 设计要求 (2)1.2 方案论证 (2)第2章单元电路设计 (4)2.1 抢答器按键保持与封锁电路 (4)2.1.1 74LS74D触发器 (4)2.2 选手号码显示电路 (6)2.2.1 74LS148优先编码器 (6)2.2.2 74LS248七段译码器 (8)2.3 脉冲发生器电路 (10)2.3.1 555定时器 (10)2.4 8421BCD码递减计数器电路 (12)2.4.1 十进制可逆计数器74LS192 (12)2.5 抢答及限时鸣响电路 (14)2.5.1 74LS04非门 (14)2.5.2 74LS02与非门 (15)总结 (17)参考文献 (18)附录Ⅰ总电路图 (19)附录Ⅱ元器件清单 (20)绪论关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。
可见抢答器在现实生活中确实很实用，运用前景非常广泛。
在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。
如果在抢答中，只靠人的视觉是很难判断出哪组先答题。
这次设计就是用几个触发器以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。
本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。
第1章方案与论证1.1 设计要求（1）设置一个系统清除和抢答控制开关S，该开关由主持人控制；（2）抢答器具有锁存与显示功能；（3）抢答器具有定时抢答功能，定时时间为60秒，当主持人启动"开始"键后，定时器进行减计时；（4）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
1.2方案论证方案一：用CD4511 、CD4068各一个电阻，开关，三级管和二级管若干及七段显示器构成抢答电路。
本电路的控制方法是利用开关进行输入编码当按键第一次就接下时，输出由1111110变为所接下的键值的BCD编码经4068 8输入与门和一个三级管控制后输出CD4511第五脚使其从底电平变为高电平，从而锁住CD4511，实现抢答功能。
计数器利用两个CD40110和CD4011组合成60秒的加法计数器。
此电路原理简单，制作方便，但显示不为倒计时，观看比较不方便。
方案二：抢答电路由四个D触发器74LS74N，或非门4002BT，开关若干，优先编码器74LS148及七段显示器等组成。
本电路的控制方法是利用开关进行高低电位的输入，当四个开关有一个有优先按下时，D触发器的输出端输出的高电位通过或非门进入其他D触发器的异步复位端从而使其他选手的输入信号锁存成无效。
倒计时电路由74LS192, 七段显示器，及555定时电路组成。
此电路的设计虽然较复杂，但是能很好实现所要求的功能。
通过比较二个方案的特点，本电路采用方案二！智力竞赛抢答器的设计方框图如图1.2所示。
包括抢答器电路，秒脉冲发生器电路、计数器电路、译码与显示电路、报警电路和外部控制电路（辅助时序控制电路）等六个部分组成。
计时电路递减计时，每隔1秒钟，计时器减1。
其中抢答器，计数器和控制电路是系统的主要部分。
抢答器电路完成抢答功能，计数器完成60秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示功能。
当计时器递减计时到零（既定时时间到）时，显示器上显示00，同时警报灯点亮。
图1.2 智力竞赛抢答器电路原理框图设计思路：利用D 触发器上的置位或复位实现抢答电路的信号的优先输入，通过优先编码器和显示译码器把优先抢答的选手号码显示出来；由定时器发出的秒脉冲信号经过递减计数器，译码器，再由数码管显示出来，中间包括控制电路。
抢答电路 显示电路 倒计时电路 CP 报警电路总控制电路显示电路发光二极管第2章 单元电路设计2.1 抢答器按键保持与封锁电路 2.1.1 74LS74D 触发器74ls74双上升沿D 触发器（有预置、清除端），1CP 、2CP 时钟输入端，1D 、2D 数据输入端，1Q 、2Q 、1Q ＿ 、2Q ＿ 输出端，CLR1、CLR2 直接复位端（低电平有效） ，PR1、PR2 直接置位端（低电平有效）。
负跳沿触发的主从触发器工作时，必须在正跳沿前加入输入信号。
如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。
而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号[1]。
这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D 触发器也称为维持-阻塞边沿D 触发器。
工作原理:SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。
当SD=0且RD=1时,不论输入端D 为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD 和RD 通常又称为直接置1和置0端。
我们设它们均已加入了高电平，不影响电路的工作。
工作过程如下:(1)CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。
同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D ，Q5=D ，Q6=Q5=D 。
(2)当CP 由0变1时触发器翻转。
这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。
Q3=Q5=D ，Q4=Q6=D 。
由基本RS 触发器的逻辑功能可知，Q=D 。
(3)触发器翻转后，在CP=1时输入信号被封锁。
这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D 通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。
Q4为0时，将G3和G6封锁，D 端通往基本RS 触发器的路径也被封锁。
Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。
因此，该触发器常称为维持-阻塞触发器。
总之，该触发器是在CP 正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。
与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。
74LS74逻辑图如图2.1所示：图2.1 74LS74逻辑图74LS74功能表如表2.1所示：表2.1 74LS74功能表输入输出PR CLR CLK D Q0 1 ×× 1 01 0 ××0 10 0 ××H* H*1 1 ↑ 1 1 01 1 ↑0 0 11 1 0 ×Q00 按键保持与封锁电路图如图2.2所示：图2.2 按键保持与封锁电路图该电路可以完成两个功能：一是能够分辨出选手按键的先后顺序，并且能够锁存优先抢答选手的号码，同时译码显示电路显示编号；二是后面的选手按键操作将无效。
工作过程：开关J6开启时，则输入为高电位“1”，经过四个或非门后变成低电位“0”。
则四个D触发器的异步复位端将触发器置“0”，抢答电路处于系统清零状态；当J6闭合时，抢答电路处于工作状态。
当抢答开始，若J1先按键，则Q1端输出高电位“1”通过或非门变成低电位“0”，将其他D触发器置0，则抢答信号输出为“1110”（J4J3J2J1），然后通过输出选手号码显示电路显示对应号码。
2.2 选手号码显示电路2.2.1 74LS148优先编码器74LS148 为8 线－3 线优先编码器，共有54/74148和54/74LS148两种线路结构型式，将8条数据线（0－7）进行3线(4-2-1)二进制（八进制）优先编码，即对最高位数据线进行译码。
利用选通端（EI）和输出选通端（EO）可进行八进制扩展。
管脚0－7 编码输入端(低电平有效)，EI 选通输入端(低电平有效)，A0、A1、A2 三位二进制编码输出信号即编码输出端(低电平有效)，GS 片优先编码输出端即宽展端(低电平有效)，EO 选通输出端，即使能输出端。
74LS148逻辑图如图2.3所示：图2.3 74LS148逻辑图在实际工作中，同时有多个输入被编码时，必须根据轻重缓急，规定好这些控制对象允许操作的先后次序，即优先识别。
识别信号的优先级并进行编码的逻辑部件称为优先编码器。
编码器74LS148的作用是将输入I0～I78个状态分别编成二进制码输出，它的功能表见表2.2所示。
它有8个输入端，3个二进制码输出端，输入使能端EI，输出使能端EO和优先编码工作状态标志GS。
优先级分别从I7至I0递减[2]。
表2.2 74LS148功能表输入输出E1 0 1 2 3 4 5 6 7 A2 A1 A0 GS E0 1 ×××××××× 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 ×××××××0 0 0 0 0 1 0 ××××××0 1 0 0 1 0 1 0 ×××××0 1 1 0 1 0 0 1 0 ××××0 1 1 1 0 1 1 0 1 0 ×××0 1 1 1 1 1 0 0 0 1 0 ××0 1 1 1 1 1 1 0 1 0 1 0 ×0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 12.2.2 74LS248七段译码器74LS248 是由与非门、输入缓冲器和7 个与或非门组成的BCD-7 段译码器/驱动器。