计算机组成原理

Y
EN
三态输出非门（高电平有效）电路结构
功能表 EN=0 EN=1 Y高阻态
YA
第2章 计算机的逻辑部件(2.1.1 三态电路)
三态门的应用
①数据总线结构 只要控制各个门的EN端轮 流为1，且任何时刻仅有一个 为1，就可以实现各个门分时 地向总线传输。
②实现数据双向传输 EN=1，G1工作，G2高阻，A经 G1反相送至总线； EN=0，G1高阻，G2工作，总 线数据经G2反相从Y端送出。
第2章 计算机的逻辑部件(常用组合逻辑电路)
组合电路：输出仅由输入决定，与电路当前状 态无关；电路结构中无反馈环路（无记忆）
I0 输 入 I1 Y0
…
In-1
… …
组合逻辑电路
… …
Y1
输 出
…
Ym-1
Y0 f 0 ( I 0 , I1 ,..., I n1 ) Y f ( I , I ,..., I ) 1 1 0 1 n 1 ... Ym1 f m1 ( I 0 , I1 ,..., I n1 )
第2题
思考题
2.当被加数为全1，加数最低位为1（其余位均为0）时加法时间 最长，今计算完成一次加法的最长时间（最后一次进位和加法同 时进行）
(1)=63位串行进位时间+加法时间=63*20+30=1290ns
(2)小组内采用并行进位，小组间串行进位 =小组串行进位+加法时间=15*20+30=330ns (3)采用两级分组，小组内并行进位，大组内也并行进位，大 组间串行进位
三态门在工作状态下，输出可为逻辑“1”和逻辑 “0”。在禁止态下，输出高阻抗(Z状态)表示输出端 悬浮，此时该门电路与其它门电路无关。
第2章 计算机的逻辑部件(2.1.1 三态电路)
三态反相门
+VCC(+5V) R1 3kΩ A T1 D EN T2 R3 360Ω R5 3kΩ R2 750Ω T3 T4 T5 R4 100Ω A 1 Y EN 国标符号
和前面讲过的一位的进位产生函数Gi的定义相似， 四位一组的进位产生函数GN为“1”的条件有以下四 个中的任一个： (1) X3，Y3均为“1”，即G3=1； (2) X3，Y3中有一个为“1”，同时X2，Y2均为“1”， 即P3G2=1； (3) X3，Y3中有一个为“1”，同时X2，Y2中有一个为 “1”，同时X1，Y1均为“1”，即P3P2G1=1； (4) X3，Y3中有一个为“1”，同时X2，Y2中有一个为 “1”，同时X1，Y1中有一个为“1”，同时X0，Y0均 为“1”，即P3P2P1G0=1。依此，可得GN的表达式为： GN=G3+P3G2+P3P2G1+P3P2P1G0 (2.29)
第2章 计算机的逻辑部件(常用组合逻辑电路)
三态电路 异或门及应用 加法器 算术逻辑单元 译码器 数据选择器
1 2 3 4 5 6
第2章 计算机的逻辑部件(2.1.1 三态电路)
三态电路(三态输出门)：总线接口电路。TS门是 Three State Output Gate的缩写，是计算机中广泛使 用的特殊门电路。
当M=H：Fi=Ai⊕Bi= Ai⊕Bi
用四片74181电路可组成16位ALU。如下图 片内进位是快速的，但片间进位是逐片传 递的，因此总的形成时间还是是比较长的。
如果把16位ALU中的每四位作为一组，用类似位间快 速进位的方法来实现16位ALU（四片ALU组成），那 么就能得到16位快速ALU。推导过程: 图 2.10
正 逻 辑 S0 S1 S2 S3
L L L L L L L L H H H H H H H H L L L L H H H H L L L L H H H H L L H H L L H H L L H H L L H H L H L H L H L H L H L H L H L H M=H 逻辑运算 A A+B A•B “0” A•B B AB A•B A+B AB B A•B “1” A+B A+B A M=L算术运算 Cn=1 A A+B A+B 减1 A加(A•B) (A•B)加(A+B) A减B减1 (A•B)减1 A加(A•B) A加B (A•B)加(A+B) (A•B)减1 A加A A加(A+B) A加(A+B) A减1 Cn=0 A+1 (A+B)加1 (A+B)加1 “0” A加(A•B)加1 (A•B)加(A+B)加1 A减B A•B A加(A•B)加1 A加B加1 (A•B)加(A+B)加1 (A•B) A加A加1 A加(A+B)加1 A加(A+B)加1 A
四位一组的组进位传递函数PN为“1”的条件为：X3， Y3中有一个为“1”，同时X2，Y2中有一个为“1”， 同时X1，Y1中有一个为“1”，同时X0，Y0中有一个 为“1”。依此，可得PN的表达式为 PN=P3P2P1P0 (2.30) 把图2.10所示的第0片ALU向第Ⅰ片、第Ⅰ片向第 Ⅱ片、第Ⅱ片向第Ⅲ片传送的进位分别命名为Cn+X、 Cn+Y、Cn+Z
图2.15 四位ALU功能表
图2.15 四位ALU逻辑图
第2章 计算机的逻辑部件(ALU)
以S3S2S1S0=HLLH时为例，当M=L：
SN74181
门1—4输出为：AiBi,门5—8输出为：Ai+Bi. 根据进位和传递函数的定义，门1—4，门5—8即Ai、 Bi为输 入的Pi、Gi. 异或门21，23，25，27为半加和。 门13、14、15、16、19为超前进位的Cn,C0,C1,C2,C3。 F3~0是以(A3、A2、A1、A0)、(B3、B2、B1、B0)及Cn全加和 的反码。 当Cn=1时，F=A加B 当Cn=0时，F=A加B加1
2. 半加器
3. 数码比较器 4. 奇偶检测电路
第2章 计算机的逻辑部件(2.1.3 加法器)
加法器是计算机基本运算部件之一.
不考虑进位输入时，两数码Xn、Yn相加称为 半加.
Hn=Xn· Yn+Xn· Yn=Xn⊕Yn
(2.10)
图2.11 半加器的功能表和逻辑图
若考虑低位进位输入Cn-1相加，则称为全加器。 • 全加和Fn和进位输出Cn的表示式分别为： Fn=XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1 Cn= XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1
计算机硬件系统组成(章节分配)
第二部分 (5,6章)
控 制 器
Fra Baidu bibliotek
运 算 器
第一部分(2,3章)
第 三
部 分 4 7 8 章 ( , , )
高速缓存
主存储器 虚拟存储器 (磁盘设备) 总 线 和 接 口
第四部分(9,10章)
I/O
输入设备 输出设备
第2章 计算机的逻辑部件(目录部分)
2.1 2.2 2.3 2.4 计算机中常用的组合逻辑电路 时序逻辑电路 阵列逻辑电路 习题与作业
1. 假设全加器进位延迟时间为20ns,求和延迟时间为30ns.
F3 C4 F2 C3 F1 C2
F0
C1
第3位
Y3 X3
第2位
Y2 X2
第1位
Y1 X1
第0位
Y0 X0
C0
20*3+30
第3位
求和延迟30ns
第2位 第1位
30
30
进位延迟20ns
第0位
30
30
0
20
40
60
80
第2章 计算机的逻辑部件(加法器)
由Pi、Gi定义，也可把半加和改写成以下形式： Hi=PiGi (2.28)
图2.14 四位超前进位加法器
第2章 计算机的逻辑部件(加法器)
思考题
1.设有n位数据相加，采用串行进位方法，设低位向高位的进位 延迟时间为t1，1个全加器完成加法的时间为t2，那么一次加法 运算需要的时间为————。（(n-1)t1+t2） 2.某计算机字长64位，加法器每4位构成1个小组，每4个小组构 成1个大组，全加器进位延迟时间为20ns，求和延迟时间为30ns ，小组内并行进位的延迟时间，大组内和大组间的并行进位的延 迟时间均为20ns，请回答完成一次加法运算的时间： (1)采用串行进位 (2)小组内采用并行进位，小组间串行进位 (3)采用两级分组，小组内并行进位，大组内也并行进位，大 组间串行进位 (4)采用两级分组，小组内、大组内和大组间均采用并行进位
(2.18)
Gi=Xi· Yi 称为进位产生函数 (2.19) Gi的意义是：当 XiYi 均为“1”时定会产生向高位 的 进位. Pi的意义是：当Xi和Yi中有一个为“1”时，若同时 低位有进位输入，则本位也将向高位传送进位.
将Pi ,Gi代入Ci得到：
C1=G1+P1C0 (2.20) C2=G2+P2C1= G2+P2(G1+P1C0)= G2+P2G1+P2P1C0 C3=G3+P3 G2+ P3 P2G1+ P3 P2P1C0 C4=G4+P4 G3+ P4 P3 G2+ P4 P3 P2G1+ P4 P3 P2P1C0
(2.14)
形成C2的条件: 1.X2,Y2均为1; 2. X2,Y2任意为1且X1,Y1均为1 3. X2,Y2任意为1同时X1,Y1任意为1且C0为1 即: C2=X2Y2+(X2+Y2) X1Y1+ (X2+Y2) ( X1+Y1)C0
C3=X3Y3+(X3+Y3) X2Y3+ ….. ( X1+Y1)C0 (2.16) C4=X4Y4+(X4+Y4) X3Y3+ ….. ( X1+Y1)C0 (2.17) 下面引入进位传递函数Pi, (pass) 进位产生函数Gi的概念 (generate) 定义: Pi=Xi+Yi 称为进位传递函数
只要把式(2.20)、(2.21)、(2.22)中的G1，G2，G3分 别换以GN0，GN1，GＮ2，把P1，P2，P3分别换以PN0 ，PN1，PＮ2，把C0换以Cn，即可得Cn+X，Cn+Y、Cn+Z 的表达式如下：
图2.17 与74181型ALU连用的超前进位产生电路
=小组形成P· G时间+大组间串行进位+加法时间
=20+4*20+30=130ns (4)采用两级分组，小组内、大组内和大组间均采用并行进位 = 产生P· G时间+大组间进位+第4大组进位延迟时间+加法时间 = 20+20+20+30=90ns
2.1.4 算术逻辑单元（简称ALU） ALU是一种功能较强的组合逻辑电路。它能进行多 种算术运算和逻辑运算。ALU的基本逻辑结构是超 前进位加法器，它通过改变加法器的进位产生函数G 和进位传递函数P来获得多种运算能力。下面通过介 绍SN74181型四位ALU中规模集成电路了介绍ALU的 原理。 在图2.15中功能表中，“加”表示算术加，“+”表示 逻辑加。它能执行16种算术运算和16种逻辑运算，M 是状态控制端，M=H,执行逻辑运算；M=L执行算术 运算。S0 ~S3是运算选择端，它决定电路执行哪种算 术运算或逻辑运算。
简单串行级联的4位全加器如下图所示：
1 1 1 1 + 0 0 0 1
将4个全加器相连可得4位加法器,但其加法时间长。因 为其位间进位是串行传送的。本位全加和Fi必须等低 位进位Ci-1来到后才能进行，加法时间与位数有关。 只有改变进位逐位传送的路径，才能提高加法器工作 速度。
解决办法之一是采用“超前进位产生电路”来同时 形成各位进位，从而实行快速加法。我们称这种加 法器为超前进位加法器。根据各位进位的形成条件， 可分别写出Ci的逻辑表达式： 形成C1的条件: 1. X1,Y1均为1; 2. X1,Y1任意为1且C0为1 即: C1=X1Y1+(X1+Y1)C0
异或门
真值表： 0 0 1 0 1 0
A B=AB+AB
A B Y 0 1 1
1
1

0
相同为０ 不同为１
真值表： A B Y
同或门 A B=AB+A B
0
0 1 相同为1 不同为0 1
0
1 0 1
1
0 0 1
第2章 计算机的逻辑部件(2.1.2 异或门及其应用)
异或门的应用 1. 可控原/反码输出电路
当全加器的输入均取反码时，它的输出也均取反码。 （应用反演律采用与非、或非、与或非表示）将 上式改写成如下： (2.24) C1=P1+G1C0 (2.25) C2=P2+G2P1+G2G1C0 C3=P3+G3 G2+ G3G2P1+G3G2G1C0 C4=P4+G4P3+G4G3P2+G4G3G2P1+ G4G3G2G1C0