第04 MCS-51单片机的8位并行输入输出端口

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

MOV A,#00000100B
MOV P0,A
是否可以?
西华大学电气信息学院 郑海春
17
2. P0口的总线方式
控制电路的“控制”=1,此时与门打开,MUX接向 “地址/数据”信号.在这种情况下,输出极的两个 FET都处于正常的工作状态 。
ห้องสมุดไป่ตู้
地址、数据信息通过“地址/数据”线经反相器送 至FET的输入,并输出。
Vdd Vdd
Px.y
Vdd
Px.y
灌电流方式 输出”0”点亮LED
拉电流方式 输出高电平点亮LED
西华大学电气信息学院 郑海春
27
1. 使用灌电流的方式与电流较大的负载直接连接时, MCS51的端口可以吸收约20mA的电流而保证端口电平不高 于0.45V,但驱动逻辑并不符合人们的日常习惯。
2. 采用拉电流方式连接负载时,MCS-51所能提供“拉电 流”仅仅为80μA,否则输出的高电平会急剧下降.如果我 们采用右下图的方式,向端口输出一个高电平去点亮 LED,会发现端口输出的电平不是“1”而是“0”!
西华大学电气信息学院 郑海春
8
(一)输出操作: MOV P0,A
数据经内总线送到锁存器的“D”端,经“/Q”端送 场效管应输出极。 ①总线送“0”时:锁存器的/Q=1,使下端的FET导 通(上面的FET截止),端口呈现“0”电平; ②总线送“1”时:锁存器/Q=“0”,使下端的FET截 止,输出极的两个FET全部截止。在这种情况下, 必须通过上拉电阻的作用使端口为高电平。
西华大学电气信息学院 郑海春
9
(二)输入操作 MOV A,P0
输入操作实际上有两种:
①读引脚:用于真正的外部数据输入的通道; ②读锁存器:在端口作输出时常使用的操作。
a.读引脚:当外部信号通过端口引脚输入时,读引 脚上的电平实现信号的输入。如指令:
MOV A,P0 ; A←P0 此时,单片机控制“读引脚”的三态门,使引脚处 的外部电平经三态门送入内部总线。
4.3 P2口
特点:“通用数据I/O端口”和“高八位地址总线” 端口
读锁存器 内部总线 写锁存器 读引脚
地址/数据 1/0
控制
Vcc
内部上拉电阻
DQ
锁存器
CL /Q
MUX (地址/数据=0)
西华大学电气信息学院 郑海春
P2.x 引脚
22
注意:使用外数据存储器时,P2口分两种情况:
1,使用256B的外部RAM时,此时用8位的寄存器R0 或R1作间址寄存器,这时P2口无用,所以在这种情 况下,P2口仍然可以做通用I/O端口。
西华大学电气信息学院 郑海春
31
由于上部FET管不再被“控制”信号关闭,所以 此时口线可以输出高电平,即不用外加上拉电阻。
西华大学电气信息学院 郑海春
18
只要CPU执行MOVX、MOVC(外ROM)指令, P0、P2口就自动变为数据/地址总线。
在进行硬件系统的设计中,如果使用了外部存储 器时,P0口成为整个系统的地址/数据复用总线。 换句话,P0口不能再作为通用的I/O端口。
上述的过程也称之谓“读——修改——写”操作。
西华大学电气信息学院 郑海春
14
凡是这种“读—修改—写”操作,读到的数据都 是锁存器的数据而不是读引脚数据。
而真正读引脚的指令只有 MOV A,P0
西华大学电气信息学院 郑海春
15
为什么要读锁存器而不去读引脚?
为什么“读——修改——写”操作不是从引脚回取 信号?因为: 1. 引脚信号与外部设备连接,易受外界干扰; 2. 引脚上的电平往往不能正确反映前次的输出结果。
西华大学电气信息学院 郑海春
19
P0口特点小结:
1. 做通用数据I/O端口并与MOS器件连接时,必须外 接“上拉电阻”,否则不能正确的输出高电平;
2. 在输入操作(读引脚)前, 必须先向端口写1;
3. “读引脚”与“读锁存器”是不同的两个数据通道;
4. 在总线方式时,P0口不能再做通用的I/O端口。它 分时输出地址、数据总线的信息(此时引脚不用外 接上拉电阻)。
西华大学电气信息学院 郑海春
2
4.1 P0口
【特点】具有两种工作方式 1. “通用数据I/O双向端口”; 2. “地址、数据总线分时复用”。
西华大学电气信息学院 郑海春
3
在作为通用数据I/O端口时,具有较强的输出驱动 能力 (8个TTL负载)。因输出是“开漏”结构, 所以与MOS负载连接时,需要外接一个上拉电阻。
Vcc 负载
西华大学电气信息学院 郑海春
16
【举例】在当前状态下,将
P0.2的电平变“1”,其余
P0.0
位不变。
P0.1 P0.2
MOV A,#00000100B
P0.3
P0.4
ORL P0,A
P0.5
这里,ORL 指令就是先将
P0.6 P0.7
P0口的锁存器数据取出,
与A相或,结果送回P0口。
【思考】:直接使用:
P0.X
单片机的引脚设计为输出时
西华大学电气信息学院 郑海春
13
为什么端口作输出时还要读入操作?
当端口输出时(MOV P0,A) ,往往要再将前 面输出的状态取回来,进行再处理然后重新输出。 如:
ORL P0,A
将P0口前次输出的数据与累加器A的内容相“或” 后再送回P0口(输出)。此时P0口的数据是从锁 存器中读回的,而不是从引脚输入。
11
请注意下面的一段程序: MOV P0,#0FFH ;0FFH送P0( “写1”) MOV A , P0 ;从P0口引脚输入数据到A
你能正确的分析出指令的操作吗? 上述指令执行后 P0=?
西华大学电气信息学院 郑海春
12
b,读锁存器:端口作输出时的一种操作
在这种情况下, 读入的数据不是来自引脚,而是 端口内部的锁存器的内容。
第四章 MCS-51单片机的8位并行输入输出端口 本章内容
重点掌握MCS-51单片机的四个8位并行I/O口的硬 件结构特点和使用。
西华大学电气信息学院 郑海春
1
本章目录
4.1 P0口 4.2 P1口 4.3 P2口 4.4 P3口 4.5 并行端口使用中应注意的问题 4.6 单片机与继电器等大电流负载的接口
1/0
DQ
锁存器
CL /Q
MUX (控制=0时)
P0.x 引脚
西华大学电气信息学院 郑海春
5
硬件组成:
1,一个输出锁存器(D型触发器); 2,二个三态门(控制读引脚或读锁存器); 3,与门和MUX等元件组成的输出控制电路; 4,一对场效应晶体管FET构成的输出电路.
西华大学电气信息学院 郑海春
6
P0口的工作原理
23
4.4 P3口
特点:通用I/O端口、多用途端口
读锁存器
Vcc 第二输出功能
内部总线 写锁存器
DQ
锁存器
CL /Q
P3.x 引脚
读引脚
第二输入功能
西华大学电气信息学院 郑海春
24
在多用途情况下,P3口分别作为串行口、外中断 输入、外部计数输入和系统扩展时使用的WR和RD 信号的端口。在这种情况下,锁存器Q端为“1”电 平以保证与门是打开的。
西华大学电气信息学院 郑海春
10
读引脚操作前要事先向该端口写“1”
在端口电路中,可以发现一个问题: 端口在输入(读引脚)时,原来锁存器的状 态可能要影响引脚电平的输入。如: 原来锁存器的状态为“0”态, 电路将不能正 确读入.要解决的方法就是让下端的FET截止, 即事先向端口写一个“1”。
西华大学电气信息学院 郑海春
1. 普通I/O模式下的输出与输入原理; 2. 扩展(总线)方式下的工作原理
西华大学电气信息学院 郑海春
7
1. P0口的I/O操作(通用I/O端口)
在P0口作为通用I/O端口时,控制电路中的“控 制”端为“0”电平: 1. 此时多路开关MUX接入下方的锁存器的/Q端。 2. 因与门的一个输入端为“0”,所以它使上端的 FET截止。这就是P0口在做I/O口时输出为“漏极 开路” 结构的原因。
西华大学电气信息学院 郑海春
20
4.2 P1口
特点:单纯的通用I/O端口,负载能力为3个TTL输入。与P0口的 区别在于内部具有上拉电阻,所以输出时不用外接上拉电阻。
读锁存器
Vcc 内部上拉电阻
内部总线 写锁存器
DQ
锁存器
CL /Q
P1.x 引脚
读引脚
P1口的位结构图
西华大学电气信息学院 郑海春
21
如:movx a,@r0 或 movx a,@r1
2,如果访问外部ROM或使用大于256BRAM时,P2 口必须作为外存储器的高八位地址总线。
如:movx a,@dptr ;访问外部数据存储器 movc a,@a+dptr ;访问外部程序存储器
这里使用了16位的寄存器DPTR
西华大学电气信息学院 郑海春
上图为汇科公司生产的继电器,其技术指标如下:
线圈额定电压 DC12V 触点最大电压、触点最大电流 AC220V/DC30V、3A
西华大学电气信息学院 郑海春
29
使用三级管驱动继电器
西华大学电气信息学院 郑海春
30
光电隔离为了保证单片机系统的安全,减少外部电路 对系统的干扰,采用光电隔离是一种有效的方法 。
RXD TXD /INT0 /INT1 T0 T1 /WR /RD
串行口数据接收线 串行口数据发送线 外部中断0输入 外部中断1输入 计数器0外部时间输入 计数器1外部时间输入 外部RAM的写控制输出 外部RAM的读控制输出
西华大学电气信息学院 郑海春
26
4.5 并行端口使用中应注意的问题
如何使用并行端口来直接驱动电流比较大的负载 (如:LED)?是采用“拉电流”还是“灌电流”?
作为“地址、数据总线分时复用”使用时,P0口 首先输出存储器的低八位地址信号,然后变为数 据总线进行数据的输入输出,所以称“分时复用 总线”(注意:此时P0口不能再作为通用I/O口)。
西华大学电气信息学院 郑海春
4
读锁存器 内部总线 写锁存器 读引脚
P0口的位结构图
Vcc
Vcc
地址/数据 控制(=0时)
【注意】:现在已出现如PIC(Peripheral Interface Controller)等单片机可以提供较大的“拉电流”,具体 问题灵活掌握。
西华大学电气信息学院 郑海春
28
4.6 单片机与继电器等大电流负载的接口
继电器 基本原理:低压电控制高压电通断,电磁铁原理 技术指标:线圈额定电压,触点最大电压、触 点最大电流
在通用I/O模式下,“第二输出功能”端为“1”电平, 以保证与门打开。
原则上在进行系统设计时,P3口不做通用I/O口, 以充分利用单片机的内部模块资源。
西华大学电气信息学院 郑海春
25
P3口各位的第二功能
P3口各位 第二功能


P 3.0 P 3.1 P 3.2 P 3.3 P 3.4 P 3.5 P 3.6 P 3.7
相关文档
最新文档