数字集成电路的分类.

CMOS传输门
• • • • 电路组成 符号 工作原理 外部工作情况
– – – – – MOS管的漏极和源极是 可以随电路的工作情况 相互交换的， 且MOS管的 源和漏是对称的
ABC ABC ABC AC ABC C ( A B) C * AB C AB
CMOS逻辑门
第四章 门电路
• 数字集成电路的分类
– 按内部有源器件的不同:
• 双极型晶体管集成电路 • 绝缘栅场效应管集成电路或称金属一氧化物半导体MOS集成电路。
– 数字集成电路按其集成度可分为：
• 小规模集成（SSI）:内含10~100个元件（10~20个等效门） • 中规模集成（MSI）:内含100~1000个元件（20~100个等 效门） • 大规模集成（LSI）和超大规模集成等（VLSI）LSI器件 内含1000~100000个元件（100~1000个等效门）；器件内 含100000个元件（1000个等效门）以上时，称为VLSI。
工作原理：
A=0.2V B=0.2V T1基极U=0.9V<1.4V T2、T4截止 电流从 UC-R2-T3基极（基极电流很小）T3基极U=UC=5V T3与D导通 F=5-1.4=3.6V A=0.2V B=3.6V T1基极U=0.9V F=3.6V A=3.6V B=0.2V F=3.6V A=3.6V B=3.6V T1基极U=3.6+0.7=4.3V>2.1V T2、T4导 通，使得T1基极U=2.1V T2集电极U=0.7+0.3=1V,T3基极U=1V <1.4V T3 与D截止 F=0.3V A 0 0 1 1 B 0 1 0 1 F 1 1 1 0
2三态TTL门
• 工作原理 • 符号 • 例子
三态：高电平、低电平、高阻态 （输出与电源U断开、与地也断开） 当使能端G与门的交界处有非号说明 低有效：当G=0时，门执行其功能 （如本例中执行与非门的功能）当 G=1时，输出呈现高阻态； G A B F 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 0 1 X X 高阻态 当G与门的交界处无非号，则说明高 有效：当G=1时，门执行其功能当 G=0时，输出为高阻态。
可以线Hale Waihona Puke Baidu的TTL门
• • • • • • • 通常两个TTL门的输出端 是不可并联使用。也不可 短接到地或者电源上 但是有两种TTL门可将它 们的输出端用连线并联在 一起,构成或(或者与)逻辑, 即所谓的线或（或者线与）
1集电极开路门OC
• 电路图 • 符号 • 几个OC门的输出可并联在一起完成一定 的逻辑功能。
– 电路组成 – 工作原理
CMOS三态门
• 工作原理
a: G'=0 高阻态 G'=1 A=1 F=0 A=0 F=1 b: G'=0 T1=0 T3=0 高阻态 G'=1 T1=1 A=1 T2=0 T3=1 F=1 A=0 T2=1 T3=0 F=0 c: G=0 T3=1 A=0 F=0 A=1 F=1 G=1 T3=0 T1=0 高阻态 d: G=0 A=0 T1=1 T2=0 F=0 A=1 T1=0 T2=1 F=1 G=1 T1=0 T2=0 高阻态
CMOS反相器
• 电路组成 • 传输特性
I区:Ui≥0且<UGS(th)N.T1管截止,T2管导通. 输出电压U0=UOH=UDD Ⅱ区: Ui ≥ UG S(th)N且<UDD/2,T1管和T2管 皆导通, IDD随UI的增加而增大,UO随UI的增加而减小. Ⅲ区:UI在UDD/2附近.T1和T2管皆导通,输出 电压UO随UI增加而急剧地减小.当UI=UDD/2 , 电源电流IDD到达最大值. Ⅳ区:Ui>UDD/2且≤ UDD -|UGS(th)P | T1和T2管皆导通, IDD随着U1增加而减小;UO随UI增加而继续减小. Ⅴ区: UI>UDD -|UGS(th)P |且≤ UDD ,T2管截止, T1管导通. IDD=0 UO=UOL=0V,
T1、T2管并联；T3、T4管 串联 A=0 B=0 F=1 A=0 B=1 F=0 A=1 B=0 F=0 A=1 B=1 F=0 A=0 B=0 C=0 A=0 B=0 C=1 F=1 F=0
• CMOS与非门
– 电路组成 – 工作原理
• CMOS或非门
– 电路组成 – 工作原理
• CMOS与或非门
TTL门的主要参数
• 空载功耗 • 传输特性
– 噪声容限： – UNH=UOH(MIN)-UIH(MIN) – UNL=UIH(MAX)-UOH(MAX)
• 传输延时tpd和速度功耗积 • 扇出系数NO
– NO=输出/输入
肖特基TTL电路STTL
• • • • • • 提高工作速度 二极管DK是肖特基势垒 二极管.这种二极管的正 向压降仅0.3V.开关速度 比一般PN结二极管快一 万倍.在图中,由于DK的引入,可使三极管的关闭时 间减少;DK的引入却不会使三极管的开启时间变坏, 这是因为 , 当三极管由截止区转向放大区 , 直到进 入饱和区之前,其集电结为反向偏置,DK截止,DK上 无电流流过,不会影响三极管的基极电流.
不同逻辑系列的配合问题
• (一)逻辑电平的配合
– CMOS可以直接驱动TTL电路 – TTL通过上拉电阻驱动CMOS电路
• (二)驱动能力的配合
本章小结
• 1.教学内容 • 分立元件三极管非门； • 常用集成门电路的工作原理、参数及使用方 法。 • 2.教学要求 • 了解三极管非门的电路结构与工作原理； • 了解与非门和三态门的基本工作原理； • 掌握常用TTL集成门（例如与非门、三态门） 的主要特性参数与使用方法； • 了解CMOS电路系列主要特性参数
二极管与门
三极管非门
• Ui=0.2V 三极管截止，Uo=Ucc=5V • Ui=5V 三极管饱和，Uo=Uces=0.2V
晶体管与非门
• 利用二极管与门和一个非门可构成一个 与非门电路
TTL与非门
• 组成：（三部分）
输入级: T1 (多发射极晶体管)R1 与功能 中间极:T2和R2,R3 非功能 输出级:T3,D,T4和R4