Vivado高效设计案例分享
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Vivado高效设计案例分享------用vivado2013.4 进行zynq 嵌入式系统的设计
软件平台：vivado 2013.4
硬件平台：zybo 板卡
计算机操作系统平台：win7 64位
首先安装vivado 2013.4软件。软件安装完成后，打开软件，构建zynq的嵌入式硬件平台。
操作流程如下：
1. 打开软件，双击图标
2.出现如下界面：
3.点击 Create New Project，创建新的工程。出现如下创建工程向导，点击next。
4. 创建新工程的名称，工程路径。选择 create project subdirectory。点击next，进入下一步。
5.创建一个RTL 工程，选择 Do not specify sources at this time。点击next。
6. 选择parts，选择zynq芯片包括芯片的封装。zybo 选用的是xc7z010clg400-1的芯片。选择好芯片，点击next，进入下一步。
7.点击finish 这样一个RTL new project 工程已经建立好了。
8. RTL 工程建立完毕后，出现如下工程界面。在这个工程里面，我们需要创建一个block design，点击create block design。
9. 输入设计名称，这里我选择默认的设计名称。点击ok。
10. 在diagram 对话框里面选择 ADD IP。
11. 选择 zynq7 processing system 。双击 zynq7 processing system 。
12. 点击run block automation。并且选择rocessing_system7_0。
13. 点击ok。
14. 双击zynq 系统，进入系统设置。
15. 点击import XPS setting
16. 从
/Products/Detail.cfm?NavPath=2,400,1198&Prod=ZYBO网
站上面可以下到 zybo_zynq——def.xml文件。下载该文件，在这里选择下载的文件。
17.进入MIO Configuration，取消USB0.SD0.I2C0。进入PS-PL configuration里面，取消FCLK_RESET0_N和M_AXI_GP0 interface,进入Clock configuration，取消FCLK_CLK0.点击OK保存修改设置。
18. 点击Ctrl+S 保存 block 设计。
19 右击你的设计block 。选择 create HDL wrapper。
20. 选择 let vivado manage wrapper and auto-update。
21. 选择 generate block design。
22点击generate。这样一个zynq的嵌入处理器系统就完成了。
这里使用vivado 2013.4 设计了一个zynq 的processing system。今天就写到这了，希望可以跟大家一起共同学习，共同进步。