系统增值服务
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
•
Improving the 51 Core (cont’d)
• CORTEX(SC300)的数据、地址总线完全分开,在取指的同 时还可以进行数据的操作,这使得SC300的工作速度相对 于SC100,SC200会有很大的提高。这样的特征在技术角度能 否在我们的51内实现,是否能提高我们51芯片的工作效率 ,使之成为特色和卖点 • Linear code / data addressing support (no bank switching)
SLE70 Special Features
• Peripheral event channel: fast data transfer with little CPU involvement • Specific power-saving mode: halt mode – CPU clock is stopped, but the clock serving the peripheral units continue running; sleep mode – the chip’s oscillator stops and the controller remains in a static state • Store both code and data in a linear 16-MB memory space, allowing the direct access without the need to swap memory segments in and out using a MMU. • Cache system (1KB) to buffer code and data. 16 sets, 4 ways/set, 16 bytes/way
•
Improving the 51 Core (cont’d)
• 增加dec dptr和新开辟堆栈空间,对于51程序,确实比较方便;但是如果客户 使用C,不知C编译器是否认识dec dptr?<使用库和宏指令,c51编译器可以支 持。> DEC DPTR的需求通常出现在COS设计中“大端数据格式”与“小端数据 格式”共存并产生数据交换的情况下(如2223芯片中RSA协处理器的访问接口 定义为小端格式访问,而COS中的数据对象的存储为大端数据格式),或数据 对象地址交叠情况下搬移操作,在这些情况下DEC DPTR硬件指令会对数据块 的搬移操作带来较大的帮助。 为了提高Cpu的运行效率,是否先考虑提高Cpu的执行效率(减少指令的clock 数,最好是单clock的cycle,而不是现在的平均4~6个clock的cycle;提高Cpu 稳定的运行频率),解决根本问题;为了提高芯片在某些应用的效率,比如 流加密领域,是否可以讨论增加块搬移指令(2801项目感触比较深)?在51 架构下开发COS,通常大数据的搬运是应用中占用CPU时间最多的,据我说知 infineon的智能卡芯片就有一组这样处理数据块搬运操作的硬件指令集 “MOVB”(虽然他是类51的16位CPU架构),但在51架构下扩展这样的指令 确实很有帮助。
• 指令扩展可以提供给软件开发人员一些本来没有,但是有很常用的编程方法,比如数 据指针递减(dec dptr),51本身是没有这条指令的,但是开发软件时又经常用到,实际 上开发人员是通过几条指令来实现数据指针递减,如果我们扩展类似这样的指令集就 可以大大减轻开发人员的工作量,提高cpu性能。扩展的方式可以通过增加A5作为指令 前缀或者增加宏代码,这样就可以在不改变编译器的情况下使用我们硬件开发定义的 扩展指令,具体实现方法需要讨论。<通过宏指令和库的使用,c51编译器和asm编译器 可以支持,目前只有华邦有1,2款芯片这么做> 关于堆栈。现在所有的51核堆栈区都是使用51内部的低128字节的ram,这样做对软件 来说有个很不好的地方,就是它不仅占用了特殊寄存器的资源,更重要的是它很容易 溢出或者被误写。堆栈溢出对软件开发来说是很难被debug的,导致溢出的bug很难被 找到,这对软件开发人员来说很头疼。如果我们在硬件设计时把51的堆栈区放到一个 独立的空间里(比如独立的32个字节或者更多),同时提供堆栈的计数器和溢出信号, 还可以提供一个堆栈溢出的中断,这样对软件开发人员来说是一件很幸福的事,他们 就可以把更多精力放在软件的开发上,缺点就是多消耗了我们的硬件资源。<通过功能 位的选择,还可以配置成使用传统堆栈方式,还是这种新的堆栈方式。目前,还没有IC 厂商这么做过。会成为芯片的一大特色。>
系统增值服务
• • • 软/硬件仿真器 代码尺寸的优化
– – 优化客户代码 针对华虹的芯片,优化编译器
wk.baidu.com
设计底层COS软件,并将其集成在芯片硬件中供用户COS调用, 或提供库函 数/源代码
– – – – – Flash基本操作API DES/TDES DES/TDES算法操作API API Flash文件系统 应用相关的API (Specific) 针对华虹芯片/IP的特殊优化设计(例如针对SONOS工艺)
• •
定制芯片的功能IP, 通过软硬件的结合以较简单的IP(较小的面积)实现较 复杂的功能 (Eg., DES + SW TDES) 加大对协议/算法实现的研究力度
– – – – USB协议 RSA协处理器的使用, 素数素性的研究 14443协议的实现 Java平台的实现
Improving the 51 Core