第12章 触发器电路电路波形图
触发器
111第12章 集成触发器教学重点：1．掌握基本RS 触发器的电路组成、工作原理。
2．掌握同步RS 触发器的电路组成、工作原理。
3．掌握主从RS 触发器、JK 触发器、D 触发器、T 触发器的逻辑功能。
教学难点：1．基本RS 触发器的工作原理。
2．空翻现象出现的原因。
3．主从触发器的工作原理分析。
4．触发器的应用。
学时分配：12.1 集成触发器的基本形式触发器是一种具有记忆功能并且其状态能在触发脉冲作用下迅速翻转的逻辑电路。
基本RS 触发器是各种触发器的基础。
12.1.1 基本RS 触发器一、电路组成将两个集成与非门的输出端和输入端交叉反馈相接，就组成了基本RS 触发器。
1．电路组成基本RS 触发器如图12.1.1(a )所示。
图12.1.1 基本RS 触发器112两个与非门G 1、G 2；两个输入端D D S R 、；两个输出端Q 、Q ，逻辑状态是互补的。
2．工作原理动画 基本RS 触发器 Q 端的状态为触发器的状态。
工作状态：10==Q Q ，时触发器处于“0”态(稳定状态)；01==Q Q ，时触发器处于“1”态(稳定状态)。
二、逻辑功能1．逻辑符号基本RS 触发器的逻辑符号参见图11.1.1(b )。
2．逻辑功能基本RS 触发器的逻辑功能如下： 当10D D ==S R ，时，则)(10==Q Q ； 当01D D ==S R ，时，则)(01==Q Q ； 当11D D ==S R ，时， 则Q 不变(Q 不变)；当00D D ==S R ，时，则Q 不定(Q 不定)；这是不允许的。
3．真值表表12.1.1给出了基本RS 触发器真值表表12.1.1 基本RS 触发器真值表D R ——置0端、D S ——置1端，均由负脉冲触发，符号R D 、S D上加了非号，表示低电平有效。
4．概念触发器的翻转：触发器状态在外加信号作用下状态转换的过程。
触发脉冲：能使触发器发生翻转的外加信号。
各触发器的工作波形图的画法
CP = 0，同态步跟触随发器D 状信态号不变
Q
Q
CP
触发器
1D C1
D
D CP
解：
Q
同步触发器在 CP = 1 期间能发生多次翻转，这 种现象称为空翻
例：如图所示为边沿JK触发器74LS74的CP、D、/RD、/SD 端的输入波形，请 画出输出端Q的波形。设触发器的初始状态为Q=0.
各触发器的工作波形图的画法
本课件仅供大家学习学习 学习完毕请自觉删除
谢谢 本课件仅供大家学习学习
学习完毕请自觉删除 谢谢
二、触发器的类型
根据逻辑功能不同分为
RS 触发器
D 触发器
JK 触发器
T 触发器
T 触发器
根据触发方式不同分为
电平触发器
边沿触发器
主从触发器
根据电路结构不同分为
基本 RS 触发器
画出 Q 和 Q 的波形。 波形分析举例
RD
R
Q RD
SD
S
Q SD
初态为 0，故保持为 0。
解： RD SD 00 01 10 11
Qn+1 不定
0 1 Qn
保持 置 0保持置 1 Q Q
[例] 试对应输入波形画出下图中 Q 端波形(设触发器
初始初状始态状为态0为)。0
CP = 1，同步 D 触发器次
➢ RD称为复位端或置0端
RD
&
Q
G2
符号
SD
S
RD
R
Q
输入端的小圆圈表示低电平有效
Q
与非门组成的基本 RS 触发器特性表
RD
SD
0
0
0
1
1
《电工电子技术》课件——触发器
01
02
TTL 维持阻塞 D 触发器（通 常上升沿触发）
TTL 边沿 JK 触发器（通常 下降沿触发）
03
CMOS 边沿 D 触发器和边沿 JK 触发器（通 常上升沿触发）
（二） 边沿 JK 触发器
CP 触发的边沿 JK 触发器 具有异步端的边沿 JK 触发器
可知，边沿 JK 触发器的特性方程：Q n1 JQ n KQ n
特性表：触发器次态与输入信号和电路原有状态之间关系。
次态：触发器在输 入信号变化后的状 态，用 Qn+1 表示。
现态：触发器在输 入信号变化前的状 态，用 Qn 表示。
RD SD Qn Qn+1 000×
001×
说明 状态不定
010 0
011 0
置0
100 1
101 1
置1
110 0 1 1 1 1 保持原状态不变
边沿触发器小结：
4. 边沿触发器的逻辑功能和特性方程与同步触发器 的相同，但由于触发方式不一样，因此，它们的逻 辑功能和特性方程成立的时间不同。边沿触发器的 逻辑功能和特性方程只在时钟的上升沿（或下降沿） 成立。
Qn+1 0
1 0 ××
1
0 0 × × 不定态
1 1 0×
Qn
1 1 1×
Qn
11↑0
0
11↑1
1
可得， D 触发器的特性方程：Qn＋1＝D
说明 异步置 0 异步置 1 禁用
保持
CP 时 Qn+1 = D
例：设触发器初态为 0 ，试对应输入波形画出 Q1、Q2 的波形。
D
1D
CP
C1
(a)
S
CP
基于电路原理的触发器波形分析
基于电路原理的触发器波形分析触发器是一种电子电路元件，用于存储和输出数字信号。
它在数字电路中起到存储和锁存信号的作用。
触发器可以有不同的类型和功能。
在本文中，我们将讨论基于电路原理的两种常见触发器：RS触发器和D触发器，并对它们的波形进行分析。
1.RS触发器的波形分析RS触发器是最简单的触发器之一，它有两个输入端（R和S）和两个输出端（Q和Q'）。
以下是常见的RS触发器电路图：+-----+-----+R--->，RS，S--->，+-----+-----+C+----+RS触发器的原理是，输入信号R和S控制着输出信号Q和Q'。
当R=0、S=0时，输出保持不变；当R=1、S=0时，输出Q=0、Q'=1；当R=0、S=1时，输出Q=1、Q'=0；当R=1、S=1时，输出不确定。
以下是RS触发器的波形示意图：+---++---+R/\_/\_____________________________________S/\_+---++---+在上面的波形图中，通过输入信号R和S的变化，可以观察到输出Q 和Q'的变化。
例如，当R由0变为1时，Q从0变为1；当R由1变为0时，Q保持1不变。
当S由0变为1时，Q保持0不变；当S由1变为0时，Q从0变为1、当R和S同时为1时，输出结果不确定。
2.D触发器的波形分析D触发器也是常用的触发器之一，它有一个输入端（D）和两个输出端（Q和Q'）。
以下是常见的D触发器电路图：+-----+-----+D--->，D，+-----+-----+C+----+D触发器的原理是，输入信号D控制着输出信号Q和Q'。
当CLK信号的上升沿到来时，D触发器的输出Q和Q'会被D的当前状态所锁定。
换句话说，D触发器的输出会跟随输入D的状态。
以下是D触发器的波形示意图：+---++---+D/\______/\______________________________CK/\__+---++---+在上面的波形图中，通过输入信号D和时钟信号CLK的变化，可以观察到输出Q和Q'的变化。
电工与电子技术第十二章习题详解(陶桓齐)华中科技大学出版社
第12章习题解答12-1 已知由与非门组成的基本RS触发器和输入端D R、D S的波形如题图12-1所示，试对应地画出Q 和Q的波形，并说明状态“不定”的含义。
题图12-1解：12.2 已知可控RS触发器CP、R和S的波形如题图12-2所示，试画出输出Q的波形。
设初始状态分别为0和1两种情况。
题图12-2解：12-3 在主从结构的JK触发器中，已知CP、J、K的波形如题图12-3所示，试画出Q端的波形。
设初始状态Q=0。
题图12-3解：12-4 维持阻塞型D触发器的输入D和时钟脉冲CP的波形如题图12-4所示，试画出Q端的波形。
设初始状态Q = 0。
题图12-4解：12-5 在T触发器中，已知T和CP的波形如题图12.5所示，试画出Q端的波形。
设初始状态Q= 0。
题图12-5解：12-6 写出题图12-6所示电路的逻辑关系式，说明其逻辑功能。
题图12-6解：逻辑关系为：Q D AQ BQ==+所以其功能为JK触发器。
12-7 如题图12-7所示的电路和波形，试画出D端和Q端的波形。
设初始状态Q= 0。
题图12-7解：12-8 将主从型JK触发器转换为T'触发器有几种方案？画出外部连线图。
解：12-9 电路如题图12-9所示。
画出Q0端和Q1端在六个时钟脉冲CP作用下的波形。
设初态Q1=Q0= 0。
题图12-9解：12-10 用题图12.10(a)所给器件构成电路，并在示波器上观察到如图12.10（b）所示波形。
试问电路是如何连接的？请画出逻辑电路图。
(a) (b)题图12-10解：12-11 已知如题图12.11(a)所示电路的各输入端信号如题图12-11(b)所示。
试画出触发器输出端Q0和Q1的波形。
设触发器的初态均为0。
(a) (b)题图12-11解：12-12 已知电路和时钟脉冲CP及输入端A的波形如题图12-12所示，试画出输出端Q、1Q的波形。
假定各触发器初态为1。
(a ) (b )题图12-12解：12-13 已知题图12-13(a )所示电路中输入A 及CP 的波形如题图12-13(b )所示。
十二章触发器
[复习提问]1．与非门的逻辑功能。
2．逻辑门电路和特点。
[新课导入]前面的课程中，我们学习了基本门电路，基本门电路的简单组成组合逻辑电路。
组合逻辑电路的工作特点是输出状态直接受输入信号控制。
输入信号消失了，相应的输出信号也就消失了。
因此，没有记忆功能。
而利用集成门电路也可以组成具有记忆功能的触发器，其电路的输出不仅与输入有关，还与电路原来状态有关。
当输入信号消失后，输出仍保持原来状态不变。
能记忆前一时刻的状态。
因此，人们称之具有记忆功能，这是集成触发器的工作特点。
[新授内容]§12.1集成触发器的基本形式一、什么叫触发器及其状态是指一种具有两种稳定状态的电路。
可分别代表寄存二进制1或0。
当外加触发信号时，触发器能从一种稳态翻转到另一种稳态，即它能按逻辑功能在1、0两数码之间变化。
二、基本RS触发器1．电路组成：将G1的输出耦合到G2的输入，而将G2的输出耦合到G1输入的两个与非门。
将两个与非门交叉耦合。
2．逻辑功能：R 、S 的不同状态组合。
Q n+1的状态。
置0端，复位端。
R 端为0，S 端1时，Q =1而Q=0故叫复位端。
记忆功能：G2输出低电平耦合到G1的输入端，即使端信号撤除，G1输出端仍维持在高电平上，从而实现了记忆功能。
置位端，置1端S触发器Q 端的状态为触发器的状态。
Q 和Q 的关系始终是互补的：当D R =D S =0时，Q=Q =1，撤除D R 、D S 信号后，两个与非门的输出端状态不能肯定。
故这种情况是不能使用的。
翻转：是指在外信号作用下触发器的状态转换的过程。
（1）触发脉冲：外加信号：D R 、D S（2） 正、负触发脉冲及其表示：有无小圆圈。
三、同步RS 触发器 1．组成：（1）时钟脉冲CP 的作用。
主控脉冲（2）G3、G4的作用。
2．钟控同步触发器的工作原理 （1）CP=0时——维持原状 （2）CP=1，R 、S 决定Q 、Q3．逻辑符号：注意：（1）R 、S 无小圆圈、说明是正脉冲触发（CP 上升沿）触发有效。
数字逻辑电路 触发器与波形变换、产生电路
，称触发器处于置1(置位)状态。在 S D =0信号 消失以后(即S D 回到1)，由于有Q 端的0接回到 G1的另一个输入端，因此电路的1状态得以保 持。
(d)当 RD =0、S D =0时，Qn1 Qn1 1 ，触发 器的状态既不是定义的1状态，也不是定义的0 状态。而且在RD 和 S D同时回到1以后无法断定 触发器将回到1状态还是0状态。因此，在正常 工作时输入信号应遵守 S D RD 1 的约束条件
☆ 4.1.2 波形的产生与变换 1、用多谐振荡器直接产生 2、用整形电路把已有的周期性变化的ቤተ መጻሕፍቲ ባይዱ形整
形产生
矩形脉冲波形的整形电路——施密特触发 器、单稳态触发器。
用门电路可以构成施密特触发器、单 稳态触发器和多谐振荡器。
用555定时器也可以构成施密特触发器、 单稳态触发器和多谐振荡器。
☆ 4.1.2 波形的产生与变换
表4-1(a)用与非门组成的 基本RS触发器的功能表
表4-1 (b)用与非门组成的 基本RS触发器的功能简表
RD SD Q n Q n1 0 0 0 1* 0 0 1 1* 010 O 011 0 100 1 101 1 110 0 111 1
不定 置0 置1
保持
RD S D Qn+1
00
1*
01
⒉ 用或非门构成的基本RS触发器
⑴ 电路组成和工作原理
① 电路组成
图4-6(a)是用两个或 非门构成的基本RS触发 器。
② 工作原理
(a)当SD＝0、RD＝0 时，电路状态不变。
图4-6 用或非门组成的基本RS 触发器(a)电路结构(b)图形符号
第12章 触发器与时序逻辑电路
数字电子技术
基本RS触发器是由输入信号直接控制触发器的输出状态。也 就是说R或S的到来，基本RS触发器将随之翻转，这在实际应用 中会有许多不便，尤其在时间关系上难以控制，弄不好会在各触 发器的状态转换关系上造成错乱。在实际工作中，常常要求某些 触发器按照一定的频率协调同步动作，为此我们希望有一种这样 的触发器，它们在一个称为时钟脉冲信号CP的控制下翻转，没有 CP就不翻转，CP来到后才翻转。以保证触发器在同步时刻到来 时才由输入信号控制输出状态。我们把这个控制脉冲信号称为时 钟脉冲CP（Clock Pulse），此时触发器的输出状态就由时钟脉 冲CP和输入信号共同决定。 这种由时钟脉冲和输入信号共同决定输出状态的触发器，称 为同步触发器或时钟触发器。同步RS触发器是其中最基本的一种 电路结构。
数字电子技术
基本RS触发器是触发器电路的基本结构形式，是构成其它类 型触发器的基础。从内部结构看，可分为由与非门组成的基本RS 触发器和或非门组成的基本RS触发器两种。
12.1.1 由与非门组成的基本RS触发器
1．电路结构及逻辑符号 由与非门组成的基本RS触发器内部电路结构及逻辑符号如图 12.1所示，它由两个与非门相互交叉耦合而成。有两个信号输入 端和，一般情况下，字母上的“非”表示低电平有效；有两个输 出端Q和，正常情况下，二者是相反的逻辑状态。这里所加的输 入信号（低电平）称为触发信号，由它们导致的转换过程称为翻 转。由于这里的触发信号是电平，因此这种触发器称为电平控制 触发器。
数字电子技术 综上所述，基本RS触发器具有复位（Q =0）、臵位（Q =1）、保持原状态三种功能，R为复位输入端，S为臵位输入端， 可以是低电平有效，也可以是高电平有效，取决于触发器的结构。 其缺点是由于输入信号直接控制触发器的输出状态，虽然电 路结构简单，但电路的抗干扰能力差；另外输入端R和S之间有约 束，限制了触发器的使用。
大学电子电路基础 第十二章
n Q1n +1 = Q0 Q1n
输出方程简化为： 输出方程简化为：
Z=
n Q1n Q0
Q 1Q 0 00 /1 /0 10 /0 X=1时的状态图
0/0 00 1/1 1/0 1/0 0/0 10 01
01
由此作出状态表及状态图。 由此作出状态表及状态图。
X=0与X=1的状态图合并 将X=0与X=1的状态图合并 起来得完整的状态图。 起来得完整的状态图。
0/1
画时序波形图。 （5）画时序波形图。
0/0
根据状态表或状态图，可画出在CP 根据状态表或状态图，可画出在CP 脉冲作用下电路的时序图。 脉冲作用下电路的时序图。
00 1/1 0/1
1/0 1/0
01
0/0 10
CP X Q0 Q1 Z
（6）逻辑功能分析： 逻辑功能分析：
00
0/0 1/0 1/1 10 完整的状态图 1/0 0/0 01
(3)时序波形图 (3)时序波形图
已知： 已知：
T0=1 T1=Q0 C=Q3Q2Q1Q0 T2=Q1Q0 T3=Q2Q1Q0
10 11 12 13 14 15 16
CP Q0
1 2 3 0 1 0 1
4 5 6 0 0 1 0
7 8 9
t
0 1 1 1 1 0 t 1 0 t 1 0 t 1 0 t
3．集成二进制计数器举例
4位二进制同步加法计数器74161 位二进制同步加法计数器74161
RCO Q3 Q2 Q1 Q0
&
Q 1J C1 1K R & ∧ &
Q 1J C1 1K R & ∧ &
Q 1J C1 1K R & ∧ &
触发器的电路结构与工作原理ppt课件
S=1
R=1
Q3 0
置 保 Q2 0 数
持前 为先 0 Q1 0 清
零
Q0 0
不变
22
5.1.1 基本RS触发器
例2 消除机械开关振动引 起的抖动现象
S接B
S接A振动
S 接A
S悬空时间
悬空时间 接 B振动
+5V
1k
S
& Q
A
B
&
Q
R
+5V R
1k
vo vo
S
(a)
S由B到A
S
A
R
B
Q
(b) S由A到B
在CP为高电平期间，R、S信号影响触发器的状态。 在CP为低电平期间，触发器的状态不变。
CP
同步RS触发器真值表
S
SR
Qn+1
00
Qn
R
01 0
Q
10 1
11
Ф
32
5.1.2 同步RS触发器
4、时序电路分析举例
例1 同步RS触发器及逻辑门组成的时序电路及输入CP、D 端波形如图所示，设触发器初态为0，试画出触发器Q 端的 输出电压波形。〔同步D锁存器（或称双稳态锁存器）， 适用于单端输入信号的场合。〕
19
5.1.1 基本RS触发器
5.用或非门实现的基本RS触发器
（a）逻辑图
（b）逻辑符号
G1
输 入
S
≥1
Q
S
Q
高
电
平
有
≥1
效
R
Q
R
Q
G2
由逻辑图综可上得所逻述辑，表基达本式RS为触：发器Q 具 R有复Q位（Q=0）、置位 （Q=1）、保持原状态三种功能，R为复位输入端，S为置
各触发器的工作波形图的画法
负向触发器的应用案例
负向触发器在电路中通常用于控制信号的反相 传输，如数字逻辑门电路中的非门等。
在负向触发器的应用中，当输入信号达到一定 阈值时，触发器输出与输入信号相反的电平， 从而控制后续电路的逻辑状态。
负向触发器的波形图通常表示输入信号与输出 信号之间的关系，通过观察波形图可以了解触 发器的逻辑功能和性能。
正向触发器的工作波形图
总结词
正向触发器的工作波形图在逻辑状态为0时处于高电平，为1 时处于低电平。
详细描述
正向触发器在输入信号从低电平变为高电平时被触发，其输 出信号从高电平变为低电平。在逻辑状态为0时，正向触发器 的输出信号保持在高电平状态；在逻辑状态为1时，其输出信 号变为低电平。
负向触发器的工作波形图
信号的稳定性
分析工作波形图可以评估触发 器输出信号的稳定性，判断触
发器是否正常工作。
工作波形图在电路设计中的应用
验证电路设计
通过绘制工作波形图，可以验证电路 设计的正确性，确保电路按照预期工 作。
优化电路性能
通过分析工作波形图，可以发现电路 中存在的问题，并针对性地进行优化， 提高电路性能。
指导参数调整
总结与展望
05
总结与展望
05
工作波形图在触发器中的重要性
直观展示触发器的工作过 程
工作波形图能够以图形化的方式直观地展示 触发器的工作过程，帮助理解其工作原理和 特性。
辅助故障诊断
通过观察工作波形图，可以分析触发器的性能和可 能存在的问题，有助于故障诊断和排查。
优化设计
通过对工作波形图的比较和分析，可以发现 触发器的不足之处，为优化设计提供依据。
双向触发器的应用案例
双向触发器在电路中通常用于控制信号的双向传输，如数字逻辑门电路中 的与非门、或非门等。
第12章 触发器电路电路波形图
8、 试分析图的计数功能
第12章 触发器电路
1、如图所示的电路中，判断三极管工作在什么状态？
解：(a)
12 0.26 (mA) 47 12 I CS 8(mA) 1.5 I 8 I BS C 0.2 (mA) 40 IB
因 I B > I BS 所以三极管处于饱和状态。
,
(b)
IB
I CS
3、试画出中与非门输出端Y的状态波形。
4、 同步RS触发器的CP、R、S端状态波形如图所示。试画出Q 端的状态波形。设初始状态为0态。
5、 图是用主从JK触发器组成的8421码异步十进制计数器，试分 析其计数功能。
6、 图是用D触发器组成的三位异步二进制加法计数器，试分析其计数功能。
7、 试画出图中各电路在CP脉冲作用下，各输出Q的状态。（设初态为0）。
6 0.12 (mA) 50
)
I BS
12 12(mA 1 I 12 C 0.24 50
0<
I B< I BS,所以三极管处于放大状态。
(c)因UBE<0，所以三极管处于 <0所以三极管处于截止状态。 15 51
D触发器原理图和真值表以及波形图分析
D触发器原理图和真值表以及波形图分析D触发器边沿D 触发器:负跳沿触发的主从触发器工作时，必须在正跳沿前加入输入信号。
如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。
而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。
这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D触发器也称为维持-阻塞边沿D触发器。
电路结构: 该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。
工作原理:SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。
当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。
我们设它们均已加入了高电平，不影响电路的工作。
工作过程如下：1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。
同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5=D。
2.当CP由0变1时触发器翻转。
这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。
Q3=Q5=D，Q4=Q6=D。
由基本RS触发器的逻辑功能可知，Q=D。
3.触发器翻转后，在CP=1时输入信号被封锁。
这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。
Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。
Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3、试画出中与非门输出端Y的状态波形。
4、 同步RS触发器的CP、R、S端状态波形如图所示。试画出Q 端的状态波形。设初始状态为0态。
5、 图是用主从JK触发器组成的8421码异步十进制计数器，试分 析其计数功能。
6、 图是用D触发器组成的三位异步二进脉冲作用下，各输出Q的状态。（设初态为0）。
8、 试分析图的计数功能
第12章 触发器电路
1、如图所示的电路中，判断三极管工作在什么状态？
解：(a)
12 0.26 (mA) 47 12 I CS 8(mA) 1.5 I 8 I BS C 0.2 (mA) 40 IB
因 I B > I BS 所以三极管处于饱和状态。
,
(b)
IB
I CS
6 0.12 (mA) 50
)
I BS
12 12(mA 1 I 12 C 0.24 50
0<
I B< I BS,所以三极管处于放大状态。
(c)因UBE<0，所以三极管处于截止状态。
(d)因
UB
15 (6) 1.36 <0所以三极管处于截止状态。 15 51