智力竞赛抢答器逻辑电路设计
智力竞赛八路抢答器电路设计
题目智力竞赛八路抢答器电路设计班级 09无非<一>班学号 200910210101 姓名代让让指导严君美时间 2011-6-8 景德镇陶瓷学院电工电子技术课程设计任务书姓名：Ethan 班级：无非（一）班指导老师：严老师设计课题：智力竞赛八路抢答器的电路设计设计任务与要求设计任务：⒈设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是1、2、3、4、5、6、7、8，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是SB1、SB2、SB3、SB4、SB5、SB6、SB7、SB8。
⒉给节目主持人设置一个控制开关，用来控制系统的清零和抢答的开始。
⒊抢答器具有数据锁存和显示的功能。
抢答开始后，当有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时蜂鸣器给出音响提示。
此外，要封锁输入电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
4.用中小规模集成电路组成智力竞赛抢答器电路，画出各单元电路图和总体逻辑框图，正确描述各单元功能，合理选用电路器件，画出完整的电路设计图以及写出设计总结报告。
设计要求：⒈抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定(如30s)。
当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时蜂鸣器发出声响。
⒉参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。
⒊如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。
设计步骤1、查阅相关资料，开始撰写设计说明书；2、先给出总体方案并对工作原理进行大致的说明；3、依次对各部分分别给出单元电路，并进行相应的原理、参数分析计算、功能以及与其他部分电路的关系等等说明；4、总体电路的绘制及总体电路原理相关说明；5、列出标准的元件清单；6、列出设计中所涉及的所有参考文献资料。
四人智力竞赛抢答器电路原理及设计
四人智力竞赛抢答器电路原理及设计目录一、设计目的 ..................................................................... .............................................. 2 二、设计任务与要求 ..................................................................... .. (2)1、设计任务 ..................................................................... . (2)2、设计要求 ..................................................................... . (2)三、四人智力竞赛抢答器电路原理及设计 .....................................................................31、设计方案 ..................................................................... . (3)2、系统框图 ..................................................................... . (3)3、方案比较 ..................................................................... . (4)方案1 ...................................................................... ........................................................................ . (4)方案2:...................................................................... ........................................................................ (4)方案3: ..................................................................... ........................................................................ . (4)4、单元电路设计及元器件选择 ..................................................................... (4)(1)抢答电路 ..................................................................... ........................................................................ .. (4)(2)定时电路 ............................................................................................................................................. .. (7)(3)报警电路 ..................................................................... ........................................................................ .. (9)(4)时序控制电路 ..................................................................... ......................................................................10(5)元器件列表 ..................................................................... ........................................................................ .. 125、四路抢答器总电路图 ..................................................................... ........................................... 13 四、设计过程中的问题和解决办法 ..................................................................... ......... 13 五、设计成品的优点与不足 ..................................................................... ..................... 14 六、心得体会 ..................................................................... ................................................ 14 七、实物图 ..................................................................... (15)1、正面 ..................................................................... ......................................................................152、反面 ..................................................................... ......................................................................161四人智力竞赛抢答器一、设计目的1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。
智力竞赛抢答器逻辑电路设计
才华竞赛抢问器逻辑电路安排之阳早格格创做一、抢问器的简要才华竞赛是一种死动活泼的培养形式战要领，通过抢问战必问二种办法能引起参赛者战瞅寡的极大兴趣，而且能正在极短的时间内，使人们减少一些科教知识战死计知识.本量举止才华竞赛时，普遍分为若搞组，各组对付主持人提出的问题，分必问战抢问二种.必问偶尔间节造，到时要告警，回问问题粗确与可，由主持人判别加分仍旧减分，结果评比停止要用电子拆置隐现.抢问时，要判决哪组劣先，并给予指示战鸣喊.二、抢问器的任务与央供安排央供：每组树坐一个抢问器按钮，供抢问者使用.电路具备第一抢问旗号鉴别战锁存功能.正在主持人将系统复位并收出抢问指令后，若抢问者按动抢问开关，则该组指示灯明并组别鉴别隐现电路隐现抢问者的组别，共时扬声器收出“嘀-嘟”的单响，声响持绝2-3S.电路具备自锁功能，使别组的抢问器开关不起效率.安排任务：本题的基础任务是准确判别第一抢问者的旗号并将其锁存.真止那功能可用触收器大概锁存器等.正在得到第一旗号后该当将其电路的输出启锁，使其余组的抢问旗号无效.共时还必须注意，第一抢问旗号必须正在主持人收出抢问下令后才灵验，可则应视为提前抢问而犯规.当电路产死第一抢问旗号之后，LED隐现组电路隐现其组别.还可鉴别出的第一抢问旗号统造一个具备二种处事频次接换变更的音频振荡器处事，使其推动扬声器收出响音，表示该题抢问灵验.三、安排规划用TTL大概CMOS集成电路安排才华竞赛抢问器逻辑统造电路，简曲央供如下：1. 抢问组数为4组，输进抢问旗号的统造电路应由无抖动开关去真止.2. 判别选组电路.能赶快、准确天判处抢问者，共时能排除其余组的搞扰旗号，关锁其余各路输进使其余组再按开关时得去效率，并能对付抢中者有光、声隐现战呜喊指示.3. 计数、隐现电路.每组有三位十进造计分隐现电路，能举止加/减计分.4. 定时及声响.必问时，开用定时灯明，以示开初，当时间到要收出单音调“嘟”声，并燃烧指示灯.抢问时，当抢问开初后，指示灯应闪明.当有某组抢问时，指示灯灭，最先抢问一组的灯明，并收出声响.也不妨启动组别数字隐现（用数码管隐现）.回问问题的时间应可安排，分别为10s、20s、50s、60s大概稍少些.4、主持人应有复位按钮.抢问战必问定时应有脚动统造.抢问器电路本理框图结构.如图电路，与非门CD4011等元器件组成声音提示电路，SA1~SA4组成抢问按钮，S5A复位按钮，触收器CD4042是电路的核心元件.当6足输出下电通常，触收器CD4042的输出状态由输进的时钟脉冲的的下的电仄去决断，CP=O 时锁存数据，CP=1时传输数据.三、各单元电路安排（1）统造电路的安排统造电路是由锁存型的D触收器CD4042战与非门CD4012等组成（如图3－8）；CD4042含有四组具备共共单位统造储藏指引输进.统造极性是不妨采用的.如POL输进为矮电仄电位及STORE输进亦为矮电仄,支至D输进之数据将正在其各别果然及互补的输出端出现当STORE输进电位降下,正在此输进之数据于正过分时即储藏于里里并以真值形式出现Q输出端及其互补出现于Q输出端；CD4012为单4输进端与非门二组正逻辑皆可单独使用.当任一闸之一大概一个以上之输进端电位矮时，将使输出端电位降下.如四个输进端皆为下电通常，则输出端之电位落矮.A系列元件会爆收极坏之部分倒的反应.可使用B系列元件，但是非临界之应用.正在不所有电仄输进时，CD4042的4个输进端通过电阻上推为下电仄，根据其功能表可知其四个Q输出端为下电仄，Q输出端为矮电仄LED不隐现，此时与非门CD4012输出为矮电仄使多谐振荡电路停振，进而统造所有电路处于宁静状态.反之，当CD4042输进下电通常，其输出端Q与Q 分别输出矮电仄易下电仄，CD4012输出矮电仄使多谐振荡电路起振，进而统造所有电路举止仄常的处事.统造电路是所有电路的核心部分，当输进的CP＝1时CD4042举止数据传输，当输进的CP＝0时CD4042举止数据所存（判别第一个抢问者的旗号）.CD4042的佳坏，决断了所有电路的完全本能.、上图是集成D锁存器CD4042的逻辑图战功能表.芯片中含有4个D锁存器单元，共用一个时钟脉冲，CP为时钟端，POL为极性统造旗号.CD4042功能睹图，它的功能为：当极性统造旗号POL=0时，若CP=0触收器接支D旗号，并正在CP降下沿到去时，锁存D旗号，CP=1功夫自锁D旗号；当POL=1时，则CP=1时，触收接支D旗号，CP下落沿到去时锁存D旗号，CP=0功夫自锁.图3-6 统造电路（2）声音电路的安排声音电路用一个音频振荡器去推动一个扬声器(蜂鸣器)处事即可.为供电路简朴,声音电路所示普遍声音电路皆由集成音乐芯片大概简朴的分坐元件形成.图3-7 声音电路电路本声音电路的安排主要采与多谐振荡器战Q1等元件组成（如图3－9）；当CD4012正在输出矮电通常多谐振荡电路不处事；声音提示电路处于宁静状态（不处事）.当CD4012正在输出下电通常多谐振荡电路起振；启动三极管处事进而戴动扬声器收出声音.声音提示电路处于处事状态）.当有旗号从振荡电路输出时，电流经R15产死一电压压落正在Q1的基极，此时Q1导通,电流从VCC经蜂鸣器到天，进而蜂鸣器收声.该拆置中，曲流电源提供12V电压，足够启动蜂鸣器收声，所以不需要接进74LS244启动.（3）隐现电路隐现电路普遍由LED为收光二极管大概数码隐现器去真止，由于数码隐现电路普遍皆需要隐现启动电路去真止比较搀纯.而LED为收光二极管主要加上适合的正背电压，该管即可收光，LED内接法有二种：即共阳极战共阳极接法，要使其对付圆的收光二极管收光，前种接法使其相映的极为矮电仄，后种接法使其相映极为下电仄.半导体二极管的便宜是体积小、处事稳当、寿命少、赞同速度快、颜色歉富、缺面是功耗较大.正在本电路的安排中主要采与Q1-Q4战LED1～LED5等元器件组成隐现电路（如图3－10），用去隐现抢问者的组别.CD4042的Q端输出矮电通常LED不收光.CD4042的Q 输出下电通常LED收光,隐现抢问者的组别.图3－8隐现电路（4）门控多谐振荡电路多谐振荡器是一种无稳态电路,它正在接通电源后不需要中加触收旗号,电路状态不妨自动天不竭变更,爆收矩形波的输出.由于矩形波中的谐波分量很多,果此那种振荡器冠以”多谐”二字.正在数字电路安排中时常使用555多谐振荡电路、施稀特振荡电路大概者由简朴的门电路去真止，由于555多谐振荡电路、施稀特振荡电路应用于对付于电路粗度要比较下的电路安排中.与一般的门电路相比门电路具备电路结构简朴、成本矮、真止简单的特性.而正在本电路的安排中门控多谐振荡电路由CD4011门电路战R14、C1等组成.它主要用去启动Q5使扬声器收出声音.开关按下与非门输出下电仄，门控多谐振荡器起振.扬声器收声.门控多谐振荡器频次由R14、C1去决断，振荡器频次约为800HZ.CD4011、CD4012的逻辑图战真止的功能如下表3－1称呼逻辑图真止的功能CD4011 4二输进与非门（1/4）所有那四组正逻辑反战闸皆可单独使用之.当任一闸之间大概二输进端电位矮时，则输出端之电位降下；二输进端共时电位下时，输出端之电位落矮.CD4012单4输进与非门（1/2）当任一闸之一大概一个以上之输进端电位矮时，将使输出端电位降下.如四个输进端皆为下电通常，则输出端之电位落矮.表3－1CD4011、CD4012的逻辑图系统电路处事历程如图（3－3）所示抢问器由统造电路、隐现电路战声音提示电路3部分组成.锁存型D触收器CD4042、与非门IC2-1CD4042等元器件组成抢问统造电路；Q1—Q4、LED1~LED4等元器件组成隐现电路；与非门IC3CD4011等元器件组成声音提示电路.J1A—J4A是抢问按钮，J5A位按钮.四位锁存器D触收器CD4042是所有电路的核心器件，当POL6足接下电通常，D触收器的输出状态由输进时钟脉冲的极性决断，即CP=1时，传输数据，CP=0时锁存数据.当Q1—Q4不按下时，CD4042的个输进端D1~D4通过电阻R1~R4上推为下电仄，果此其输出端Q1~Q4均输出下电仄，Q1-Q4输出为矮电仄，Q1—Q4均停止，收光二极管LED1~LED4均不明.此时与非门IC2-1CD4012输出矮电仄，由U4A、U6A CD4011等元器件组成的门控多谐振荡器处于停振状态，提示音电路不处事.共时与非门U3ACD4042输出矮电仄，使得U5A CD4011输出下电仄，即CP=1，D触收器处于数据传输状态.假若SA1被按下，此时D1=0，Q1=0，使得U2A4042输出为下电仄，U5A CD4011为矮电仄，即CP=0，D触收器转进锁存状态，再按下其余按钮，电路不再赞同.共时CD4042的Q1=1，VY1接通，LED1面明，隐现第一路抢问.正在按下S1A的共时，与非门U3A输出下电仄，门控多谐振荡器起振，由Q5启动扬声器收出提示音.门控振荡器的振荡频次由R14、C1的参数决断，振荡频次约为800HZ.SA5是复位按钮，按下J5A，可使与非门U5A CD4011的一个输进端置整，其输出形成下电仄，即CP=1，电路又回到Q1~Q4=1，Q1~Q4=0的初初状态，为下一轮抢问搞佳准备，其余3路的处事本理与之相共.（5）总电路仿真分解四、电路的拆置与调试数字电路系统的安排完毕后，一个要害的步调是拆置调试.那一步是对付安排真量的考验，也是安排建改的试验历程，是表里知识战试验知识概括应用的要害关节.拆置调试的目标是使安排电路谦足安排的功能战本能指标，而且具备系统央供的稳当性、宁静性、抗搞扰本领.那里简要道述拆置调试数字电路的几个步调.（1）检测电路元件最主要的电路元件是集成电路，时常使用的检测要领是用仪器丈量、用电路真验大概用代替要领接进已知的电路中.集成电路的检测仪器主要用集成电路尝试仪，还可用数字电压表做浅易丈量.真验电路则模拟现场应用环境尝试集成芯片的功能.代替法尝试必须具备已有的完佳处事电路，将待测元件代替本有器件后瞅察处事情况.除集成电路芯片中，还应检测百般准备接进的其余百般元件，如三极管、电阻、电容、开关、指示灯、数码管等.应确疑元件的功能粗确、稳当才搞拆进电路拆置.（2）电路拆置数字电路系统正在安排调试中，往往是先用里包板举止试拆，惟有试拆乐成，经调试决定百般待安排的参数符合后，才思量安排成印造电路.试拆中，最先要采用品量较佳的里包板，使各接插面战接插线之间紧紧适度.拆置中的问题往往集结正在接插线的稳当性上，特天需要引起注意.拆置的程序普遍是依照旗号流背的程序，先单元后系统、边拆置边尝试的准则举止.先拆置调试单元电路大概子系统，正在决定各单元电路大概子系统乐成的前提上，逐步夸大电路的规模.各单元电路的旗号对接线最佳有标记表记标帜，如用特天颜色的线，以便能便当断开举止尝试.（3）系统调试系统调试试将拆置尝试乐成的各单元对接起去，加上输进旗号举止调试，创造问题则先对付障碍举止定位，找出问题天圆的单元电路.普遍采与障碍局里估测法（根据障碍情况预计问题天圆位子）、对付分法（将障碍大概天圆部分的电路对付分成二部分，逐一查找）、对付比法（将典型相共的电路部分举止对付比大概对付换位子）等.系统尝试普遍分固态尝试战动背尝试.固态尝试时，正在各输进端加进分歧电仄值，加下电仄（普遍接1千欧以上电阻到电源）、矮电仄（普遍接天）后，用数字万用表丈量电路各主重心的电位，分解是可谦足安排央供.动背尝试时，正在各输进端接进确定的脉冲旗号，用示波器瞅察各面的波形，分解它们之间的逻辑关系战延时.除了调试电路的仄常处事状态中，其余特天要注意调试初初状态、系统浑整、预置等功能，查看相映的开关、按键、拨盘是可稳当，脚感是可仄常.五、归纳与体验1、停止分解：当正在主持人将开关S5A浑整宣布抢问开初下令后，S1A、S2A、S3A先后将开关关合后后，LED1明，证明CD4042将1组的旗号锁存，LED1明，扬声器收出声音，主持人判别出第一组抢问乐成，其余组的隐现不明，不抢问乐成（如图3-13）所示.从以上论断不妨瞅出本电路的安排切合安排央供.2、归纳那次安排培植了尔使用所教表里知识战技能，分解办理预计机应用本量问题本领. 以及掌握安排预计机课题的思维战要领，竖坐宽峻宽峻处事做风战考察钻研、查阅技能文件、资料、脚册及编写技能文件的本领. 共时正在死产试验中所波及的一些试验问题，又督促尔戴着疑问主动天探索.举止安排从知识技能的准备到情绪的充分认识皆具备了较佳的前提.。
四路智力竞赛抢答电路设计报告
四路智力竞赛抢答器设计报告姓名：专业：学号：指导教师：2012年1月10日四路智力竞赛抢答器随着我国经济和文化事业的发展，在很多竞争场合都要求有快速公正的竞争裁决。
例如证券、股票交易及各种智力竞赛等。
在现代生活中，智力竞赛更是作为一种生动活泼的教育形式和方法能够引起观众的极大兴趣。
而在竞赛中往往分为几组参加，这时针对主持人提出的问题，各组一般都要进行必答和抢答，对必答一般有时间限制，到时有声响提示；对于抢答，要判定哪组先按键，为了公正，这就要有一种逻辑电路抢答器作为裁判员，一般抢答器由很多门电路组成，线路复杂，可靠性低，特别是抢答路数增多时，实现起来就更加困难。
在此设计了一种利用数字电路实现的抢答系统，具有很强的实用性。
数字抢答器由主体电路与扩展电路组成。
优先编码器、锁存器、译码电路将参赛队的输入信号在显示器上输出。
抢答器具有数据锁存和显示功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并由LED 显示灯上显示，同时所存输入电路，禁止其他选手抢答。
优先抢答选手一直保持到主持人将系统清零为止。
一、设计任务1、4名选手编号为：K1，K2，K3，K4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
2、给主持人设置一个控制按钮（即K5开关）用来控制系统清零（抢答显示LED显示灯灭灯）和抢答的开始。
3、抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，封锁输入编码电路，禁止其他选手抢答。
抢答选手的LED灯一直保持到主持人将系统清零为止。
4、如果抢答定时已到，却没有选手抢答时，本次抢答无效。
封锁输入编码电路，禁止选手超时后抢答。
二、设计要求1、抢答器可供四人竞赛时使用，每个参赛者均设有一个抢答按钮。
2、电路具有优先抢答权功能，即对第一抢答者的信号具有鉴别和锁存功能。
3、电路能够显示获得抢答权者的编号，并通过亮灯表示已经有人抢到答题权。
4、电路具有复位功能，当一轮抢答结束后，由主持人将系统复位，可进行下一轮抢答。
智力竞赛抢答器逻辑电路设计1
XXXX学院本科生课程设计《数字电子技术》课程设计设计题目：多路智力竞赛抢答器专业：电子信息科学与技术班级：11电子信息（本）学生姓名：XXXX学号：XXXX指导教师：XXXX2012年12月多路智力竞赛抢答器XXXX（XXXX学院电子信息工程学院，XXXX XXXX）摘要：抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。
本设计以多路智力竞赛抢答器为基本概念，从实际应用出发,利用电子设计自动化( EDA)技术,用数字、模拟电子器件设计具有扩充功能的抢答器。
该抢答器主要运用到了编码器，译码器和锁存器：它采用74LS148来实现抢答器的选号，采用74LS279芯片实现对号码的锁存，采用74LS192实现十进制的减法计数，采用555芯片产生秒脉冲信号来共同实现倒计时功能。
该抢答器的设计利用Multisim11完成了原理图设计和电路仿真，具有数字显示、倒计时显示、编码译码功能，应用效果良好。
关键词：电子设计自动化；数字电子技术；抢答器；仿真1抢答器的功能要求1.1基本功能（1）抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。
（2）设置一个系统清除和抢答控制开关S，该开关由主持人控制。
（3）抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在数码管上显示选手号码。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
1.2扩展功能（1）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。
当主持人启动"开始"键后，定时器进行减计时。
同时扬声器发出短暂的响声，响声持续0.5秒左右。
发光二极管灯亮。
（2）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
（3）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
数字电路课程设计智力竞赛抢答器
数字电路课程设计智力竞赛抢答器IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】摘要在各种智力竞赛场合，抢答器是必不可少的最公正的用具。
通过本学年的《数字电路技术》的学习我们知道了它的原理其实是比较简单的，主要就是通过四D触发器74LS175为中心构成编码锁存系统控制选手的抢答情况，再通过逻辑电路将输入开关、脉冲及输出LED 灯、数码管和扬声器连接起来即可。
电路由主体电路和扩展电路两部分组成，主体电路主要由74LS175，即4D触发器来构成抢答锁存器，由主持人来控制74LS175的清零端。
当清零端为高电平“1”时，选手开始抢答，最先按键的选手相应的LED发光二极管发光，并且扬声器发出声音，同时，由3个Q及门电路组成的锁存电路来控制其他选手再按键时不再起作用。
扩展电路主要包括秒脉冲发生电路和定时电路，并且在设计中加入了报警电路，以提示选手和观众。
经Proteus仿真软件验证抢答器原理图无误，可实现设计所要求功能。
关键词：三人智力竞赛抢答器、74LS175、脉冲、锁存器目录三人智力竞赛抢答器1 设计任务及要求（1）设计一个供三人参赛的抢答器，能准确分辨、记录第一个有效按下抢答键者，稍后的其他人按下开关则无效。
抢答器具有显示功能，即选手按动按钮，相应的LED 发光二极管发光，同时扬声器发出声音。
（2）主持人没有宣布抢答开始时，抢答不起作用。
主持人宣布抢答开始时，按“开始”键，抢答开始，同时启动计时器计时；（3）计时器计时采用倒计数的方式，以加强现场气氛，增加紧迫感。
若预定时间内无人抢答，自动给出信号停止抢答，以免冷场。
倒计数定时器的时间可以随意预置；电路具有回答问题时间控制功能，要求回答时间小于等于100秒（显示为99到0），当达到限定时间时，发出声响以示警告。
2 设定系统方案电路大致可以由四个功能模块组成：以4D触发器74LS175为中心构成编码锁存系统电路部分，脉冲产生电路部分，倒计时显示电路部分，报警电路部分。
智力竞赛抢答器 数字逻辑课程设计
智力竞赛抢答器1．实习的目的和任务目的：1.具有较强的扩展性。
2.用无线的方式实现抢答。
任务：1.设计一个供四人参赛的抢答器，能准确分辨、记录第一个有效按下抢答键者，并用声、光指示；2.主持人没有宣布抢答开始时，抢答不起作用。
主持人宣布抢答开始时，按“开始”键，抢答开始，同时启动计时器计时；3.计时器计时采用倒计数的方式，以加强现场气氛，增加紧迫感。
若预定时间内无人抢答，自动给出信号停止抢答，以免冷场。
倒计数定时器的时间可以随意预置；4.每组有一个计分器。
从预置的100分开始，由主持人控制。
答对者加10分，答错则扣10分；5.互锁功能。
2．实习要求1）从选择设计方案开始，首先按单元电路进行设计，选择合适的元件，最后画出总原理图。
2）均首先采用Multisim 7或EWB仿真软件进行仿真，后进行电路的实际安装和调试。
3）实习报告要按照格式来做。
实习结果要以打印稿上交，同时实习报告的电子版和设计的电路图，运行结果（.msm或ewb檔）也要上交统一制作做。
3．实习地点设计与仿真：福建农林大学田家炳楼软件实验室513和514；安装与调试：福建农林大学田家炳楼硬件实验室406和404；4．主要仪器设备（1）软件：数字电路仿真软件Multisim7（2）硬件：智力竞赛抢答器：器件数量型号三极管4个D触发器（74LS74）4个或非门4个发光二极管4个BUZZER 5个555定时器1个JK触发器3个CD4511译码器 1个 数字显示器 4个 74HC190 2个 D 触发器 4个5．实习内容 5.1.1电路原理：图5.1.1(智力竞赛抢答器的流程图)抢答器主要是由四个三极管、和四个D 触发器以及四个或非门构成，其中三极管是与主持人一起配合使用，用来控制是否开始抢答，当主持人将开关接地时，三极管截至，此时三极管可以当作一个二极管使用当有选手抢答时就通过三极管将信号传送给D 触发器，D 触发器在将信号传送给或非门并将其他选手锁存，同时将信号送给发光二极管与喇叭。
智力竞赛抢答器逻辑电路设计1
智力竞赛抢答器逻辑电路设计1智力竞赛抢答器逻辑电路设计是一项旨在设计一种电路，具有能够在智力竞赛等场合使用的快速抢答的功能。
该电路的设计需要考虑到其工作的可靠性、快速性、精确性等方面，并具有一定的实用性。
设计思路：智力竞赛抢答器逻辑电路的设计要从以下几个方面入手：输入信号的检测和处理、计时器的设计、信号输出的控制。
1. 输入信号的检测和处理在智力竞赛时，选手的手速和反应速度是非常重要的因素，电路的设计需要考虑如何快速地将选手按下按钮的信号捕捉到并处理。
我们可以使用双稳态触发器作为输入信号检测的基础电路。
当选手按下按钮时，通过按钮上的电容原理，会使得信号的电平变化，触发双稳态触发器将输入信号变为高电平。
当第一个选手按下了按钮之后，会产生一个高电平信号被捕捉到。
为了避免抢答器出现一次击鸣，同时进行多次计时的情况发生，我们需要对信号进行去反跳处理。
我们可以在双稳态触发器输出端后面添加一个RC滤波电路，将输入信号做进一步处理，将短时间内的信号波动滤去。
2. 计时器的设计为了保证抢答器计时的精确性，我们需要使用高速计数器作为计时基础电路。
当电路检测到选手按下按钮后，即会触发计时器开始进行计时，并输出计时结果。
计时器的计时范围可以根据不同的比赛需求进行设置，一般设为30秒左右。
当第一个选手抢答成功后，即需要停止计时器的计时，并将计时结果通过信号输出电路进行输出。
为了避免第二个选手误抢，我们需要添加一个延迟开关，在选手按下按钮后的一定时间内才允许第二个选手进行抢答。
3. 信号输出的控制当选手抢答成功后，其抢答的结果需要通过信号输出电路进行输出，这时我们需要使用锁存器或寄存器进行存储。
当第一个选手抢答成功后，其抢答时间将被锁存起来，并输出到屏幕上，同时触发音响输出计时器停止计时的信号。
在比赛系统中，可以根据实际需求将输出信号连接到屏幕、扬声器等外部设备上。
总结：智力竞赛抢答器电路的设计涉及到输入信号的检测和处理、计时器的设计以及信号输出的控制等多个方面。
智力竞赛抢答器逻辑电路设计
2．判组电路
判组电路由RS触发器完成，CD4043为三态RS锁存触 发器，当S1 按下时，Q1 为1，这时或非门74LS25为低电平， 封锁了其他组的输入。Q1为1，使发光管D1发亮，同时也 驱动音响电路鸣叫，实现声、光的指示。输入端采用了阻 容方法，以防止开关抖动。
3．定时电路
当进行抢答或必答时，主持人按动单次脉冲启动开关， 使定时数据置入计数器，同时使JK触发器74LS112翻转（ Q 1 ），定时器进行减计数定时，定时开始，定时指示灯 亮。当定时时间到，即减法计数器为“00”时， 为“1”，定 时结束，控制音响电路鸣叫，并灭掉指示灯（JK触发器 的 ，Q 1，Q 0 ）。
倒T形电阻网络D/A转换器电路中， S0 ～ S3为模拟开关，由 输入数码Di 控制；R 和2R 组成电阻解码网络，呈倒T形；运算放 大器A构成求和电路。
（1）当Di 1时，Si 接运放反相输入端（“虚地”），Ii 流入求 和电路。 （2）当Di 0 时，Si 将电阻2R接地。无论模拟开关Si处于何种位 置，与Si相连的2R电阻均等效接“地”（地或虚地）。这样流经 2R电阻的电流与开关位置无关，为确定值。
数字电子技术
智力竞赛抢答器逻辑电 路设计
简述
1
2 设计任务及要求
设计方案提示
3
4
主要元器件选择
设计原理及参考电路 5
1.1 简述
如图9-1所示为智力竞赛抢答器的电路原理组成方框图。
图9-1 智力竞赛抢答器原理框图
1.2 设计任务及要求
具体要求主要包括以下几点。
（1）抢答组数为4组，输入抢答信号的控制电路应由无抖动开关 来实现。 （2）选组电路能迅速、准确地判别抢答者，同时能排除其他组的 干扰信号，即闭锁其他各路输入使其再按开关时失去作用，并能 对抢中者发出声、光显示和鸣叫指示。 （3）计数显示电路为3位十进制计分显示电路，能进行加/减计分。 （4）开始作答时，启动定时灯亮，开始计时；当计时结束时，喇 叭发出单音调“嘟”声，并熄灭指示灯。
智力竞赛抢答器逻辑电路设计
智力比赛抢答器逻辑电路设计一.抢答器的扼要智力比赛是一种活泼活泼的教导情势和办法,经由过程抢答和必答两种方法能引起参赛者和不雅众的极大兴致,并且能在极短的时光内,使人们增长一些科学常识和生涯常识.现实进行智力比赛时,一般分为若干组,各组对主持人提出的问题,分必答和抢答两种.必答有时光限制,到时要告警,答复问题精确与否,由主持人判别加分照样减分,成绩评定成果要用电子装配显示.抢答时,要剖断哪组优先,并予以指导和鸣叫.二.抢答器的义务与请求设计请求：每组设置一个抢答器按钮,供抢答者应用.电路具有第一抢答旌旗灯号辨别和锁存功效.在主持人将体系复位并发出抢答指令后,若抢答者按动抢答开关,则该组指导灯亮并组别辨别显示电路显示抢答者的组别,同时扬声器发出“嘀-嘟”的双响,音响中断2-3S.电路具备自锁功效,使别组的抢答器开关不起感化.设计义务：本题的基本义务是精确判别第一抢答者的旌旗灯号并将其锁存.实现这功效可用触发器或锁存器等.在得到第一旌旗灯号后应当将其电路的输出封锁,使其他组的抢答旌旗灯号无效.同时还必须留意,第一抢答旌旗灯号必须在主持人发出抢答敕令后才有用,不然应视为提前抢答而犯规.当电路形成第一抢答旌旗灯号之后,LED显示组电路显示其组别.还可辨别出的第一抢答旌旗灯号控制一个具有两种工作频率交流变更的音频振荡器工作,使其推进扬声器发出响音,暗示该题抢答有用.三.设计计划用TTL或CMOS集成电路设计智力比赛抢答器逻辑控制电路,具体请求如下：1. 抢答组数为4组,输入抢答旌旗灯号的控制电路应由无发抖开关来实现.2. 判别选组电路.能敏捷.精确地判处抢答者,同时能消除其它组的干扰旌旗灯号,闭锁其它各路输入使其它组再按开关时掉去感化,并能对抢中者有光.声显示和呜叫指导.3. 计数.显示电路.每组有三位十进制计分显示电路,能进行加/减计分.4. 准时及音响.必答时,启动准时灯亮,以示开端,当时光到要发出单声调“嘟”声,并熄灭指导灯.抢答时,当抢答开端后,指导灯应闪亮.当有某组抢答时,指导灯灭,最先抢答一组的灯亮,并发出音响.也可以驱动组别数字显示（用数码管显示）.答复问题的时光应可调剂,分离为10s.20s.50s.60s或稍长些.4.主持人应有复位按钮.抢答和必答准时应有手动控制.抢答器电路道理框图构造.如图3-4CD4011,S5A复位按钮,触发器CD4042是电路的焦点元件.当6脚输出高电日常平凡,触发器CD4042的输出状况由输入的时钟脉冲的的高的电平来决议,CP=O时锁存数据,CP=1时传输数据.三.各单元电路设计（1）控制电路的设计控制电路是由锁存型的D触发器CD4042和与非门CD4012等构成（如图3－8）; CD4042含有四组具有配合单位控制储存批示输入.控制极性是可以选择的.如POL输入为低电平电位及STORE输入亦为低电平,送至D输入之数据将在其个体真的及互补的输出端消失当STORE输入电位升高,在此输入之数据于正过度时即储存于内部并以真值情势消失Q输出端及其互补消失于Q输出端;CD4012为双4输入端与非门两组正逻辑皆可单独应用.当任一闸之一或一个以上之输入端电位低时,将使输出端电位升高.如四个输入端皆为高电日常平凡,则输出端之电位降低.A系列元件会产生极坏之一面倒的反响.可应用B系列元件,但非临界之应用.在没有任何电平输入时,CD4042的4个输入端经由电阻上拉为高电平,依据其功效表可知其四个Q输出端为高电平,Q输出端为低电平LED不显示,此时与非门CD4012输出为低电平使多谐振荡电路停振,从而控制全部电路处于稳固状况.反之,当CD4042输入高电日常平凡,其输出端Q与Q分离输出低电温和高电平,CD4012输出低电平使多谐振荡电路起振,从而控制全部电路进行正常的工作.控制电路是全部电路的焦点部分,当输入的CP＝1时CD4042进行数据传输,当输入的CP＝0时CD4042进行数据所存（判别第一个抢答者的旌旗灯号）.CD4042的利害,决议了全部电路的整体机能..上图是集成D锁存器CD4042的逻辑图和功效表.芯片中含有4个D锁存器单元,共用一个时钟脉冲,CP为时钟端,POL为极性控制旌旗灯号.CD4042功效见图,它的功效为：当极性控制旌旗灯号POL=0时,若CP=0触发器吸收D旌旗灯号,并在CP上升沿到来时,锁存D旌旗灯号,CP=1时代自锁D旌旗灯号;当POL=1时,则CP=1时,触发吸收D旌旗灯号,CP降低沿到来时锁存D旌旗灯号,CP=0时代自锁.图3-6 控制电路（2）声响电路的设计声响电路用一个音频振荡器去推进一个扬声器(蜂鸣器)工作即可.为求电路简略,声响电路所示一般声响电路都由集成音乐芯片或简略的分立元件构成.图 3-7 声响电路电路本声响电路的设计重要采取多谐振荡器和Q1等元件构成（如图3－9）;当CD4012在输出低电日常平凡多谐振荡电路不工作;声响提醒电路处于稳固状况（不工作）.当CD4012在输出高电日常平凡多谐振荡电路起振;驱动三极督工作从而带动扬声器发出声音.声响提醒电路处于工作状况）.当有旌旗灯号从振荡电路输出时,电流经R15形成一电压压降在Q1的基极,此时Q1导通,电流从VCC经蜂鸣器到地,从而蜂鸣器发声.该装配中,直流电源供给12V电压,足够驱动蜂鸣器发声,所以不须要接入74LS244驱动.（3）显示电路显示电路一般由 LED为发光二极管或数码显示器来实现,因为数码显示电路一般都须要显示驱动电路来实现比较庞杂.而LED为发光二极管重要加上恰当的正向电压,该管即可发光,LED 内接法有两种：即共阳极和共阴极接法,要使其对方的发光二极管发光,前种接法使其响应的极为低电平,后种接法使其响应极为高电平.半导体二极管的长处是体积小.工作靠得住.寿命长.响应速度快.色彩丰硕.缺陷是功耗较大.在本电路的设计中重要采取Q1-Q4和LED1～LED5等元器件构成显示电路（如图3－10）,用来显示抢答者的组别.CD4042的Q端输出低电日常平凡LED不发光.CD4042的Q输出高电日常平凡LED发光,显示抢答者的组别.图3－8显示电路（4）门控多谐振荡电路多谐振荡器是一种无稳态电路,它在接通电源后不须要外加触发旌旗灯号,电路状况可以或许主动地不竭变换,产生矩形波的输出.因为矩形波中的谐波分量许多,是以这种振荡器冠以”多谐”二字.在数字电路设计中经常应用555多谐振荡电路.施密特振荡电路或者由简略的门电路来实现,因为555多谐振荡电路.施密特振荡电路应用于对于电路精度要比较高的电路设计中.与通俗的门电路比拟门电路具有电路构造简略.成本低 .实现轻易的特色.而在本电路的设计中门控多谐振荡电路由CD4011门电路和R14.C1等构成.它重要用来驱动Q5使扬声器发出声音.开关按下与非门输出高电平,门控多谐振荡器起振.扬声器发声.门控多谐振荡器频率由R14.C1来决议,振荡器频率约为800HZ.CD40114二输入与非门（1/4）所有这四组正逻辑反和闸皆可单独应用之.当任一闸之间或两输入端电位低时,则输出端之电位升高;两输入端同时电位高时,输出端之电位降低.CD4012 双4输入与非门（1/2）当任一闸之一或一个以上之输入端电位低时,将使输出端电位升高.如四个输入端皆为高电日常平凡,则输出端之电位降低.表3－1CD4011. CD4012的逻辑图体系电路工作进程如图（3－3）所示抢答器由控制电路.显示电路和声音提醒电路3部分构成.锁存型D触发器CD4042.与非门IC2-1CD4042等元器件构成抢答控制电路;Q1—Q4.LED1~LED4等元器件构成显示电路;与非门IC3CD4011等元器件构成声音提醒电路.J1A—J4A 是抢答按钮,J5A位按钮.四位锁存器D触发器CD4042是全部电路的焦点器件,当POL6脚接高电日常平凡,D触发器的输出状况由输入时钟脉冲的极性决议,即CP=1时,传输数据,CP=0时锁存数据.当Q1—Q4没有按下时,CD4042的个输入端D1~D4经由电阻R1~R4上拉为高电平,是以其输出端Q1~Q4均输出高电平,Q1-Q4输出为低电平,Q1—Q4均截止,发光二极管LED1~LED4均不亮.此时与非门IC2-1CD4012输出低电平,由U4A.U6A CD4011等元器件构成的门控多谐振荡器处于停振状况,提醒音电路不工作.同时与非门U3ACD4042输出低电平,使得U5A CD4011输出高电平,即CP=1,D 触发器处于数据传输状况.假如SA1被按下,此时D1=0,Q1=0,使得U2A4042输出为高电平,U5A CD4011为低电平,即CP=0,D触发器转入锁存状况,再按下其他按钮,电路不再响应.同时CD4042的Q1=1,VY1接通,LED1点亮,显示第一路抢答.在按下S1A的同时,与非门U3A输出高电平,门控多谐振荡器起振,由Q5驱动扬声器发出提醒音.门控振荡器的振荡频率由R14.C1的参数决议,振荡频率约为800HZ.SA5是复位按钮,按下J5A,可使与非门U5A CD4011的一个输入端置零,其输出变成高电平,即CP=1,电路又回到Q1~Q4=1,Q1~Q4=0的初始状况,为下一轮抢答做好预备,其他3路的工作道理与之雷同.（5）总电路仿真剖析四.电路的装配与调试数字电路体系的设计完成后,一个重要的步调是装配调试.这一步是对设计内容的磨练,也是设计修正的实践进程,是理论常识和实践常识分解应用的重要环节.装配调试的目的是使设计电路知足设计的功效和机能指标,并且具有体系请求的靠得住性.稳固性.抗干扰才能.这里扼要论述装配调试数字电路的几个步调.（1）检测电路元件最重要的电路元件是集成电路,经常应用的检测办法是用仪器测量.用电路试验或用替代办法接入已知的电路中.集成电路的检测仪器重要用集成电路测试仪,还可用数字电压表作简略单纯测量.试验电路则模仿现场应用情形测试集成芯片的功效.替代法测试必须具备已有的无缺工作电路,将待测元件替代原有器件后不雅察工作情形.除集成电路芯片外,还应检测各类预备接入的其他各类元件,如三极管.电阻.电容.开关.指导灯.数码管等.应确信元件的功效精确.靠得住才干装入电路装配.（2）电路装配数字电路体系在设计调试中,往往是先用面包板进行试装,只有试装成功,经调试肯定各类待调剂的参数适合后,才斟酌设计成印制电路.试装中,起首要选用质量较好的面包板,使各接插点和接插线之间松紧适度.装配中的问题往往分散在接插线的靠得住性上,特殊须要引起留意.装配的次序一般是按照旌旗灯号流向的次序,先单元后体系.边装配边测试的原则进行.先装配调试单元电路或子体系,在肯定各单元电路或子体系成功的基本上,慢慢扩展电路的范围.各单元电路的旌旗灯号衔接线最好有标识表记标帜,如用特殊色彩的线,以便能便利断开进行测试.（3）体系调试体系调尝尝将装配测试成功的各单元衔接起来,加上输入旌旗灯号进行调试,发明问题则先对故障进行定位,找出问题地点的单元电路.一般采取故障现象估测法（依据故障情形估量问题地点地位）.对分法（将故障大致地点部分的电路对分成两部分,一一查找）.比较法（将类型雷同的电路部分进行比较或对调地位）等.体系测试一般分静态测试和动态测试.静态测试时,在各输入端参加不合电平值,加高电平（一般接1千欧以上电阻到电源）.低电平（一般接地）后,用数字万用表测量电路各重要点的电位,剖析是否知足设计请求.动态测试时,在各输入端接入划定的脉冲旌旗灯号,用示波器不雅察各点的波形,剖析它们之间的逻辑关系和延时.除了调试电路的正常工作状况外,别的特殊要留意调试初始状况.体系清零.预置等功效,检讨响应的开关.按键.拨盘是否靠得住,手感是否正常.五.总结与领会1.成果剖析：当在主持人将开关S5A清零宣告抢答开端敕令后,S1A.S2A.S3A 先后将开封闭合后后,LED1亮,解释CD4042将1组的旌旗灯号锁存 ,LED1亮,扬声器发出声响,主持人判别出第一组抢答成功,其他组的显示不亮,没有抢答成功（如图3-13）所示.从以上结论可以看出本电路的设计相符设计请求.2.总结此次设计造就了我应用所学理论常识和技巧,剖析解决盘算机应用现实问题才能. 以及控制设计盘算机课题的思惟和办法,建立严正卖力工作风格和查询拜访研讨.查阅技巧文献.材料.手册及编写技巧文献的才能. 同时在临盆实践中所涉及的一些实践问题,又促使我带着疑问积极地摸索.进行设计从常识技巧的预备到心理的充分熟悉都具备了较好的基本.。
智力竞赛抢答器电路设计
目录1 技术指标 (2)2 设计方案及其比较 (2)3实现方案 (7)3.1 CC4042锁定器的内部结构和工作原理 (7)3.2 实现智力抢答器的电路图及其原理 (8)4 调试过程及结论 (9)4.1 电路的连接 (9)4.2 电路的调试 (9)4.3 结论 (9)5 心得体会 (10)6 参考文献 (10)智力竞赛抢答器电路设计1 技术指标设计一个四组抢答器，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。
主持人具有将抢答器复原的功能。
2 设计方案及其比较2.1 方案一电路如图2.11所示图2.11 方案一电路原理图CC4042是一CMOS集成D锁存器。
POL接VDD，CP端电平由Q0～Q3和复位开关S产生的信号决定。
电路开始工作前，按下复位开关S，使“与非”门G2输出为1。
此时CC4042的时钟CP=1，故芯片处于传送信号D0～D3状态，一旦S0～S3中任一按钮先按下，如S0先按下，则Q0=D0=1，Q0=0，对应的发光二极管V0点亮，同时“与非”门G1输出高电平，下降沿的作用下。
第一信号被锁存，此后S1～S3若再按下，电路不再有反应了。
CC4042的引脚图见图2.12。
VDD可用5V直流电源或电池，V0～V3可用不同颜色的发光二极管，G1、G2是四输入和二输入“与非”门电路，各电阻阻值见图示。
表2.1 CC4042锁存器功能表POL CP D i Q i Q i0 0 0 0 00 0 1 1 00 ↑X 锁存1 1 0 0 11 1 1 1 01 ↓X 锁存图2.12 CC4042锁存器引脚图2.2 方案二电路如图2.21所示CC4042是一CMOS集成D锁存器。
POL接VDD，CP端电平由Q0～Q3和复位开关S产生的信号决定。
电路开始工作前，按下复位开关S，使“异或”门G2输出为0。
此时CC4042的时钟CP=0，故芯片处于传送信号D0～D3状态，一旦S0～S3中任一按钮先按下，如S0先按下，则Q0=D0=1，对应的发光二极管V0点亮，同时“或”门G1输出高电平，经三极的作用下。
智力竞赛抢答器电路课程设计说明书
智力竞赛抢答器电路设计1 技术指标设计一个四组抢答器，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。
主持人具有将抢答器复原的功能。
2 设计方案及其比较2.1 方案一采用74LS175为主芯片的设计方案图1为74LSl75管脚图。
其中，CLR是异步清零控制端(低电平有效)。
D1～D4是并行数据输入端，CLK为时钟脉冲端，Q1～Q4是并行数据输出端，/Q1～/Q4是Q1～Q4的反码数据输出端。
(注：/Q1代表Q1的非，下同)图1 74LS175管脚图表1为74LS175的功能表。
当CLK引脚输入上升沿时，D1～D4被锁存到输出端（Q1～Q4）。
在CLK其他状态时，输出与输入无关。
其异步复位端为低电平时，Q1～Q4输出为低，/Q1～/Q4输出为高。
表1 74LS175的功能表清零时钟输入输出工作模式CLR CLK 1D 2D 3D 4D 1Q 2Q 3Q 4Q0 ×××××0 0 0 0 异步清零1 ↑1D 2D 3D 4D 1D 2D 3D 4D 数码寄存1 1 ××××保持数据保持1 0 ××××保持数据保持抢答器的电路设计图使用Protel绘制，结果如图2所示。
图2 抢答器电路设计图方案一其工作原理为：电路上电后，按下复位按键S0（裁判）实现清零功能，/Q1～/Q4 输出高电平，与之相连接的指示用的四个LED全熄灭。
同时以Q1～Q4作为输入的或非门输出为高电平，经非门输出低电平，蜂鸣器不响；经与门使脉冲正常输入。
松开复位键，电路进入准备状态。
假设有按键S3 (3号选手)被按下，Q3输出变为高电平，/Q3变为低电平。
从而导致对应得LED被点亮，或非门的输出将由高变成低电平，经非门变为高电平使蜂鸣器鸣叫。
同时或非门的低输出经过与门使得脉冲信号无法进入CLK端，即芯片的CLK 保持低电平，此时芯片处于数据保持状态，按下除复位之外的任何的按键都将不会发生电路状态的变化，即输入被锁定，达到阻止其他选手抢答的目标。
智力竞赛抢答器逻辑电路设计
智力竞赛抢答器逻辑电路设计
在逻辑电路设计中，我们需要考虑以下几个关键要素：按钮输入、时
间记录、比较和显示。
首先，按钮输入是抢答器的输入信号，可以通过按钮连接到电路中。
当参赛者按下按钮时，按钮会向电路发送一个电压信号，表示有参赛者抢答。
这个电压信号可以通过逻辑门电路进行检测和处理。
接下来，时间记录是抢答器的核心功能之一、当有参赛者按下按钮时，抢答器需要迅速记录下按下的时间顺序，以便后续比较和判断。
为了实现
时间记录功能，可以使用一个计时器电路，例如基于555定时器芯片或微
控制器的计时器功能。
在记录时间的过程中，我们需要将每位参赛者的按下顺序进行记录。
为了区分每位参赛者，我们可以为每个按钮设置一个独特的编号或标志。
这样，在时间记录中，可以同时记录按下的时间和参赛者的编号，以便后
续比较和判断。
比较是判断哪位参赛者最先抢答的关键步骤。
在时间记录完成后，我
们可以将参赛者的抢答时间进行比较，以确定最先抢答的参赛者。
比较可
以通过逻辑门电路实现，例如使用比较器电路、多路选择器电路等。
最后，抢答器需要实时地显示抢答结果，以便主持人和观众了解。
显
示可以通过LED显示屏、数码管等组件进行，这些组件可以通过逻辑门电
路控制来显示对应的结果。
综上所述，智力竞赛抢答器的逻辑电路设计主要包括按钮输入、时间
记录、比较和显示等功能。
通过设计合适的逻辑门电路，可以实现高效准
确的抢答功能，提升智力竞赛的游戏体验。
当然，设计的具体电路方案需要根据实际需求和可用的器件进行选择和调整。
数电智力竞赛抢答器课程设计最新完全版
电子技术课程设计成绩评定表设计课题：智力竞赛抢答器学院名称：电气工程学院专业班级：电气1503学生姓名：段帅朋学号： 201523010310 指导教师：设计地点：31-220设计时间： 2017.6.26-2017.7.2电子技术课程设计任务书目录1.绪论 (3)1.1设计目的 (3)1.2 设计要求 (3)2.方案设计 (3)2.1系统工作流程图 (3)2.2 元器件清单 (4)2.3主要元器件选择与分析 (5)2.3.1 轻触开关 (5)2.3.2 74LS192计数芯片 (5)2.3.3共阴极数码管以及其驱动芯片74LS48 (6)2.3.4 74LS175四路D触发器 (7)2.3.5 555定时器 (8)2.3.6 集成门电路 (8)2.3.7 无源蜂鸣器 (8)3.原理分析 (9)3.1 抢答必答模式选择及其指示电路 (9)3.2 抢答电路 (9)3.3 脉冲产生电路 (10)3.4单稳态定时电路 (11)3.5 定时电路 (12)3.6 音响电路 (13)3.7整机电路分析 (13)3.8加减分数电路 (14)4.设计总结 (15)1.绪论1.1设计目的1、注重培养学生正确的设计思想，掌握课程设计的主要内容、步骤和方法。
2、巩固加深对电子技术基础知识的理解，培养学生发现问题、独立分析问题、解决问题，提高综合运用所学知识的能力。
3、通过查找资料、选方案、设计电路、写报告等环节的训练，熟悉设计的过程、步骤。
为以后从事电子电路设计、研制电子产品打下基础。
4、了解电子线路设计的工程，学会书写设计说明书。
5、培养学生严肃、认真的科学态度和工作作风。
6、在课余实践，有效地激发学生对电子设计的兴趣，丰富课外生活。
7、培养学生自主学习能力，扩展知识面。
8、提高动手能力的同时对常用的集成芯片有一定的了解，在电路设计方面有感性的认识。
9、另外还要掌握电路原理和分析电路设计流程，每个电路的设计都要有完整的设计流程。
数字电子电路课程设计三人智力抢答器
摘要：简易三人抢答器是一名的裁判员，它的任务是从三名竞赛者中确定出最先的抢答者，并显示出最少反应时间。
1.系统总体方案设计1.1电路组成和工作原理根据上面所说的功能要求，智力竞赛抢答计事系统的组成框图如下图1-1所示。
它主要有五部分组成：图1-11.1.1抢答器智力竞赛抢答器的核心。
当参赛者的任意一位首先按下抢答开关事，抢答器即刻接受该信号，指使相应发光二极管亮（或音响电路发出声音），与此同时，封锁住其他参赛者的输入信号。
1.1.2抢答控制器由三个开关组成。
三名参赛者各控制一个，拨动开关使相应控制端的信号为高电平或低电平。
1.1.3清零装置供比赛开始前裁判远使用。
它能保证比赛前触发器统一清零，避免电路的误动作和抢答过程的不公平。
1.1.4显示、声响电路比赛开始，当某一参赛者按下抢答器开关时，触发器就接受该信号，在封锁其他开关信号的同时，使该路的发光二极管发出亮光和蜂鸣器发出声响，以引起人们的注意。
1.1.5振荡电路它应该提供给抢答器、计时系统和声响电路工作的控制脉冲。
1.2设计步骤及方法下图1-2为三人简易抢答器系统的原理图。
V DDR R R D AD B D C 5.1KΩJA BCG CC4012CP （500KHz ）1Q +2Q V DD2R V SS 2CP 1CP 2D 1D 1R CC40131Q V 1R 1CP 1D V CC4013DD DD 1+CP(1KHz)Ta g a g ......a g D C B D C B A CC4511CC40192CP （1HZ ）Q D Q A Q B CP —D C B AD C B —Q D Q A CP a g A A CP —=—PE =1图5图1-2 原理图1.2.1抢答控制电路该系统有开关A，B，C，分别有三名参赛者控制。
常态时开关接地，比赛时，按下开关，使该端为高电平。
为实验方便，抢答开关也可以利用实验箱上电平输出开关。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
智力竞赛抢答器逻辑电路设计电路设智力竞赛抢答器逻辑计1.1设计背景在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。
同时还可以设置记分、犯规及奖励记录等多种功能。
该设计就是针对上述各种要求设计出的供6 名选手参赛使用的数字式竞赛抢答器。
数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。
通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。
经过布线、焊接、调试等工作后，数字抢答器成形。
1.2设计任务与要求1）设计一个至少可供6人进行的抢答器。
（2）系统设置复位按钮，按动后，重新开始抢答。
（3）抢答器开始时数码管无显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
显示优先抢答者序号并且不出现其他抢答者的序号。
（4）抢答器具有定时抢答功能，且一次抢答的时间有主持人设定，本抢答器的时间设定为60秒，当主持人启动“开始”开关后，定时器开始减计时。
当设定的时间到，而无人抢答时，本次抢答无效，报警发出声音，并禁止抢答。
（5）设定的抢答时间内，选手可以抢答，这时定时器停止工作，显示器上显示选手的号码和抢答时间。
并保持到主持人按复位键。
2 总体设计方案2.1方案选择方案一采用74LS148优先编码器分辨选手抢答的先后，并通过RS锁存器74LS279锁存抢答者的编号，再经过74LS48芯片译码驱动共阴极数码管显示。
方案二采用CC4067作为编码电路的核心元件，当有选手抢答时输出四位相应的8421BCD码即可同时供16位选手抢答。
经CC4511七段译码器译码后驱动共阴极数码管显示，同时利用CD4069组成一个多谐振荡器，作为十进制计数器CC4510的CP 脉冲使其计数并与D触发器CD4013完成自动锁存的功能。
结论：与方案二相比，方案一使用的芯片少、电路简单且同样能实现其功能，故选用方案一。
2.2数字抢答器总体方框图定时抢答器的总体框图如图1所示。
其主要由主体电路和扩展电路两部分组成。
主体部分完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号。
同时能封锁输入电路，禁止其他选手抢答。
扩展电路完成定时的抢答功能。
图 1 定时抢答器的总体框图图1所示定时抢器的工作过程是：接通电源时，节目支持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时器显示设定的时间，当主持持人宣布抢答题目后，说一声“抢答开始”，同时将控制开关拨到“开始”位置，抢答器处于工作状态，定时器倒计时，当定时时间到，却没有选手抢答时，输入电路被封锁，禁止选手超时后抢答。
当选手在定时时间内按动抢答键时，抢答器要完成下面几个工作：1.优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后有译码显示电路显示编号；2.制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；3.控制电路要使定时器停止工作，时间器上显示抢答时间，并保持到主持人将系统清零为止，以便进行下一轮抢答。
3 系统详细设计3.1 抢答器电路图2 抢答电路参考电路如图所示。
该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
工作过程：开关S置于"清除"端时，RS触发器的端均为０，４个触发器输出置０，使74LS148的＝０，使之处于工作状态。
当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出经RS锁存后，1Q=1, =1,74LS48处于工作状态，４Q３Q２Q=101,经译码显示为"５"。
此外，1Ｑ＝１，使74LS148＝１，处于禁止状态，封锁其他按键的输入。
当按键松开即按下时，74LS148的此时由于仍为１Ｑ＝１，使＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。
如有再次抢答需由主持人将Ｓ开关重新置?quot;清除"然后再进行下一轮抢答。
74LS148为８线－３线优先编码器，3.2 定时电路图3 定时电路由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。
可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如上图所示。
3.3报警电路由555定时器和三极管构成的报警电路如图所示。
其中555构成多谐振荡器，振荡频率fo＝1．43／［（RI＋2R2）C］，其输出信号经三极管推动扬声器。
PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。
图4 报警电路3.4时序控制电路时序控制电路是抢答器设计的关键，它要完成以下三项功能：①主持人将控制开关拨到"开始"位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。
②当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。
③当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。
图5 抢答电路和定时电路停止工作根据上面的功能要求，设计的时序控制电路如上图所示。
图中，门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端。
图11、4的工作原理是：主持人控制开关从"清除"位置拨到"开始"位置时，来自于图11、2中的74LS279的输出 1Q=0，经G3反相， A＝1，则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。
同时，在定时时间未到时，则"定时到信号"为 1，门G2的输出 =0，使74LS148处于正常工作状态，从而实现功能①的要求。
当选手在定时时间内按动抢答键时，1Q＝1，经 G3反相， A＝0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出 =1，74LS148处于禁止工作状态，从而实现功能②的要求。
当定时时间到时，则"定时到信号"为0， =1，74LS148处于禁止工作状态，禁止选手进行抢答。
同时，门G1处于关门状态，封锁 CP信号，使定时电路保持00状态不变，从而实现功能③的要求。
集成单稳触发器74LS121用于控制报警电路及发声的时间。
3.5相关元器件的介绍该设计用到较多集成电路电路芯片，在此给出其管脚图和部分功能介绍。
3.5.1 74LS27974LS279 RS锁存器，当R=1，S=0时，输出为；当R=1S=1时，锁存器具有保持功能，将输出一直保持为1，达到锁存的目的。
表1 174LS279 锁存器功能3.5.2 74LS148 下图为74LS148的功能介绍，ST 为使能端，控制芯片的工作；当无输入时，YEX=1，有输入时，YEX=0。
其功能真值表如下：表2 74LS148功能表0 10 X X X X X X 0 1 0 0 1 010 X X X X X 0 1 1 0 1 0 010 X X X X 0 1 1 1 0 1 1 010 X X X 0 1 1 1 1 1 0 0 013.5.3 74LS48译码器图6 74LS48译码器管脚分布图原理说明：开关S 置于"清零"端时，RS 触发器的输入端R 均为０，４个触发器输出置０，使74LS279 中 BI/RBO ＝０，A 3A 2A 1A 0=0000,使之处于锁存状态。
74LS279不工作，输出全为0。
当开关S 置于"开始"时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出 经RS 锁存后，1Q=1,Y S =1,74LS48处于工作状态，４Q ３Q ２Q=101,即74LS279输入端A 3A 2A 1A 0=0101，经 74LS279后输出YgYfYeYdYcYbYa=1101101,经译码显示为"5"。
3.5.4 555 定时器555定时器是一种多用途的数字/模拟混合集成电路，具有开关特性，可以构成各种单元脉冲电路 A 074LS48Y a A 1A 2LT I B / Y BR 7123451234567816151413121110974LS48GND V CC Y f Y g Y a Y b Y c Y d Y e A 2LT (a )(b )A 3I BR 6A 1I B / Y BR I BR A 3A 0Y b Y c Y d Y e Y f Y g图7 555 定时器引脚图4 系统仿真与测试4 .1 Protues 的基本操作方法元件选用：打开元件库栏，移动鼠标到需要的元件图形上，按下左键，将元件符号拖拽到工作区。
元件的移动、旋转、反转、复制和删除：用鼠标单击元件符号选定，用相应的菜单、工具栏，或单击右键激活弹出菜单，选定需要的动作。
元器件参数设置：双击元件，设定相应的参数。
导线的连接：要包括导线的连接、弯曲导线的调整、导线颜色的改变及连接点的使用。
连接：鼠标指向一元件的端点，出现小圆后，按下左键并拖拽导线到另一个元件的端点，出现小圆后松开鼠标左键。
删除和改动：选定该导线，单击鼠标右键，在弹出菜单中选delete 。
或者用鼠标将导线的端点拖拽离开它与元件的连接点。
4.2仿真步骤（1）根据自己所画好的电路图，在protues元器件库选择相应的元器件。
（2）用导线将元器件按图连接好。
（3）将元器件相应参数设置好。
（4）进行电路仿真，根据仿真修改相应的参数。
4.3仿真结果及分析总体电路图8 电路总体仿真图抢答电路图9 抢答电路仿真图定时器图10 定时电路仿真图仿真开始仿真倒计时选手抢答，显示选手位置，定时器停止工作图13 抢答定时5 安装与调试5.1 安装5.1.1面包板的使用方法及注意事项为了方便，选择用面包板来实现所设计的系统，面包板是专为电子电路的无焊接实验设计制造的。
由于各种电子元器件可根据需要随意插入或拔出，免去了焊接，节省了电路的组装时间，而且元件可以重复使用，所以非常适合电子电路的组装、调试和训练。
安装分立元件时，为了便于看到其极性和标志，将元件引脚理直后，在需要的地方折弯。
为了防止裸露的引线短路，必须使用带套管的导线，一般需剪断元件引脚，因为这样，元件才会插得稳且牢固，但是为了防止插错时要二次使用，故引脚不宜剪得过短。
一般不要插入引脚直径〉0.8mm的元器件，以免破坏插座内部接触片的弹性。