数字电路实验Multisim仿真
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验一逻辑门电路一、与非门逻辑功能的测试
74LS20（双四输入与非门）
仿真结果
二、或非门逻辑功能的测试
74LS02（四二输入或非门）
仿真结果：
三、与或非门逻辑功能的测试
74LS51（双二、三输入与或非门）
仿真结果：
四、异或门逻辑功能的测试
74LS86（四二输入异或门）各一片
仿真结果：
二、思考题
1. 用一片74LS00实现Y = A+B的逻辑功能；
2. 用一片74LS86设计一个四位奇偶校验电路；
实验二组合逻辑电路一、分析半加器的逻辑功能
二. 验证三线-八线译码器的逻辑功能
3. 验证数据选择器的逻辑功能
4.思考题
（1）用两片74LS138接成四线-十六线译码器0000
0001
1000
（2）用一片74LS153接成两位四选一数据选择器；
（3）用一片74LS153一片74LS00和接成一位全加器
（1）设计一个有A、B、C三位代码输入的密码锁（假设密码是011），当输入密码正确时，锁被打开（Y1=1），如果密码不符，电路发出报警信号（Y2=1）。
以上四个小设计任做一个，多做不限。
还可以用门电路搭建
实验三触发器及触发器之间的转换
1.D触发器逻辑功能的测试(上升沿)
仿真结果;
2.JK触发器功能测试（下降沿）
Q=0
Q=0略
（1）
（2）
（3）略
实验四寄存器与计数器1.右移寄存器（74ls74 为上升沿有效）
2.3位异步二进制加法，减法计数器（74LS112 下降沿有效）
也可以不加数码显示管
3.设计性试验
（1）74LS160设计7进制计数器（74LS160 是上升沿有效，且异步清零，同步置数） 若采用异步清零：
若采用同步置数：
（2）74LS160设计7进制计数器略
（3）24进制
83进制
实验五555定时器及其应用
1.施密特触发器
输入电压从零开始增加：
输入电压从5V 开始减小：