微处理器与系统结构PPT详细讲解

•29 •HLDA* •28 •WR*
有效，三态)
•27 •M/IO* 测试信号(输入、低电
•26 •DT/R* •25 •DEN*
平有效)
•24 •23 •22
•ALE* •INTA* •TEST
READY 准备就绪(输入 、高电平有效)
•21 •READY
•RESET
状态信号指示当前使用段
一、8086通用引脚信号
•1
•40 •VCC
•2
•39 •AD15 INTR可屏蔽中断请求
•3 •4
•38 •A16/S3 •37 •A17/S4
信号(输入、高有效)
•5 •6
•36 •35
•A18/S5 •A19/S6
NMI非屏蔽中断请求(
•7 •8
•34 •BHE/S7 •33 •MN/M
输入，上升沿触发)
•GND •AD14 •AD13 •AD12 •AD11 •AD10 •AD9 •AD8 •AD7 •AD6 •AD5 •AD4 •AD3 •AD2 •AD1 •AD0 •NMI •INTR •CLK •GND
二、8086最小模式引脚信号
M/ 存储器/IO控制信号
•1 •2 •3
•40 •39 •38
微处理器与系统结构PPT详 细讲解
第二章学习要点
重点掌握内容： 1．微处理器的基本结构。 2．Intel 8086微处理器的基本结构，包括： 功能结构、寄存器结构和总线结构。 3．Intel 8086微处理器系统的组成： 控制核心单元＋存储器组织＋I/O端口组织 4．Intel 8086微处理器在最小模式下的典型总线 操作和时序。 5．几个重要概念：时钟周期，总线周期，指令周期。
•38 •A16/S3
用引脚(双向、三态)
•37 •A17/S4
•36
•A18/S5 A16/S3～A19/S6地址/状态
•35 •A19/S6 •34 •BHE/S7
复用引脚(输出、三态)
•33 •32 •31
•MN/M X •RD
/S7总线高位允许/状态 (输出，三态)
•30 •HOLD* 读信号(输出，低电平
有差异
外频：微处理器外部总线工作频率。如Pentium4 2GHz的外频为400MHz
地址线宽度：决定访存空间。如36位地址线访问 236=64GB存储单元
数据线宽度：决定微处理器与外部存储器、输入/ 输出部件之间一次交换的二进制数据位数。如8、 16、32、64位。
微处理器主要性能指标
内置协处理器：加快数值运算 超标量结构：一个时钟周期内执行一条以上的指
2.2.2 8086CPU功能结构图
•通用寄存器
•AX AH AL •BX BH BL •CX CH CL •DX DH DL
• SP • BP • DI
•执 行
•总 线
部接
件口
EU 部
件
•20位地
•地址加法 址总线
器
•总
•CS •DS
•IP •暂存器
•16 位
•线
•SS
数
BIU •ES
据 •控
总
• SI
•VCC •AD15 •A16/S3
(输出、三态) 写信号(输出、低电平
•4
•37 •A17/S4
有效)
•5
•36 •A18/S5 中断响应信号(输出、
•6 •7 •8
了解内容：
1．Intel 8088微处理器与Intel 8086微处理器 的不同之处。
2．Intel 8086微处理器在最大工作模式下的 典型总线操作和时序。
3．高档微处理器的体系结构与特点。
2.1 微处理器主要性能指标
主频：即微处理器时钟频率。如Pentium4 2GHz
➢ 同系列的微处理器，主频越高，速度越快。 ➢ 但主频相同的微处理器，速度不一定都相同，因结构
0 1 1 0 0 0 1 1 0 1 0 0 1 1 0 1
-0 0 1 1 0 0 1 0 0 0 0 1 1 0 0 1
0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0
•运算结果最高位为0
∴SF=0；
运算结果本身≠0
∴ZF=0；
低8位中1的个数为奇数个
最高位∴没PF有=0借；位
∴CF=0
•8086
•9 •10
•32 X •31 •RD
RESET复位信号(输
•11
•30 •HOLD*
入，高电平有效)
•12
•29 •HLDA*
•13 •14
•28 •27
•WR* •M/IO*
CLK时钟输入端
•15 •16
•26 •25
•DT/R* •DEN*
MN/
最小/最大模
•17
•24 •ALE*
1 0 0 1 0 1 0 1 0 1 1 0 0 1 1 0
•运算结果最高位为1
∴SF=1；
运算结果本身≠0
∴ZF=0；
低8位中1的个数为偶数个
∴PF=1；
最高位没有进位
∴CF=0；
第三位向第四位有进位 ∴AF=1；
次高位向最高位有进位 ，最高位向前没有进位， ∴OF=10=1
例：2个数相减后，分析各标志位的值
EU控制器
➢ 接收指令队列中的指令，进行指令译码、分析，形成 各种控制信号，实现EU各个部件完成规定动作的控制 。
标志寄存器F 通用寄存器
• 标志寄存器
标志（Flag）用于反映指令执行结果或 控制指令执行形式。
8086处理器的各种标志形成了一个16 位的标志寄存器FLAGS（程序状态字 PSW寄存器）。
•S4
•S3
•当前正在使用的段寄存器
•0
•0
•ES
•0
•1
•SS
•1
•0 •CS或未使用任何段寄存器
•1
•1
•DS
•GND •AD14 •AD13 •AD12 •AD11 •AD10 •AD9 •AD8 •AD7 •AD6 •AD5 •AD4 •AD3 •AD2 •AD1 •AD0 •NMI •INTR •CLK •GND
AL 在BCD码及ASCII码运算指令中作为累加器； 在XLAT指令中作为累加器（AL）←((AL)＋（BX）)
BX 在间接寻址中作为基址寄存器和变址寄存器 CX 在循环程序中，作循环次数计数器
CL 在移位和循环移位指令中，作为移位位数和循环移位次数的计数寄 存器（指令执行后，（CL）不变）
DX I/O指令间接寻址时，作为地址寄存器；在乘法指令中作为辅助累加 器（当乘积或被除数为32位时，存放高16位数）
（系统）内总线：指主板与I/O扩展板之间的总线，一般 都遵循一定的标准，如目前多采用的ISA标准、EISA标准和 PCI标准等。
外总线：指微机与其他设备、系统之间的总线，一般也遵 循一定的标准，习惯上又称为接口，如串行接口、并行接口 、USB接口等。
总线缓冲器：如地址锁存器、数据缓冲器、总线收/发器等 。
•内部总线16
线 •制
位
•暂 存 器 •E
•逻
•AL U
U •控 •制
•8位队 列总线
••1指2令3队4列5 6
80
•辑
•标志寄存
•器
88 80
器
86
一、8086执行部件EU
组成：算术逻辑部件、控制器、寄存器阵列、总线及 总线缓冲器。
算术逻辑单元ALU(Arithmetic and Logic Unit) ➢ 进行所有的算术和逻辑运算 ➢ 计算寻址单元的十六位偏移地址EA(Effect Address)
；第三位向第四位没有借位
次高位向最高∴位AF没=有0；借位 ，最高位向前没有借位，
∴OF=00=0
8086的通用寄存器
16
位8 8
AX:累加器，使用频度最高
AX
AHAXAL 累加器(Accumulator)
，用于算术、逻辑运算以及
与外设传送•数信息据等寄存器
BX CX
BHBXBL 基址寄存器(Base) CHCXCL 计数寄存器(Count)
•AD11 •5
•AD10 •6
•AD9
•7
•AD8
•8
•AD7
•9
•AD6
•10
•AD5
•11
•AD4
•12
•AD3
•13
•AD2
•14
•AD1
•15
•AD0
•16
•NMI
•17
•INTR •18
•CLK
•19
•GND
•20
•8086
2.2.3 8086/8088引脚信号
•40 •VCC
•39 •AD15 AD0～AD15地址/数据复
INTEL78年推出（79年推出8088 ） 4万多个晶体管（8088为2.9万个晶体管） 时钟频率4.77MHZ 数据线16位（8088的数据线8位） 地址线20位 40脚DIP封装 81年推出Personal Computer（个人计算机、微机）
2.2.1 有关微处理器的一些概念 一、微处理器的基本结构
•微机系 •统主板
•CPU
•存 储芯 片
•扩展 •接口板
•运算器
•控
•②
制 •①
器
•③
•④
•寄存器
•I/O 芯片
•扩展 •接口板
•其 他 •微 机 •系 统
•其 他 •仪 器 •系 统
• 微机系统的四级总线示意图
寄存器阵列——用于存放临时数据和地址。数目多 少不定，因处理器而异。
8086总 线
• 程序设计需要利用标志的状态