EDA综合实验箱使用手册
EDA实验指导书_2
EDA 技术与VHDL实验指导书通信实验室编制2012年9月实验一组合电路的设计 (3)实验二时序电路的设计.................................错误!未定义书签。
实验三8位全加器的设计................................错误!未定义书签。
实验四含异步清零和同步时钟使能的加法计数器的设计错误!未定义书签。
实验五十六进制七段数码显示译码器设计.错误!未定义书签。
实验六数控分频器的设计.............................错误!未定义书签。
实验七序列检测器的设计.............................错误!未定义书签。
实训一组合电路的设计一、实验目的熟悉QuartusⅡ的VHDL文本设计流程全过程, 学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。
二、实验内容1: 首先利用QuartusⅡ完成2选1多路选择器的文本编辑输入(mux21a.vhd)和仿真测试等步骤, 给出仿真波形。
最后在实验系统上进行硬件测试, 验证本项设计的功能。
2：将此多路选择器看成是一个元件mux21a, 利用元件例化语句描述一个双2选1多路选择器, 并将此文件放在同一目录中。
三、实验仪器ZY11EDA13BE型实验箱通用编程模块, 配置模块, 开关按键模块, LED显示模块。
四、实验原理1.2选1多路选择器的VHDL源代码ENTITY mux21a ISPORT ( a, b, s: IN BIT;y : OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a ISBEGINPROCESS (a,b,s)BEGINIF s = '0' THEN y <= a ; ELSE y <= b ;END IF;END PROCESS;END ARCHITECTURE one ;下图为本例2选1多路选择器的仿真图形2.双2选1多路选择器以下是部分参考程序:...COMPONENT MUX21APORT ( a, b, s : IN STD_LOGIC;y : OUT STD_LOGIC);END COMPONENT ；...u1 : MUX21A PORT MAP(a=>a2, b=>a3, s=>s0, y=>tmp);u2 : MUX21A PORT MAP(a=>a1, b=>tmp, s=>s1, y=>outy);END ARCHITECTURE BHV ;五、实验报告:根据以上的实验内容写出实验报告, 包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程；给出程序分析报告、仿真波形图及其分析报告。
康芯GW48EDA实验箱使用介绍
（GW48 系列实验开发系统详细使用说明）
目录
GW48 EDA 系统使用说明
GW48 教学实验系统原理与使用介绍 实验电路结构图 GW48EK EDA 系统
GWCNF 型 FPGA 掉电保护配置器应用 GW48-PK 系统 LCD 液晶屏使用方法
第一章 GW48 SOC/EDA 系统使用说明
（15） RS-232 串行通讯接口：此接口电路是为单片机与 PC 机通讯准备的，由此可以使 PC 机、单 片机、FPGA/CPLD 三者实现双向通信。当目标板上 FPGA/CPLD 器件需要直接与 PC 机进行串行通讯时， 可参见附图 2-13，和实验电路结构图 NO.5，将实验板右侧的开关向上打“TO FPGA”，从而使目标芯 片的 PIO31 和 PIO30 与 RS232 口相接，即使 RS232 的通信接口直接与目标器件 FPGA 的 PIO30/PIO31 相接。而当需要使 PC 机的 RS232 串行接口与单片机的 P3.0 和 P3.1 口相接时，则应将开关向下打“TO MCU”既可（平时不用时也应保持在个位置）。
附表 1-1 在线编程坐各引脚与不同 PLD 公司器件编程下载接口说明
PLD 公司 编程座 引脚
TCK (1) TDO (3)
TMS (5) nSTA (7) TDI (9) SEL0 SEL1
LATTICE ALTERA/ATMEL
IspLSI CPLD
FPGA
SCLK MODE
ISPEN SDO SDI
第一节 GW48 教学实验系统原理与使用介绍
一、GW48 系统使用注意事项
a：闲置不用 GW48 EDA/SOC 系统时，关闭电源，拔下电源插头！！！ b：EDA 软件安装方法可参见光盘中相应目录中的中文 README.TXT；详细使用方法可参阅本书或《EDA 技术实用教程》、或《VHDL 实用教程》中的相关章节。 c：在实验中，当选中某种模式后，要按一下右侧的复位键，以使系统进入该结构模式工作。 d：换目标芯片时要特别注意，不要插反或插错，也不要带电插拔，确信插对后才能开电源。其它 接口都可带电插拔（当适配板上的 10 芯座处于左上角时，为正确位置）。 e：对工作电源为 5V 的 CPLD（如 1032E/1048C、95108 或 7128S 等）下载时。最好将系统的电路“模 式”切换到“ b”，以便使工作电压尽可能接近 5V。 g: GW48 详细使用方法可参见《EDA 技术实用教程》配套教学软件*.ppt。 h:主板左侧 3 个开关默认向下，但靠右的开关必须打向上（DLOAD），才能下载。 i:跳线座“SPS” 默认向下短路（PIO48）；右侧开关默认向下（TO MCU）。 j:左下角拨码开关除第 4 档“DS8 使能”向下拨（8 数码管显示使能）外，其余皆默认向上拨。
EDA实验台使用说明书
第一部分软件使用说明一、MAX+PLUSⅡ软件安装和使用（一）概述MAX+PLUSⅡ开发系统是易学易用的完全集成化的EDA设计开发环境。
它包含了开发CPLD/FPGA器件的全过程。
下面将以MAX+PLUSⅡ的基本使用为基础介绍CPLD/FPGA器件的开发方法,CPLD/FPGA 器件及其开发系统是极其复杂的，因此在学习使用时应注意如下特点：1) MAX+PLUSⅡ的使用与学习一定要与CPLD/FPGA硬件的学习相结合。
2) 注意学习软件与动手练习相配合，只有多动手设计与调试才能真正掌握设计思想与设计方法。
3) 多参考相关的书籍或MAX+PLUSⅡ的帮助系统。
4) 在学习过程中要与数字电路、计算机语言等课程进行比较，找出相同点与不同点，进行比较、类比地学习。
5) 概念的区分与使用：器件与符号：如在数字电路中7400为一个器件，在MAX+PLUSⅡ中器件一般被CPLD/FPGA 器件专用，而MAX+PLUSⅡ中调用的中小规模的器件都称为符号。
本文中有时出于习惯，也会在该使用“符号”的地方而使用“器件”名称，因此在碰到像“器件”、“符号”这样的词，一定要注意上下文的联系。
模块与符号：传统习惯，一般是将一个电路抽象后形成模块，利用模块进行更高层次的设计。
而在MAX+PLUSⅡ中电路抽象后形成的模块依然称为“符号”。
因此在见到“模块”与“符号”这样的词语时，也要注意上下文的联系。
（二）MAX+PLUSⅡ的版本及其安装2.1单机版软件推荐下述系统配置：奔腾Ⅱ300MHz以上 CPU、64M以上内存、WIN95或WIN98/WIN2000操作系统、CDROM驱动器、2G或更大容量的硬盘。
2.2 安装过程1.将MAX+PLUSⅡ的安装光盘放入CDROM中。
2．在我的电脑下双击光盘图标，继续操作找到MAXPLUS2，在MAXPLUS2目录下双击INSTALL图标。
3．根据提示选择Full installation 进行全部安装或custom Installation进行定制安装，如2-1图所示：图2-1 MAX+PLUSⅡ安装示意图（1）4．根据提示设置好安装路径后，点击NEXT，在下一个界面中将所需部分选中，如果计算机有足够的硬盘空间，最好全部选中，因为有些文件虽然不是必须的，但安装后对改善MAX+PLUSⅡ的使用起到很大的作用。
半导体器件实验箱,使用说明书
半导体器件实验箱,使用说明书摘要：一、实验箱简介1.半导体器件实验箱的作用2.实验箱的使用对象二、实验箱的组成1.电源模块2.控制模块3.实验模块三、实验箱的使用方法1.准备工作2.连接电源与控制模块3.连接实验模块4.开始实验四、实验箱的维护与保养1.日常维护2.清洁与保养3.注意事项正文：半导体器件实验箱是一种用于教学、研究和生产实践的实验设备，它可以帮助用户学习和掌握半导体器件的基本原理和特性。
本实验箱适用于高校电子工程、通信工程、微电子等相关专业的学生以及从事半导体器件研究、生产、检测等方面的工作人员。
实验箱主要由电源模块、控制模块和实验模块组成。
电源模块为实验提供稳定的直流电压；控制模块负责对实验过程进行控制和数据采集；实验模块则是用户进行实验操作的部分，包括各种半导体器件、连接线和接口等。
使用实验箱进行实验前，需要做好准备工作，包括检查实验箱及所有附件是否完好无损，确保电源、控制模块等设备工作正常。
然后按照实验箱的连接示意图，将电源模块、控制模块与实验模块连接在一起。
连接完毕后，可以开始进行实验操作。
根据实验要求，通过控制模块对电源模块进行调节，对实验模块进行操作，观察实验现象并记录实验数据。
实验过程中应严格遵守实验操作规程，确保实验安全顺利进行。
实验结束后，需要对实验箱进行维护与保养。
日常维护主要包括保持实验箱内外清洁、避免阳光直射、防止雨淋等。
在清洁与保养方面，应定期对实验箱进行擦拭，注意不要使用有机溶剂清洗，以免损坏表面涂层。
此外，还需注意避免在实验箱附近存放易燃、易爆物品，防止意外事故发生。
总之，半导体器件实验箱是一种十分重要的实验设备，掌握其正确使用方法对于学习半导体器件知识具有重要意义。
EDA电子实训实验指导书
石河子大学本科毕业设计实验指导书基于EDA平台的电子实训实验设计与开发学生姓名贺权指导教师任玲所在学院机械电气工程学院专业电气工程及其自动化年级11级（1）班中国·新疆·石河子2015年6月目录一、软件工具的安装 (2)二、实验部分 (3)实验一组合逻辑3-8译码器 (3)实验二汽车尾灯控制电路 (11)实验三、基于VHDL语言的数字秒表电路 (15)一、软件工具的安装本实验使用的是Quartus II 9.0，该软件可运行在winxp/win7/win8（包括兼容模式）等系统下，下载安装破解方法如下：1.在Altera公司官网上下载Quartus II 9.0的安装文件。
其中包括Quartus II 9.0的安装文件和ip库。
2.开始安装，win8以下的可以通过解压后得到安装文件，win8以上的直接双击打开就行，先安装90_quartus_windows，然后是90_ip_windows。
默认装在C盘，确保空间足够。
3.软件可免费试用30天。
鼓励购买正版，破解方法可百度。
4.用Quartus_II_9.0_b151破解器.exe破解C:\altera\90\quartus\bin下的sys_cpt.dll文件（运行Quartus_II_90_b151破解器.exe后,首先要点击“浏览”选中sys_cpt.dll，安装默认的sys_cpt.dll路径是在C:\altera\90\quartus\bin下，选中sys_cpt.dll后再点击“应用”。
很多用户上来就点击“应用”，实际上并没有破解这个软件）。
5.把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II7.2的Tools菜单下选择License Setup，下面就有NIC ID)。
6.在Quartus II 9.0的Tools菜单下选择License Setup，然后选择Licensefile，最后点击OK。
实验箱使用说明
ZYE 1502D型EDA实验箱使用说明一、硬件系统1、芯片下载板：Altera公司：EPF10K10LC84-4下载板（数字部分）2、数码管显示：动态显示8位（M1-M8)，静态显示4位(M5-M8)；3、发光二极管输出：16位；4、输入位数（开关）：16位；5、输入位数（按键）：16位；6、时钟信号：由50MHz、12MHz、4.194304MHz晶振输出：7、喇叭一个；8、配有RS232接口；9、配有VGA接口；10、配有PS/2键盘接口；11、16X16点阵；12、配有并行A/D转换器ADC0809；并行D/A转换器DAC0832；13、配有存贮器62256；14、配有单片机(AT89C51）15、配有一片管理芯片EPM7128;16、含有一块通用下载模块；17、含有8038低频信号源输出模块；系统实物照片如图1。
图1 ZYE 1502D型EDA实验箱实物照片系统整体模块结构如图2。
图2 ZYE 1502D型EDA实验箱模块结构二、配套软件Max+Plus II 10.2版1、运行环境Win95/98或NT4.02、层次化设计支持3、原理图输入支持4、文本输入支持5、AHDL, VHDL输入支持6、全仿真/功能仿真支持7、逻辑综合支持8、硬件编程/下载支持9、原理图设计宏库基本库10、支持芯片CPLD/FPGA系列三、操作指南1、开关、按键及指示灯KD1-KD16、K1-K16、KL1-KL16：主板下方有16个按键K1-K16；16个拨位开关KD1-KD16；16个发光二极管KL1-KL16。
每个纵列的一组开关、按键、发光二极管与下载板上CPLD/FPGA 的一个I/O口对应相连。
当与I/O口相对应的开关KDi作为输入使用时，开关拨向上，开关上方的发光二极管亮，表示开关向该I/O口输入一个逻辑量为“1”的高电平，拨向下时，表示“0 "。
当需要用按键向I/O口输入一个短脉冲量时，首先需将开关拨向下方，按卜键Ki后，发光二极管KLi亮，表示该按键Ki向对应I/O口输入了一个正脉冲。
EDA实验手册
EDA 实验手册实验一3-8线译码器的设计一、实验目的同3-8线译码器的设计，让同学们掌握组合逻辑电路的设计方法，熟悉Quartu s Ⅱ设计硬件电路的基本流程。
二、实验步骤1、新建一个工程，注意工程名、文件名还有实体名要一致。
2、新建一个VHDL文件，输入设计程序并保存。
3、对新建的VHDL文件进行语法编译。
4、进行仿真（也可以跳过这一步）。
5、进行引脚分配，并进行总编译。
6、将程序下载到实验箱，在实验箱上连线进行实验。
三、参考程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity decoder3to8 isport(input:in std_logic_vector(2 downto 0);output:out bit_vector(7 downto 0));end decoder3to8;architecture behave of decoder3to8 isbeginoutput<="00000001" sll conv_integer(input);--用输入值来控制左移的位数end behave;四、实验要求1、仿真出3-8线译码器的实际波形。
2、根据实验结果画出3-8线译码器的真值表。
实验二十进制计数器的设计一、实验目的设计一个带使能输入、同步清零和同步加载功能的加1/减1计数器。
二、功能分析（1）同步清零端低电平有效，当其为低电平时，在下一个时钟上升沿来临时计数值清零，即清零功能与时钟同步。
（2）同步加载端低电平有效，当其为低电平时，在下一个时钟周期来临时将要加载的计数值读入计数器，然后将其置为高电平后，在读入的数的基础上加1或减1计数。
（3）使能输入端高电平有效，当其为高电平时正常计数，当其为低电平时停止计数。
（4）当计数方向控制端为高电平时加1计数，当其为低电平时减1计数。
EDA技术试验箱介绍
数码管引脚
数码管使用了2个4位数码管。其中每个数码管有8个数据位（a….g,d) 来决定显示的内容，还有4个控制(s1,s2,s3,s4)选择位，决定哪一个数码 管亮。利用4个控制位动态扫描技术实现4个数码管全部显示。
数码管片（段）选，FGPA 输出高逻辑有效
S1
S2
S3
S4
a
a
a
a
f
bf
bf
bf
展
注意事项
口
4*4键盘矩阵
核心板
管脚脆弱！ 使用时注意 不要触 摸！！！
时钟管脚号：132
发光二极管模块
电气特性示意
VCC
FPGA
发光二极管的引脚
发光二极管管脚分配关系
发光二极管管脚分配关系
管脚名称 管脚号 管脚名称 管脚号
管脚名称 管脚号 管脚名称 管脚号
LEFT_R
187
LEFT_G 182
2 5E 7C B6 4
8*8点8*8点阵
0 DF 3 A 1 G H D D
管脚名称
A B C D E F G H 0 1 2 3 4 5 6 7
DU1/DU4 管脚号
17 16 15 14 13 11 10 9 120 118 110 114 112 108 106 105
数码管管脚分配关系
管脚名称 A B C D E F G H 0 1 2 3 4 5 6 7
b
g
g
g
g
e
ce
ce
ce
c
d
dp
d
dp
d
dp
d
dp
ab
ቤተ መጻሕፍቲ ባይዱ
c
d
EDA实验指导书全
实验一Quartus II开发环境入门一、实验目的1、了解QuartusII软件及基本操作2、熟悉图形编辑器Block Builder/Schematic File的设计输入3、掌握电路的编译和适配4、掌握电路仿真与时序分析5、熟悉3/8线译码器工作原理和五人表决器设计二、实验原理1、以3/8线译码器为例，总体思路以EP1C3中的三个拨位开关，SW3，SW2,SW1为三个输入信号，可以代表8种不同的状态，该译码器对这8种状态译码，并把所译码的结果在七个彩灯上显示。
2、三、实验步骤主要仪器和设备：计算机，EDA实验箱。
步骤一：1、建立工程，设计输入。
选择菜单“File”→“New Preject Wizard”将设计文件加入工程中：点击下方的“Next” 按钮，在弹出的对话框中点击“File”栏的按钮，将此工程相关的所有VHDL文件加入进此工程(如果有的话)。
Cyclone系列的EP1C3T144C8按下“Next”后，出现仿真工具选择对话框。
不作任何选择。
4、完成设置点击“Next”后，完成工程的设定，点击“finish”。
步骤二：1、选择File/New或点击主菜单中的空白图标，进入新建程序文件状态，选择VHDL file 。
VHDL程序文件的扩展名是：* .vhd程序代码：-- A simple 3 to 8 decoderlibrary ieee;use ieee.std_logic_1164.all;entity decoder isport ( inp: in std_logic_vector(2 downto 0);outp: out std_logic_vector(7 downto 0)); end decoder;architecture behave of decoder isbeginoutp(0) <= '1' when inp = "000" else '0';outp(1) <= '1' when inp = "001" else '0';outp(2) <= '1' when inp = "010" else '0';outp(3) <= '1' when inp = "011" else '0';outp(4) <= '1' when inp = "100" else '0';outp(5) <= '1' when inp = "101" else '0';outp(6) <= '1' when inp = "110" else '0';outp(7) <= '1' when inp = "111" else '0';end behave;步骤三：1、选择菜单“File”→“New ” →“ Schematic File”，即弹出原理图编辑框。
HK-IV型EDA实验箱说明书
第一章HK－IV型EDA实验系统特点介绍该系统由实验机结合可编程技术开发而成。
适用于Altera、Lattice、Xilinx等多种芯片教学实验。
可使用VHDL、Verilog、AHDL、原理图、状态图等多种方式设计。
主系统仅用一根下载电缆，无需增加任何适配板即可对Lattice、Xilinx、Aitera、Vantis、Atmel和Cypress等公司的不同芯核电压的FPGA/CPLD器件进行在系统编程。
为了适应将来市场发展要求，可以进行软件升级以适应更多型号的FPGA/CPLD。
系统可配置多个公司不同逻辑资源、封装的适配板，且系统主板功能及通用下载电路ASIC的硬件具备可升级性。
(1)系统含标准5V、3V、2.5V、1.8V混合工作电压功率输出电路模块，以便可对适配板上不同芯核电压的FPGA/CPLD器件进行实验和开发。
(2)系统含标准低压(3.3V、2.5V、1.8V)，下载口可用于对外部不同芯核电压的FPGA和CPLD器件进行编程下载。
(3)含典型EDA实验必配的标准VGA彩显接口，可用于显卡或工控设备开发（可提供VHDL应用演示实例）。
(4)含典型EDA实验必配的PS/2鼠标、键盘接口(可提供VHDL应用演示实例)。
(5)含典型EDA实验必配的RS232串行接口，同可于硬件串行通信电路开发、编码模块开发等(提供VHDL演示实例)。
(6)含典型EDA实验必配的单片机总线接口及与CPLD/FPGA至PC机双向通信接口(可提供VHDL演示实例)。
此实验为学生提供MCS－51汇编语言、VHDL语言、C语言综合应用设计方面的全面锻炼，为学生在电子设计方面的充分发挥提供了可行的平台。
(7)含LED、数码管、扬声器(通过频率控制可奏乐，提供VHDL演示实例)等。
(8)含8个按键、16个开关，供硬件加法器、乘法器、序列检测器、编码器、音乐演奏、脉宽调制、A/D高速采样等设计实验用（提供VHDL演示实例）。
EDA 实验指导书
EDA技术基础实验指导书海南大学信息学院编目录实验一MAX –plusII及开发系统使用 1 实验二高速四位乘法器设计7 实验三秒表的设计9 综合性设计性实验实验四序列检测器的设计12 实验五数字频率计的设计14 数字密码锁17 交通灯控制器182EDA实验指导书实验一MAX –plusII及开发系统使用一、实验目的1、熟悉利用MAX-plusⅡ的原理图输入方法设计简单的组合电路2、掌握层次化设计的方法3、熟悉DXT-BⅢ型EDA试验开发系统的使用二、主要实验设备PC 机一台（中档以上配置），DXT-B3 EDA实验系统一台。
三、实验原理数字系统设计系列实验是建立在数字电路基础上的一个更高层次的设计性实验。
它是借助可编程逻辑器件（PLD），采用在系统可编程技术（ISP），利用电子设计自动化软件（EDA），在计算机（PC）平台上进行的。
因为本实验是在计算机平台上进行，因此实验方式，实验手段和实验仪器与传统的实验有很大的区别，主要体现在以下几个方面：1、实验器材集中化，所有实验基本上在一套实验设备上进行。
传统的实验每作完一个实验，实验器材基本上都要变动（个别除外）。
而做本实验时，只要在计算机上把不同的程序输进去，其它步骤所有实验都一致；2、实验耗材极小（基本上没有耗材）；3、在计算机上进行，自动化程度高，人机交互性好，修改、验证实验简单；4、下载后，实验结果清晰；5、实验仪器损耗少，维护简单；下面，我们就本套实验设备做一个简单的介绍。
3(一)Max+plusⅡ10.0的使用。
1、Max+PlusII软件的安装步骤：第一步：系统要求奔3CPU以上，128M内存以上，4G 以上硬盘，98 操作系统（98或Me操作系统才可以下载，其他操作系统下载必须安装驱动，否则只能仿真，如果大家只进行仿真的话，对系统没要求）第二步：安装点击安装可执行文件进行安装，安装完毕后会弹出一对话框，点击是或否都可以。
第三步：将安装文件夹中的License 文件夹打开，里面有一个License.bat 注册文件，将此文件复制到你的安装目录下（你的安装目录可放在任一个驱动器下，然后建立一个Max10的文件夹，将系统安装在此文件夹中，安装后此文件夹中会有三个文件夹）的任一个文件夹中，要清楚位置。
EDA综合实验箱使用手册.
EDA综合实验箱使用说明手册一．系统概述1. 系统结构及说明系统结构如图1.1所示：图1.1 系统结构框图2. 硬件资源 1.1单片机资源◆完全兼容51内核的SST89E516RD，管脚兼容AT89C51，带仿真监控程序◆时钟频率：0~40MHz ◆集成1KBy片内RAM◆64Kbyte + 8Kbyte Flash EEPROM ◆看门狗◆可编程计数器阵列（PCA）◆SPI接口◆I2C接口1.2可编程逻辑器件资源（EP3C10E144）◆10,320逻辑单元（LE）◆46个M9K◆423,936bit RAM◆23个18*18硬件乘法器◆2个锁相环（PLL）◆10个全局时钟网络◆最大94个用户IO口◆最大22组差分接口1.3常用外围设备资源◆4*4矩阵按键◆8*1独立按键◆8个发光二极管◆8位7段数码管◆字符液晶1602◆点阵液晶12864（带字库）◆蜂鸣器◆8K串口存储器（仅单片机模式可用）◆10位高精度AD转化器（仅单片机模式可用）◆12位高精度DA转换器二．操作说明1. 人机交互模块功能说明该模块是本EDA实验箱的人机对话界面，主要实现对本EDA实验箱的模式选择、电压测量、信号输出、频率测量以及系统复位等功能。
其主要部件及功能如表2.1所示：2. 实验箱上电或复位当实验箱初次上电或者按Reset（复位）键，都将进入初始化界面，该界面将显示重庆邮电大学徽标以及实验平台的名称、制作者等信息，随后即自动进入功能选择界面。
如图2.1所示：图2.1 功能选择界面功能1：电压测量能够完成对实验箱上+5V、+3.3V两路电源电压以及外接直流电压（VT）的测量。
功能2：信号输出能够同时产生多路不同频率的方波信号，频率调节范围（1Hz～1MHz）。
功能3：频率测量可以测量外接频率（FT）。
功能4：模式选择实现不同工作模式间的切换。
目前本实验箱共设计有9种不同的工作模式（模式0～模式8），不同模式对应有不同的电路结构，各模式下的电路结构图可参见模式介绍。
EDA技术实验操作步骤说明
Max+plus II 开发软件实验操作步骤说明：开发软件最好安装在C盘下，有些系统中将开发软件装在其他盘下不能正常工作。
1、新建设计文件夹：在Max+plus II安装路径下（即安装目录下）新建设计文件夹，用于存放设计文件，文件夹命名禁止使用中文。
2、打开软件：开始-》程序-》Max+plus II 10.2 baseline3、新建设计文件：（1）新建HDL输入文件file->new->text editor file（2）新建原理图输入文件file->new->graphic editor file4、输入设计源文件（1）文本文件中输入VHDL源程序：输入程序代码->保存文件到已建好的设计文件夹中注意：输入文本及符号时必须为英文输入状态注意：文件名必须与实体名（entity 后的标识符）一致，文件后缀为VHD（2）图形文件中输入电路设计原理图：（i）在原理图中调入库元件：在原理图输入界面下，单击右键，弹出菜单中选enter->symbol,弹出元件库对话框。
（ii）选择对应库(prim:基本逻辑元件库、mf:宏功能元件库、Mega_Lpm:参数可设置兆功能元件库)打开，选择所需库元件（注意输入输出信号需对应接输入输出引脚），点击ok放入原理图编辑区（iii）连接所有内部导线，双击输入输出引脚名，将所有输入输出端口信号命名（iv）保存文件到已建好的设计文件夹中注意：原理图输入文件名无特别要求，文件后缀为gdf5、将设计项目设置成工程文件(PROJECT)：file->project->set project to current file6、选择目标器件：assign->device->选择与实验箱上下载板上同型号的器件。
实验箱上一般为acex1k系列中的ep1k30qc208-3 器件说明:如不作编程文件下载，此不可跳过7、调用编译器编译：Max+plus II->compiler->start说明：如编译有错误，则编译会终止并弹出编译出错信息提示说明：双击错误提示或单击提示后用locate在源文件中定位错误->修改错误->重新编译直到排除所有错误。
EDA实验教程
实验箱的使用说明本实验箱无需添加其它设备，仅需与计算机连接便可进行所有实验。
硬件安装及使用中需要注意的几个步骤如下：1、打开实验箱，检查并核实设备完好及附件齐全；2、检查下载编程电缆标识：不同公司的编程电缆是不同的，如Altera公司的编程电缆出厂时标有Altera字样、Lattice公司的的电缆有两种：一种是数字器件编程电缆，标有Lattice字样；另一种是模拟芯片编程电缆，其上标有PAC字样，其它厂家类似。
使用时一定要注意编程电缆不能混用，否则程序不能正确下载。
同一厂家的CPLD/FPGA芯片的下载电缆是一样的。
3、安装下载编程电缆：确保欲安装的下载电缆与当前实验箱上适配器芯片相一致，然后将其25针的接插头连接到计算机的并行口上，另一端连接到实验箱的JTAG编程座上，并确保电缆两断接触良好。
4、开启实验箱电源，电源指示灯亮。
本电源为5V开关电源，有短路及自恢复等功能。
如电源指示灯不亮，请检查是否已接入220V电源或由其它原因所致。
5、硬件安装结束，并打开实验箱电源，此时便可进行软件编程下载。
程序正常下载时其编程接口旁边的状态指示灯处于闪烁状态，如不能正确下载请检查是硬件问题还是软件设置问题？如不能最终排除故障请急时与我们联系。
6、实验时严禁带电接插，以防损坏电路芯片。
如有异常要急时切断电源并排除故障。
实验设备：计算机EDA试验箱MaxplusII 软件连接导线实验一原理图输入设计方式一、实验目的：1、通过一个简单的 3－8 译码器的设计，让学生掌握原理图输入方式。
2、掌握组合逻辑电路的静态测试方法。
3、初步了解可编程器件设计的全过程。
二、实验步骤：MaxplusII 软件的基本操作与应用（一）设计输入：1、软件的启动：进入 Altera 软件包，打开MAX+plus II 10.0 软件,如图 11所示。
实验二：简单组合逻辑设计一、实验前准备本实验例子使用独立扩展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208)。
EDA-Quartus II新实验指导书
实验的基本步骤本实验指导书的所有实验基于EDA实验台进行。
采用软件为Quartus II ,硬件芯片为ALTERA 的Cyclone II 系列FPGA芯片EP2C8Q208C8。
使用本EDA实验台进行数字逻辑实验，不需要进行手工接线。
实验工作分3步进行：1：在PC机上，基于Quartus II软件进行原理图（逻辑图）的设计，设计完成后，需要经过引脚锁定、编译下载到EDA实验台上的FPGA芯片中。
下载完成后，即在FPGA 芯片中形成物理的逻辑电路。
此步工作相当于传统实验的基于物理器件的接线操作。
2:在PC机上仿真，验证逻辑的正确性3：下载到板子上，进行物理验证（需要安装USB Blaster线缆驱动,具体安装方法自行上网查找）。
此过程可以用万用表、LED指示灯、七段码等验证实验的正确性。
实验的注意事项1：Quartus II的工程名和顶层实体名字必须为英文，且实体名字必须和VHDL代码的实体名字严格一致。
存储路径最好不要含中文和空格。
2：Quartus II的设计中所有的命名中，名字不要有空格。
3：Quartus II的原理图方式设计中放置“input”“ouput”引脚符号时，引脚符号的虚线框和原件的虚线框要刚好对上，以保证连接上，虚线框分开和部分重叠都不能正确连接。
4：所用到的时钟信号必须锁定到28脚，具体原理参考“实验用到的资源和原理”部分。
实验报告格式和内容书写实验报告，语言要简练，书写端正、作图正规。
按照如下格式和内容书写。
注意：试验5为综合性实验，其格式和实验1到4不同，同时其需要有封面并装订成册。
一般实验（实验1――4）项目名称一、实验目的及要求二、实验仪器设备三、实验内容、结果四、实验总结包括实验中遇到的问题，如何解决遇到的问题；实验后的认识和感悟等。
综合性实验（实验6）项目名称一、实验内容二、实验目的及要求三、实验仪器设备四、实验结果五、实验总结实验用到的资源和原理需要的资源：1：逻辑开关2：发光二极管指示灯3：20M时钟数字逻辑实验需要用到的输入为逻辑0、1，由逻辑开关提供，实验板提供了5个逻辑开关，为KEY_OK，KEY_UP，KEY_DOWN，KEY_LEFT，KEY_RIGHT,和FPGA的连接关系如下表1－1。
EDA实验指导书
实验一QuartusII软件和实验箱控制软件EDA2000使用流程[实验目的]1.掌握CPLD/FPGA的开发软件QuartusII的操作流程；2.掌握实验箱控制软件EDA2000的使用，熟悉EDA2000的实验箱结构。
[实验仪器]PC机1台QuartusII 软件1套EDA2000实验箱一个，并行电缆、串行电缆各一根。
[实验步骤]QuartusII软件使用世界各大FPGA／CPLD生产商都有自己的EDA开发环境，也有专业的第三方EDA软件。
ALTERA公司的QuartusII是Altera公司的第四代EDA集成开发环境，它操作方便、功能强大，提供了原理图输入和HDL语言输入功能，在环境中可以完成编译、查错、设计驱动信号、逻辑功能模拟、时序功能模拟、对FPGA／CPLD芯片编程以及SOPC的设计开发等功能。
下面以V erilog HDL语言输入设计为例，一步一步描述在QuartusII开发环境中如何完成FPGA／CPLD开发的设计流程。
本实验中利用V erilogHDL在FPGA里面设计一个与门，请同学们按照以下步骤操作：a)在e盘新建一个目录e:\fpga\experiment1,用于存放本次实验中的设计文件。
b)按图1-1操作打开QuartusII 7.2软件图1-1c)界面如下图1-2d)点击菜单File–〉New Project Wizard出现如下图，点击Next图1-3e) 在出现的对话框中按下图设置：f)点击Next ，出现如下对话框，本对话框要求加入文件到项目中，由于是新建项目，还没有设计文件，故空着，点击Next 。
项目顶层文件名称，通常与项目名称一致g)选择选择器件：这里的器件就是指每个设计所使用的FPGA或CPLD芯片，ALTERA公司具有代表性的FPGA为FLEX 10K系列的EPFl0K10LC84-4。
具有代表性的CPLD为MAX7000S系列的EPM7128SLC84-15。
EDA实验指导书(EP3C16Q240C8)(2011.10.28)
SOPC综合实验系统实验指导书济南大学控制学院责任编辑：济南大学信息学院电子信息中心目录目录 (1)第三章VHDL基本程序设计实验 (22)实验一组合逻辑半加器的设计 (22)实验二使用VHDL设计组合逻辑全加器 (29)实验三带进位输入的8位加法器 (34)实验四全减器 (39)实验五四位向量加法/减法器 (42)实验六组合逻辑3-8译码器的设计 (46)实验七数据比较器 (50)实验八多路数据选择器 (53)实验九编码器 (57)实验十计数器 (62)实验十一7段数码管控制接口 (65)实验十二16*16点阵设计 (69)实验十三MOORE机 (76)实验十四MEALY机 (80)实验十五D/A接口 (84)实验十六A/D接口 (87)实验十七动态数码管显示实验 (91)第四章SOPC系统基本实验 (95)实验一Hello-Led流水灯实验 (95)实验二数码管显示实验 (103)实验三按键输入中断实验 (107)实验四4乘4键盘实验 (111)第三章VHDL基本程序设计实验实验一组合逻辑半加器的设计一、实验目的2、通过一个简单的一位半加器的设计，让学生掌握组合逻辑电路的设计方法。
3、掌握组合逻辑电路的静态测试方法。
4、初步了解可编程逻辑器件设计的全过程。
5、熟识quartus II软件基本功能的使用。
二、实验原理半加器实现两位不带进位加法输出和及进位。
一位半加器有两个输入a、b；两个输出s，Co。
加数a 和s三、实验步骤1、创建工程运行Quartus II软件，如下图所示：建立工程，File New Project Wizad，既弹出“工程设置”对话框，如图所示单击此对话框最上一栏右侧的“...”按钮选择工作目录，在D盘中建一个工程文件夹，取名为test。
单击“打开”按钮，在第二行和第三行中写工程名为“half_adder”。
按Next按钮，出现添加工程文件的对话框，如下图所示：这里无需添加文件，我们跳过此步，直接按next进行下一步，如下图所示，选择FPGA/CPLD 器件的型号，本试验箱选用Altera公司的Cyclone III 系列FPGA 芯片EP3C16Q240C8。
eda实验1指导手册
第一个实验正确的操作步骤，其他的不说了，直接主题了：电路：公式：=so+b aabco=ab实验步骤：点File->New Project Wizard，弹出下图，按page 1、2、3、4、5 of 5，分布设置以下5个对话框。
点击Finish结束。
在Project Navigator卡中呈现如下：点按钮，出现下列对话框，选择蓝色部分，点ok出现点符号，出现下框，并选择primitives库，在Name出输入相应的名称，获得元件图后，点击OK，就能在图形输入框中把元件逐个放入。
并用连线。
结果如下点击工具栏上的图标，对原理图进行编译，当出现如下信息，编译成功。
在点击，出现下图，选择蓝色部分，点击ok在右边出现waveform1.vmf文件内容：在如下框内鼠标右击，出现insert node or bus，点击。
出现：点击Node Finder按钮，点击list，在nodes found卡中出现a、b、co、so端口，选中所有，按键，将所有节点放入Selected Nodes卡中，点击OK结果如下：选中入口a，如图呈现天蓝色，点击左边的按钮，出现clock对话框，设置Period值，重复操作入口b结果如下：保存vwf文件点击Assignment->setting->simulator setting，选择Simulation mode模式为functional，并确认simulation input为对应vwf文件。
点击Processing->Generation Functional Simulation Netlist，注意这个一定要点，否则出现的结果有错误，就像课堂上老师犯的错误一样。
出现成功对话框，按确定即可。
点击，开始仿真，结果如下：按确定，查看仿真结果，比较真值表中数据，看是否正确。
做完这个部分，如果要把半加器封装成一个模块，可以点击file->creat/update->create symbol files for current file, 弹出如下对话框，设置默认名保存即可。
EDA实验箱实验指导书
实验二流水灯1.实验目的通过本实验让学生进一步了解、熟悉和掌握CPLD/FPGA开发软件的使用方法及VHDL 语言的编程方法；学习简单的时序电路的设计和硬件测试。
2.实验内容本实验的内容是控制实验箱上的发光二极管LED1—LED8，使之实现流水灯显示。
3.实验原理在LED1~LED8引脚上周期性地输出流水数据，即输出的数据依次为11111111、11111110、11111100、11111000、11110000、11100000、11000000、10000000、00000000，如此循环显示，输出数据“0”，表示点亮相应的LED小灯。
为了方便观察，流水的速率控制在2Hz左右。
在核心板上有一个48MHz的标准时钟源，该时钟源与芯片EP2C5的23脚相连。
为了产生2Hz的时钟源，在此调用了分频模块int_div。
4.实验步骤(1)启动Quartus II，建立一个空白工程，然后命名为led_waterflow.qpf。
(2)新建ledwater.vhd源程序文件，源代码如下。
然后进行综合编译。
若在编译过程中发现错误，则找出并更正错误，直到编译成功为止。
生产符号文件ledwater.bsf (File→ Create/_Update → Create Symbol Files for Current File)。
流水灯程序参考LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_Arith.ALL;USE IEEE.STD_LOGIC_Unsigned.ALL;ENTITY ledwater ISPORT(clk: IN STD_LOGIC;led: OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END;ARCHITECTURE one OF ledwater ISSIGNAL led_r:STD_LOGIC_VECTOR(8 DOWNTO 0);BEGINled<=led_r(7 DOWNTO 0);PROCESS(clk)BEGINIF clk’event and clk=’1’ THENled_r<=led_r(7 DOWNTO 0) & '0';IF led_r="000000000" THEN --循环完毕吗？led_r<="111111111"; --是，则重新赋初值END IF;END IF;END PROCESS;END;(3)将实验模块库里的int_div.vhd和int_div.bsf拷贝到工程目录下。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDA综合实验箱使用说明手册一．系统概述1.系统结构及说明系统结构如图1.1所示：图1.1 系统结构框图2.硬件资源1.1单片机资源◆完全兼容51内核的SST89E516RD，管脚兼容AT89C51，带仿真监控程序◆时钟频率：0~40MHz◆集成1KBy片内RAM◆64Kbyte + 8Kbyte Flash EEPROM◆看门狗◆可编程计数器阵列（PCA）◆SPI接口◆I2C接口1.2可编程逻辑器件资源（EP3C10E144）◆10,320逻辑单元（LE）◆46个M9K◆423,936bit RAM◆23个18*18硬件乘法器◆2个锁相环（PLL）◆10个全局时钟网络◆最大94个用户IO口◆最大22组差分接口1.3常用外围设备资源◆4*4矩阵按键◆8*1独立按键◆8个发光二极管◆8位7段数码管◆字符液晶1602◆点阵液晶12864（带字库）◆蜂鸣器◆8K串口存储器（仅单片机模式可用）◆10位高精度AD转化器（仅单片机模式可用）◆12位高精度DA转换器二．操作说明1.人机交互模块功能说明该模块是本EDA实验箱的人机对话界面，主要实现对本EDA实验箱的模式选择、电压测量、信号输出、频率测量以及系统复位等功能。
其主要部件及功能如表2.1所示：2.实验箱上电或复位当实验箱初次上电或者按Reset（复位）键，都将进入初始化界面，该界面将显示重庆邮电大学徽标以及实验平台的名称、制作者等信息，随后即自动进入功能选择界面。
如图2.1所示：图2.1 功能选择界面功能1：电压测量能够完成对实验箱上+5V、+3.3V两路电源电压以及外接直流电压（VT）的测量。
功能2：信号输出能够同时产生多路不同频率的方波信号，频率调节范围（1Hz～1MHz）。
功能3：频率测量可以测量外接频率（FT）。
功能4：模式选择实现不同工作模式间的切换。
目前本实验箱共设计有9种不同的工作模式（模式0～模式8），不同模式对应有不同的电路结构，各模式下的电路结构图可参见模式介绍。
3.模式选择在功能选择界面，按S4键进入工作模式选择（如图2.2所示），选定模式后按S3键确认，即可进入该模式。
电压测量*信号输出频率测量S4：模式1图2.2 模式选择界面在不同模式下，发光二极管和数码管的初始显示是不一样的，如表 2.2所示：表2.2 不同模式下的LED和数码管初始显示状态对照表模式8位LED显示8位数码管显示模式0 全亮全灭模式1 全灭全灭模式2 全灭全灭模式3 全亮全灭模式4 全亮8位全部显示“”模式5 全亮全灭模式6 全亮全灭模式7 全亮全灭模式8 全亮最左边这一位显示“”，其余七位无显示。
4.电压测量电压测量功能状态下，除了能够测量实验箱上+5V、+3.3V两路电源电压以外，还能测量由VT接入的外接直流电压。
如何选择进入电压测量功能？按S1（上移）键和S2（下移）键，可以向上或者向下移动屏幕上的“*”，当“*”移动至与“电压测试”同一行显示时，即表示选择“电压测量”，如图2.3所示，然后按S3键（确认键）进入“电压测量”功能。
S4：模式0频率测量信号输出电压测量*选择”电压测量”功能图2.3 电压测量选择进入电压测量模式，界面显示如图2.4所示：S4：模式0VT:0.000v V2:3.318v V1:4.977v +5V 电源测量结果+3.3V 电源测量结果VT 电压测量结果图2.4 电压测量界面VT 的电压测量范围：0～5V5. 信号输出信号输出功能状态下，能够同时最多产生3路不同频率的方波信号（F0、F1、F2），且频率可调，3路信号频率输出范围如表2.3所示：表2.3信号频率输出范围及调节步进对照表信号输出端频率调节范围 频率调节步进F0 0~100Hz 1Hz F1 0～1000Hz 100HzF20～1MHz需要修改，有点问题如何输出某一频率的信号？下面以输出一个f=200Hz 的信号为例讲解。
Step1：用S1、S2键选择“信号输出”。
选择”信号输出”功能图2.5 “信号输出”功能选择Step2：按S3确认键进入该功能状态，屏幕将会显示如图所示：3选择标识符图2.6 “信号输出”显示界面Step3：用S1和S2键选择信号输出端，由于需要输出的信号频率为200Hz，所以选择F1输出。
选择F1输出图2.7 信号输出端选择图Step4：按S3键确认，此时进入频率调节模式。
：图标图2.8 进入频率调节模式Step5：用S1键（增加）、S2键（减少）按一定步进调节频率，如此即可输出一定频率的方波信号了，如图9所示，为用示波器测试的该输出信号。
图2.9 频率调节结果显示Freq=200Hz图2.10 信号输出波形图Step6：用S2（返回键）可逐级退出。
6.频率测量频率测量功能状态下，可以测量外接脉冲信号的频率，待测信号通过FT 接入。
如何完成外接待测信号的频率呢？用S1（上移）键和S2（下移）键，选择“频率测量”，如图2.11所示。
选择”频率测量”功能图2.11 “频率测量”功能选择按S3键（确认键）进行频率测量，屏幕显示如图2.12所示：Exit：按S2一秒频率测量结果：000000000HzS4：模式0图2.12 “频率测量”结果显示FT的频率测量范围：0～120KHz三．模式介绍实验箱一共有9个模式，其中模式0~4为单片机模式，模式5~7为可编程逻辑器件模式，模式8为混合模式。
需要注意的时，无论在那种模式下，扩展接口的连接方式都是固定的。
1.模式0模式0为单片机模式，其电路如图3.1所示：D7D6D5D4D3D2D1D0图3.1 模式0电路结构在模式0中，发光二极管连接在单片机的P0口，P0口相应的位为逻辑“1”则点亮对应的二极管。
需要注意的是，P0口作为普通IO使用，需要接上拉电阻，图3.1中为示意图，实际电路需要连接上拉电阻。
在模式0中，实验箱上的4*4矩阵按键不再作为矩阵按键，而是取按键K0~K1作为独立按键连接到单片机的P2口，电路如图3.1所示。
2.模式1模式1为单片机模式，其电路如图3.2所示：图3.2 模式1电路结构在模式1中，按键K0~K3作为独立按键使用，字符液晶1602的数据线连接到单片机的P0口，控制信号RS，RW，E分别连接到单片机的P2.5、P2.6、P2.7。
注意：为了简化编程，1602被禁止读“忙”，因此，在编写程序时，需要通过延时来实现对1602的控制，具体操作请参考1602的数据手册。
模式2为单片机模式。
其电路如图3.3所示：图3.3 模式2电路结构模式2和模式1基本完全一样，区别在于把模式1的字符液晶1602换成点阵液晶12864，其它完全一样。
同样，模式2不允许12864的读“忙”操作，通过延时来实现，具体参考12864的数据手册。
模式3为单片机IO口扩展模式，其电路如图3.4所示：D7D6D5D4D3D2D1D0图3.4 模式3电路结构模式3通过P0口和P2口进行IO口扩展，其中P0口作为数据通道，P2口作为控制通道。
在模式3下，单片机可以使用实验箱上所有全部外围设备。
模式4为单片机总线模式，其电路如图3.5所示：ADBAB[7:0]AB[15:8]图3.5 模式4电路结构模式4为单片机总线模式，所有外设通过总线和单片机相连接，其地址分配如表3.5所示：表3.5，外围设备地址分配1602的起始地址为：0x0410，RS和RW分别接到地址线的A0和A112864的起始地址为：0x0420，RS和RW分别接到地址线的A0和A1当有按键按下时，nINT0管脚被拉低，直到按键弹开数码管已经添加译码功能，输入有效数据为0x00~0x0F，超过此范围数码管无显示0x0408中数据位【7：0】对应发光二极管【D7:D0】，“1”亮，“0”灭。
（2）（1）（3）（4）（5）注意：除了表3.5外设占用的地址，由于SST89E516RD片内RAM占用了外扩总线地址，所有用户不要使用低1KBye的地址。
模式5为可编程逻辑器件模式，其电路如图3.6所示：D7D6D5D4D3D2D1D0图3.6 模式5电路结构矩阵按键为实验箱主板上的矩阵按键K0~K7，独立按键SW0~SW7为可编程逻辑器件核心板上的独立按键K0~K7，按下按键为低电平（逻辑“0”）。
注意：SW5连接在芯片的多功能管脚nCEO上，因此需要通过软件设置该管脚为普通IO口，否则按键SW5不能使用。
发光二极管逻辑“1”点亮，数码管为共阴数码管，数据总线SEG由8位数码管复用。
SEG的最低位对应数码管的A，最高位对应数码管的小数点，以此类推。
Clk0连在核心板上的40M有源晶振。
Clk1和Clk2根据需要，通过跳线帽选择合适的输入信号，具体参考实验箱操作说明部分。
模式6为可编程逻辑器件模式，其电路如图3.6所示：D7D6D5D4D3D2D1D0图3.7 模式6电路结构矩阵按键为实验箱主板上的矩阵按键K0~K7，独立按键SW0~SW7为可编程逻辑器件核心板上的独立按键K0~K7，按下按键为低电平（逻辑“0”）。
注意：SW5连接在芯片的多功能管脚nCEO上，因此需要通过软件设置该管脚为普通IO口，否则按键SW5不能使用。
发光二极管逻辑“1”点亮。
Clk0连在核心板上的40M有源晶振。
Clk1和Clk2根据需要，通过跳线帽选择合适的输入信号，具体参考实验箱操作说明部分。
模式7为可编程逻辑器件模式，其电路如图3.8所示：D7D6D5D4D3D2D1D0图3.8 模式7电路图模式7和模式6基本一样，差别在于把模式6的字符液晶1602换成点阵液晶12864，其他完全一样。
矩阵按键为实验箱主板上的矩阵按键K0~K7，独立按键SW0~SW7为可编程逻辑器件核心板上的独立按键K0~K7，按下按键为低电平（逻辑“0”）。
注意：SW5连接在芯片的多功能管脚nCEO上，因此需要通过软件设置该管脚为普通IO口，否则按键SW5不能使用。
发光二极管逻辑“1”点亮。
Clk0连在核心板上的40M有源晶振。
Clk1和Clk2根据需要，通过跳线帽选择合适的输入信号，具体参考实验箱操作说明部分。
9.模式8模式8为单片机和可编程逻辑器件混合模式，其电路如图3.9所示：10.扩展接口扩展接口分配如表3.10所示：P3连接单片机，为单片的总线扩展接口，P4连接可编程逻辑器件核心板，为可编程逻辑器件扩展接口。
IO0~IO29具体连接参考管脚分配表4.1。
四．管脚分配。