计算机组成原理第8章汇总
计算机组成原理课件第8章
光笔和持笔的手能挡住图形，而且由于屏幕玻璃的 厚度，光的折射作用和人眼与光笔的视角等影响，常 使画出的图形偏离预想的位置，而图形板无此问题， 而且长时间使用光笔，悬空的手臂会感到疲劳。
鼠标器、跟踪球和操作杆输入
• 光笔和图形板两种输入方式都可以输入绝对坐标， 即只要把光笔点到屏幕上某点或者把游动标放到图 形板的某一点，就可以读取这一点的坐标值。
• 图形板和画笔结合构成二维坐标的输入系统，主要 用于输入工程图等。
• 将图纸贴在图形板上，画笔沿着图纸上的图形移动， 读取图形坐标，即可输入工程图。
• 为了提高读图精度，常用游动标(cursor)代替画笔 与图形板配合使用。
• 游动标是一个手持的方形坐标读出器，游动标上有 一块透明玻璃，玻璃上刻有十字标记。十字标记的 中心就是游动标的中心。使用时将十字中心对准图 形的坐标点上，它比画笔读取的坐标更精确。
• (3) LCD预映显示器： LCD易于对物体进行取景， 预映屏幕允许重放或即时删除图像，删除图像后可 恢复存储容量。
• (4) 图像质量，取决于以下因素：
• ① 一般数字相机依赖于电荷耦合设备(CCD)获取图 像。
• ② 图像的压缩。
• (5) 如果计划让图像在电视上出现，或被盒式磁带 录像机直接录取，有些品牌的相机可自动生成视频 信号。
• 因此条码技术主要包括： 条码编码规则及标准、 条码译码技术、印刷技术、光电扫描技术、通信技 术、计算机技术等。
• 要阅读条码符号所包含的信息需要一个扫描装置。 在正常工作时，扫描器与条码符号之间要保持的距 离称为工作距离，而允许的最大工作距离和最小工 作距离之差称为扫描景深。
• 还有一类坐标输入设备，只能用来输入相对坐标。 鼠标器、跟踪球和操作杆就属于这一种。它们必须 和显示器的光标配合。
计算机组成原理-辅助存储器
记录方式的性能指标
❖ 自同步能力
从单个磁道读出的脉冲序列中提取同步时钟脉冲的难易程度。 NRZ、NRZ1没有自同步能力；PM、FM、MFM具有自同步能力。 自同步：能直接从磁盘读出的信号中提取同步信号。
第8章 辅助存储器
❖ 计算机中的存储器分有主存储器和辅助存储 器两大类。
主存储器用来存放需立即使用的程序和数据,要 求存取速度快,通常由半导体存储器构成。
辅助存储器用于存放当前不需立即使用的信息, 一旦需要,再和主存成批地交换数据。它作为主存 的后备和补充,是主机的外部设备,因此又称为外 存储器。
辅助存储器的特点是容量大,成本低,通常在断电 后仍能保存信息,是“非易失性”存储器,其中大 部分存储介质还能脱机保存信息。
在一个记录单元的中间点，记录1时改变电流方向，产生磁化翻 转，记录0时不改变电流方向，不产生磁化翻转。
❖ 不同记录方式的写入电流波形图见P268的图8.4。
不同磁记录方式写入电流波形图
位周期
T 数据序列 1 0 1 1 1
00
01
RZ
NRZ
NRZ1
PM
FM
MFM
读出信号的形成
❖ 当记录介质在磁头下匀速通过时，如磁层的磁化 强度发生变化，将在磁头的读出线圈中感应出电 压。
辅助存储器的种类
❖ 磁表面存储器
将磁性材料沉积在盘片（或带子）表面的基体上 形成记录介质，以绕有线圈的磁头与记录介质的 相对运动来读/写信息。
❖ 光存储器
利用激光束在具有感光特性的表面上存储信息。
计算机组成原理课件第08章
一、接口的功能和组成
1、总线连接方式的I/O接口电路 、总线连接方式的 接口电路 在总线结构的计算机系统中，每一台 I/O设备都是通过I/O接口挂到系统总线上 的。如图示：
数据线： 数据线：传送数据信息 ，其根数一般等于存储 字长的位数或字符的位 数。双向。 设备选择线： 设备选择线：传送设备 码，其根数取决于I/O指 令中设备码的位数。单 向。 命令线： 命令线：传输CPU向设 备发出的各种命令信号 ，其根数与命令信号多 少有关。单向总线。 状态线： 状态线：向主机报告I/O 设备状态的信号线。单 向总线。
CPU在任何瞬间只能接受一个中断源 CPU在任何瞬间只能接受一个中断源 的请求。 的请求。因此，当多个中断源提出中断请 求时，CPU必须对各中断源的请求进行排 队，且只能接受级别最高的中断源的请求 ，不允许级别低的中断源中断正在运行的 中断服务程序。此时，就可用MASK来改 变中断源的优先级别。 另外，CPU总是在统一的时间，即执 CPU总是在统一的时间， 总是在统一的时间 行每一条指令的最后时刻， 行每一条指令的最后时刻，查询所有设备 是否有中断请求。 是否有中断请求。 接口电路中D、INTR、MASK和中断 查询信号的关系如图示：
2、排队器 、 当多个中断源同时向CPU提出请求时，经 排队器的排队，只有优先级高的中断源排上 队，这样就能实现CPU按中断源优先级的高 低响应中断请求。 下图是设在各个接口电路中的排队电路— —链式排队器。
其中首尾相接的虚线部分组成的门电路是排 当各中断源均无中断请求时，各INTRi 为高电 队器的核心，由一个非门和一个与非门构成。 平，其INTP1 '、 INTP2' 、 INTP3 '……均为高电平 中断源优先级最高的是1号中断源。当多个中 。一旦某中断源提出中断请求,就迫使比其优先级 断源提出中断请求时，排队器输出端INTPi， 低的中断源之INTPi '变为低电平，封锁其发中断 只有一个为高电平，表示该中断源排上队。 请求。
《计算机组成原理》8-输入输出系统
允许中断３
INTA &
&
&
允许中断４ &
&
&
&
1
1
1
1
INTR1
INTR2
INTR3
（ b） 串 行 优 先 链 中 断 排 队 线 路
INTR4
&
至下一级
≥1
INT
程序中断方式
2、中断的处理过程
✓ 软件排队的基本做法是：当CPU访问到 INT0
中
有中断请求时，则保留好中断断点后立
断 服
即进入软件排队程序的入口。从最高优
✓ 中断排队的实现 可以用硬件排队或软件排队两种方法来实现
➢ 硬件排队方式 硬件排队的基本特点是，优先级别高的中断源提出中 断请求后，就自动封锁优先级别较低的中断源的中断请求
➢ 软件排队方式 软件排队是通过编写查询程序实现的。
程序中断方式
2、中断的处理过程
➢ 硬排队方式 I N T R0
INTR1 1
程序直接控制方式
2、条件传送方式
✓ 通过程序查询接口中的状态来控制数据传送的方式，也被称为程序查询 方式。
✓ 程序查询方式中，在执行一次有效的数据传送操作之前，必须对外部设 备的状态进行查询，如果外部设备准备就绪，才能执行数据传送操作。
程序直接控制方式
2、条件传送方式
检查状态标记
N 准备就绪？ Y 执行数据传送
I/O接口
1、接口的概念
✓ 介于主机与外部设备之间的一种缓冲电路称为I/O接口电路，简称I/O接口
（Interface）
✓ 对于主机，I/O接口提供了外部设备的工作状态及数据；对于外部设备，I/O
西安交大计算机组成原理—习题解答(第八章)
.
Q D C1 +5V
。. .
。
&
。 Q R。
.。
Q D C2 Q R
.
Q D C3
. .
1 。
。
。 Q R。
.
Q D C4
. .
。 Q R。
。
&
CLR
。 S D
Q C5
。
Q
.
10MH 脉冲源
.
Copyright ©2012 Computer Organization Group. All rights reserved.
第八章 8.5 ⑵ 解 时序产生器
⑵ 时序产生器逻辑图如下： 节拍译码逻辑如下： T1=C1·/C2 T2=C2 T3=/C1
+5V T3 & T1 & T2 &
Q D C1
. 。.
。
&
。 Q R。
. . 。
Q D C2 Q R
. .
1 。
。
Q D C3
。 Q R。
。
&
CLR
。 S D
Q C4
。
Q
Copyright ©2012 Computer Organization Group. All rights reserved.
第八章 8.2
8.2请分别分析用硬布线和门阵列两种组合逻辑控制单 元设计技术设计控制器的特点。 解：这两种技术采用的设计方法一样，均为组合逻辑 设计技术，但实现方法不一样。硬布线控制单元基于 传统的逻辑门电路组合逻辑设计方法来构建控制单元 ，门阵列控制器则采用集成度更高、性能更好的门阵 列芯片，利用硬件描述语言等工具编程完成逻辑设计 、通过烧制实现门阵列芯片内部的电路制作。
计算机组成原理复习要点
第三章 运算方法和运算器件
• 定点加、减运算及其溢出判断方法，其中减法运算是通过补码加法运 算实现的，其中根据[x]补求[-x]补。什么时候将会发生溢出？P6162,三种溢出判断方法。在计算机中，所表示的数会发生溢出，其根本 原因是计算机的字长有限。
• 定点原码乘法采用数值位用绝对值相乘，符号位单独处理；补码乘法 采用Booth算法；定点原码加减交替除法 ：仅当最后一步余数为负时， 做恢复余数的操作
第二组：
4000H~7FFFH
第三组：
8000H~BFFFH
第四章：
C000H~FFFFH
第五章 指令系统
• 指令的格式是指指令用二进制表示的形式，通常由指令码和操作数的 地址码两部分组成，操作数有一地址、二地址和多地址之分；指令码 有定长与不定长之分；指令系统是表征一台计算机性能的重要因素， 它的格式和功能不仅直接影响到机器的硬件结构而且也影响到系统软 件。
复习要点
第一章 计算机系统概论
计算机系统
硬件系统
软件系统
外围设备 主机
系统软件
应用软件
外输输 C 内 存入出 P 存 储设设 U 器备备
寄运 控 高
存算 制 速
器器 器 缓
包
存
含
( )
操 作 系 统
语数
言据
处 理 程
… …
库 管 理
序系
统
数自 据动 处控 理制 程程 序序
企科
业学
管… 计 理… 算
• 流水线的概念，流水CPU是一种非常经济而实用的时 间并行技术，影响流水线性能的因素：访存冲突（即 资源相关）和相关（数据相关、控制相关）问题
第八章 系统总线
• 系统总线的结构有单总线和多总线之分，功能有数据 线、地址线和控制线之分，其中地址线（控制线）的 功能：提供主存、I / O接口设备的地址（控制信号、 响应信号）。计算机系统中，根据应用条件和硬件资 源不同，数据传输方式可采用串行微指令的编码。注意PC+1在不同机器中的含义， 如8位字长、16位指令和16位字长、16位指令
唐朔飞《计算机组成原理》复习笔记(CPU的结构和功能)【圣才出品】
第8章CPU的结构和功能8.1复习笔记一、CPU的结构1．CPU的含义CPU实质包括运算器和控制器两大部分。
CPU必须具有控制程序的顺序执行（称指令控制）、产生完成每条指令所需的控制命令（称操作控制）、对各种操作加以时间上的控制（称时间控制）、对数据进行算术运算和逻辑运算（数据加工）以及处理中断等功能。
2．CPU结构框图CPU的内部结构如图8-1所示。
图8-1CPU内部结构图3．CPU的寄存器CPU中的寄存器大致可分两类：一类属于用户可见寄存器，用户可对这类寄存器编程，以及通过优化使CPU因使用这类寄存器而减少对主存的访问次数；另一类属于控制和状态寄存器，用户不可对这类寄存器编程，它们被控制部件使用，以控制CPU的操作，也可被带有特权的操作系统程序使用，从而控制程序的执行。
（1）用户可见寄存器①通用寄存器通用寄存器可由程序设计者指定许多功能，可用于存放操作数，也可作为满足某种寻址方式所需的寄存器。
②数据寄存器③地址寄存器④条件码寄存器（2）控制和状态寄存器①MAR：存储器地址寄存器，用于存放将被访问的存储单元的地址。
②MDR：存储器数据寄存器，用于存放欲存入存储器中的数据或最近从存储器中读出的数据。
③PC：程序计数器，存放现行指令的地址，通常具有计数功能。
④IR：指令寄存器，存放当前欲执行的指令。
4．控制单元控制单元（CU）是提供完成计算机全部指令操作的微操作命令序列部件。
二、指令周期1．指令周期的基本概念CPU每取出并执行一条指令所需的全部时间称为指令周期，即CPU完成一条指令的时间。
一个完整的指令周期应包括取指、间址、执行和中断4个子周期。
间址周期和中断周期不一定包含在每个指令周期内。
这4个周期又可称为CPU的工作周期，为了区别它们，在CPU内可设置4个标志触发器，如图8-2所示。
图8-2CPU工作周期的标志图8-2所示的FE、IND、EX和INT分别对应取指、间址、执行和中断4个周期，并以“1”状态表示有效，它们分别由1→FE、1→IND、1→EX和1→INT这4个信号控制。
计算机组成原理第八章课后部分答案
8.1 CPU有哪些功能？画出其结构框图并简要说明每个部件的作用。
解：CPU的主要功能是执行存放在主存储器中的程序即机器指令.CPU是由ALU：实现算逻运算寄存器：存放操作数CU：发出各种操作命令序列的控制部件中断系统：处理异常情况和特殊请求8.2 什么是指令周期？指令周期是否有一个固定值？为什么？解：指令周期：指取出并执行完一条指令所需的时间。
由于计算机中各种指令执行所需的时间差异很大，因此为了提高CPU运行效率，即使在同步控制的机器中，不同指令的指令周期长度都是不一致的，也就是说指令周期对于不同的指令来说不是一个固定值。
8.3 画出指令周期的流程图，分别说明图中每个子周期的作用。
解：指令周期流程图取指周期：取指令间址周期：取有效地址执行周期：取操作数（当指令为访存指令时）中断周期：保存程序断点8.4 设CPU内有这些部件：PC、IR、SP、AC、MAR、MDR、CU。
（1）画出完成简洁寻址的取数指令“LDA@X”（将主存某地址单元的内容取至AC中）的数据流（从取指令开始）。
（2）画出中断周期的数据流。
解：CPU中的数据通路结构方式有直接连线、单总线、双总线、三总线等形式，目前大多采用总线结构，直接连线方式仅适用于结构特别简单的机器中。
下面采用单总线形式连接各部件，框图如下：（1）LDA@X指令周期数据流程图：（2）中断周期流程图如下：8.7 什么叫系统的并行性？粗粒度并行和细粒度并行有什么区别？解：并行性：包含同时性和并发性。
同时性指两个或两个以上的事件在同一时刻发生，并发性指两个或多个事件在同一时间段发生。
即在同一时刻或同一时间段内完成两个或两个以上性质相同或性质不同的功能，只要在时间上存在相互重叠，就存在并行性。
粗粒度并行是指多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般算法实现。
细粒度并行是指在处理机的指令级和操作级的并行性。
8.8 什么是指令流水？画出指令二级流水和四级流水的示意图，它们中哪一个更能提高处理器速度，为什么？解：指令流水：指将一条指令的执行过程分为n个操作时间大致相等的阶段，每个阶段由一个独立的功能部件来完成，这样n个部件可以同时执行n条指令的不同阶段，从而大大提高CPU的吞吐率。
唐硕飞计算机组成原理第八章
第八章CPU 的结构和功能8.1 CPU 的结构8.2 指令周期8.3 指令流水8.4 中断系统8.1 CPU 的结构一、CPU 的功能取指令分析指令执行指令，发出各种操作命令控制程序输入及结果的输出总线管理处理异常情况和特殊请求1. 控制器的功能2. 运算器的功能实现算术运算和逻辑运算指令控制操作控制时间控制数据加工处理中断二、CPU 结构框图PC IR指令控制操作控制时间控制数据加工处理中断ALU 寄存器中断系统1. CPU 与系统总线CU 时序电路寄存器ALU中断系统CUCPU控制总线数据总线地址总线8.12. CPU 的内部结构算术和布尔逻辑取反移位状态标志内部数据总线C P U 寄存器CU 中断系统ALU 控制信号…8.11. 用户可见寄存器(1) 通用寄存器三、CPU 的寄存器存放操作数可作某种寻址方式所需的专用寄存器(2) 数据寄存器存放操作数（满足各种数据类型）两个寄存器拼接存放双倍字长数据(3) 地址寄存器存放地址，其位数应满足最大的地址范围用于特殊的寻址方式段基值栈指针(4) 条件码寄存器存放条件码，可作程序分支的依据如正、负、零、溢出、进位等8.12. 控制和状态寄存器(1) 控制寄存器PC控制CPU 操作(2) 状态寄存器状态寄存器其中MAR MDR IR用户不可见存放条件码PSW 寄存器存放程序状态字PC用户可见3. 举例Z8000 8086 MC 68000MARMMDRIR8.1四、控制单元CU 和中断系统1. CU 产生全部指令的微操作命令序列组合逻辑设计微程序设计硬连线逻辑存储逻辑2. 中断系统参见第四篇五、ALU参见8.4参见第六章8.18.2 指令周期一、指令周期的基本概念1 . 指令周期取出并执行一条指令所需的全部时间完成一条指令执行取指、分析取指阶段取指周期执行阶段执行周期（取指、分析）（执行指令）指令周期取指周期执行周期2. 每条指令的指令周期不同取指周期指令周期取指周期执行阶段指令周期取指周期执行周期指令周期NOPADD mem MUL mem8.23. 具有间接寻址的指令周期4. 带有中断周期的指令周期取指周期间址周期指令周期执行周期取指周期间址周期指令周期执行周期中断周期8.25. 指令周期流程取指周期执行周期有间址吗？有中断吗？间址周期中断周期是是否否8.26. CPU 工作周期的标志CPU 访存有4 种性质取指令取地址取操作数存程序断点取指周期间址周期执行周期中断周期FEDINDDINTDCLK1FE1IND 1EX 1INTEXDCPU 的4个工作周期8.21. 取指周期数据流二、指令周期的数据流MDRCUMARPC存储器CPU 地址总线数据总线控制总线IR+18.22. 间址周期数据流CUMARCPU地址总线数据总线控制总线PCIR存储器MDR8.23. 执行周期数据流4 . 中断周期数据流不同指令的执行周期数据流不同MDRCUMARCPU 地址总线数据总线控制总线PC存储器8.28.3 指令流水一、如何提高机器速度1. 提高访存速度2. 提高I/O 和主机之间的传送速度•提高整机处理能力高速芯片Cache多体并行多总线DMAI/O 处理机通道高速器件改进系统结构，开发系统的并行性中断3. 提高运算器速度高速芯片改进算法快速进位链二、系统的并行性时间上互相重叠2. 并行性的等级指令级（指令之间）过程级（程序、进程）两个或两个以上事件在同一时刻发生两个或两个以上事件在同一时间段发生并行1. 并行的概念粗粒度软件实现细粒度硬件实现并发同时8.3取指令3执行指令3三、指令流水原理2. 指令的二级流水1. 指令的串行执行取指令取指令部件完成总有一个部件空闲指令预取若取指和执行阶段时间上完全重叠指令周期减半速度提高1 倍…执行指令执行指令部件完成取指令1执行指令1取指令2执行指令2取指令3执行指令3取指令2执行指令2取指令1执行指令18.3必须等上条指令执行结束，才能确定下条指令的地址造成时间损失3. 影响指令流水效率加倍的因素(1) 执行时间> 取指时间(2) 条件转移指令对指令流水的影响解决办法？取指令部件指令部件缓冲区执行指令部件猜测法8.34. 指令的六级流水六级流水14个时间单位串行执行 6 ×9 ＝54 时间单位完成一条指令 6 个时间单位CO FO EI WO DI FICOFOEIWODIFICO FO EI WODI FI CO FOEI WODIFICO FO EI WO DI FI CO FOEI WO DI FICO FO EI WODI FICO FO EI WO DI FICO FOEIWO DI FI指令1指令2指令3指令4指令5指令6指令7指令8指令91 2 3 4 5 6 7 8 9 10 11 12 13 14t8.3指令1 与指令4 冲突指令2 与指令5 冲突指令1、指令3、指令6 冲突……CO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FICO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FICO FO EI WODI FICO FO EI WODI FI指令1指令2指令3指令4指令5指令6指令7指令8指令91 2 3 4 5 6 7 8 9 10 11 12 13 14t三、影响指令流水性能的因素1. 访存冲突解决办法• 指令存储器和数据存储器分开• 指令预取技术（适用于访存周期短的情况）8.32. 相关问题程序的相近指令之间出现某种关联使指令流水出现停顿影响流水线效率(1) 控制相关8.3WOEIFOCODIWO EI FO DI FIFIDI FICO FI FO CO DI FI WOEI FO CO DI FI DIFO EIWO EI FO CO FIDI CO WODIFICOFI指令1指令2指令3指令4指令5指令6指令7指令15指令161 2 3 4 5 6 7 8 9 10 11 12 13 14转移损失t设指令3 是转移指令BNE 指令必须等CPX 指令的结果才能判断出是转移还是顺序执行LDA # 0LDX # 0INX CPX #N BNE M DIV # N STA ANSADD X, DM(2) 数据相关几条相近的指令间，共用同一存储单元或同一寄存器时，会出现数据相关ADD R1，R2如：SUB R1，R3采用旁路技术解决办法寄存器组锁存器锁存器ALU8.3四、流水线的多发技术1. 超标量技术每个时钟周期内可并发多条独立指令不能调整指令的执行顺序配置多个功能部件通过编译优化技术，把可并行执行的指令搭配起来IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t 8.32. 超流水技术在一个时钟周期内再分段（3 段）不能调整指令的执行顺序在一个时钟周期内一个功能部件使用多次（3 次）靠编译程序解决优化问题流水线速度是原来速度的3 倍IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t 8.33. 超长指令字采用多个处理部件具有多个操作码字段的超长指令字（可达几百位） 由编译程序挖掘出指令间潜在的并行性，将多条能并行操作的指令组合成一条IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t8.3五、流水线结构1. 指令流水线结构完成一条指令分7 段，每段需一个时钟周期若流水线不出现断流 1 个时钟周期出 1 结果不采用流水技术7 个时钟周期出 1 结果理想情况下，7 级流水的速度是不采用流水技术的7 倍地址形成部件指令译码部件取操作数部件取指令部件操作执行部件回写结果部件修改指令指针部件锁存锁存锁存锁存锁存锁存8.32. 运算流水线完成浮点加减运算可分对阶、尾数求和、规格化三段分段原则每段操作时间尽量一致锁存器对阶功能部件第一段尾数加部件锁存器第二段规格化部件锁存器第三段8.38.4 中断系统一、概述1. 引起中断的各种因素(1) 人为设置的中断(2) 程序性事故如转管指令溢出、操作码不能识别、除法非法(5) 外部事件(4) I/O 设备(3) 硬件故障用键盘中断现行程序转管指令………管理程序2. 中断系统需解决的问题(1) 各中断源如何向CPU 提出请求？(2) 各中断源同时提出请求怎么办？(5) 如何寻找入口地址？(4) 如何保护现场？(3) CPU 什么条件、什么时间、以什么方式响应中断？(6) 如何恢复现场，如何返回？(7) 处理中断的过程中又出现新的中断怎么办？硬件＋软件8.4二、中断请求标记和中断判优逻辑1. 中断请求标记INTR一个请求源一个INTR 中断请求标记触发器多个INTR组成中断请求标记寄存器INTR 分散在各个中断源的接口电路中INTR 集中在CPU 的中断系统内12345n 掉电过热阶上溢内存读写校验错非法除法键盘打印机8.42. 中断判优逻辑①分散在各个中断源的接口电路中链式排队器②集中在CPU内(1) 硬件实现（排队器）1 11&1&1&参见第五章INTR1INTR2INTR3INTR4INTR1、INTR2 、INTR3 、INTR4优先级按降序排列INTP1INTP2INTP3INTP48.4A 、B 、C 优先级按降序排列(2) 软件实现（程序查询）否……是否A 请求？是否B 请求？是否C 请求？转A 的服务程序入口地址转B 的服务程序入口地址转C 的服务程序入口地址是是是否否8.4三、中断服务程序入口地址的寻找1. 硬件向量法入口地址200入口地址300入口地址40012 H 13 H 14 H主存12 H 13 H 14 HJMP 200JMP 300JMP400主存向量地址形成部件…………中断向量排队器输出向量地址12H 、13H 、14H入口地址200、300、4008.42. 软件查询法中断识别程序（入口地址M）地址说明指令MJMP 1# SR1# D = 1 转1# 服务程序SKP DZ 2# JMP 2# SR 2# D = 0 跳2# D = 1 转2# 服务程序SKP DZ 8# JMP 8# SR 8# D = 0 跳8# D = 1 转8# 服务程序八个中断源1、2、8 按降序排列…………8.4SKP DZ 1#1# D = 0 跳（D为完成触发器）四、中断响应1. 响应中断的条件允许中断触发器EINT = 12. 响应中断的时间指令执行周期结束时刻由CPU 发查询信号CPU 中断查询INTR1DQINTR2DQINTR nDQ中断源1中断源2中断源n……至排队器8.43. 中断隐指令(1) 保护程序断点(2) 寻找服务程序入口地址(3) 硬件关中断向量地址形成部件INTSQREINTSQR PC1&≥1排队器……断点存于特定地址（0 号地址）内断点进栈INT 中断标记EINT 允许中断R –S 触发器8.4向量地址PC （硬件向量法）中断识别程序入口地址MPC （软件查询法）五、保护现场和恢复现场1. 保护现场2. 恢复现场寄存器内容断点保护现场其他服务程序恢复现场中断返回PUSH视不同请求源而定POP中断服务程序完成中断服务程序中断隐指令完成中断服务程序完成8.4IRET1. 多重中断的概念k l mk+1l+1m+1第一次中断第二次中断第三次中断程序断点k+1 , l+1 , m+1六、中断屏蔽技术8.42. 实现多重中断的条件B, CA中断请求主程序(2) 优先级别高的中断源有权中断优先级别低的中断源(1) 提前设置开中断指令A B C D中断服务程序（A 、B 、C 、D 优先级按降序排列）D8.4&3. 屏蔽技术(1) 屏蔽触发器的作用MASK = 0（未屏蔽）INTR 能被置“1”1&&&1111INTP 1INTP 2INTP 3INTP 4INTR 1INTR 2INTR 3INTR 4MASK 1MASK 2MASK 3MASK 4DQ1DINTRMASKQCPU 查询MASK i = 1 （屏蔽）INTP i = 0 （不能被排队选中）8.4(2) 屏蔽字优先级屏蔽字1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 101 1 1 1 1 1 1 1 1 1 1 1 1 1 10 01 1 1 1 1 1 1 1 1 1 1 1 1 10 0 01 1 1 1 1 1 1 1 1 1 1 1 10 0 0 01 1 1 1 1 1 1 1 1 1 1 10 0 0 0 01 1 1 1 1 1 1 1 1 1 1……0 0 0 0 0 0 0 0 0 0 0 0 0 01 10 0 0 0 0 0 0 0 0 0 0 0 0 0 011234561516……16个中断源1、2、3 ……16 按降序排列8.4(3) 屏蔽技术可改变优先等级(4) 屏蔽技术的其他作用0 0 0 01 01 1 1 1 1 1 1 1 1 10 0 0 01 1 1 1 1 1 1 1 1 1 1 1 6# 比5# 优先级高便于程序控制可以人为地屏蔽某个中断源的请求8.4(1) 断点进栈(2) 断点存入“0 ”地址中断隐指令完成中断周期命令存储器写0 MAR PC MDR(MDR) 存入存储器三次中断，三个断点都存入“0 ”地址4. 多重中断的断点保护断点MDR？如何保证断点不丢失？中断隐指令完成8.4(3) 程序断点存入“0 ”地址的断点保护××××05JMP SERVE ××××SA VE ××××RETURNSTA SA VE …0 地址内容转存其他服务内容地址内容说明SERVELDA SA VEJMP @ RETURN 存程序断点5 为向量地址…保护现场恢复现场间址返回存放ACC 内容转存0 地址内容开中断ENILDA 0STA RETURN置屏蔽字8.4。
计算机组成原理第8章PPT课件
评价鼠标性能最重要的指标是DPI(Dots Per Inch)，它
表示鼠标每移动一英寸所能检测出的点数，DPI小，用来定
位的点数就少，定位精度就低。反之，DPI大，用来定位的
点数就多，定位精度就高。通常鼠标的DPI为400或800。
评价新型光电鼠标还有一个专用的性能指标——帧速
率（也称为扫描频率或刷新频率）。它表示DSP每秒钟能够
处理的图像帧数。帧速率越高，鼠标的灵敏度越好。
按鼠标上的按键数量分，鼠标分为两键鼠标、三键鼠
标、五键鼠标和新型的多键鼠标。
鼠标与主机的接口主要有PS/2和USB两种。
9
计算机组成原理 8.9
19.08.2020
哈尔滨工业大学 李东 教授
第8章 计算机外部设备
8. 1 输入设备
8. 2 输出设备
8. 2.1 阴极射线管(Cathode Ray Tube, CRT)显示器
第8章 计算机外部设备
8. 1 输入设备
8. 1.1 键盘
8. 1.2 鼠标
8. 2 输出设备
8. 2.1 阴极射线管显示器
8. 2.2 平板显示器
8. 2.3 打印机
8. 3 辅存设备
8. 3.1 硬盘
8. 3.2 光盘
1
计算机组成原理 8.1
19.08.2020
哈尔滨工业大学 李东 教授
整体概述
非编码键盘的结构简单，并且通过软件能为某些键的功 能进行重定义。目前，绝大多数键盘是非编码键盘。
为了更好地利用击键状态来表达用户的意愿，每个键的 扫描码又分为接通扫描码（简称通码）和断开扫描码（简称 断码）。当键被按下时，发送通码；松开时，发送断码。主 流微机键盘PS/2的通码为1字节，断码为2字节。断码的第一 个字节是F0H，第二个字节是该键的通码。
计算机组成原理第八章第5讲通道方式
8.5通道方式
多路通道
• 是一种简单的共享通道，在时间分割的基础上，服务于 多台低速和中速面向字符的外围设备。
8.5通道方式
数组多路通道
• 当某设备进行数据传送时，通道只为该设备服务； 当设备在执行寻址等控制性动作时，通道暂时断开 与这个设备的连接，挂起该设备的通道程序，去为 其他设备服务，即执行其他设备的通道程序。所以 数组多路通道很像一个多道程序的处理器。
本章小结
DMA技术的出现，使得外围设备可以通过DMA控 制器直接访问内存，与此同时，CPU可以继续程 序。DMA方式采用以下三种方法：①停止CPU访 内；②周期挪用；③DMA与CPU交替访内。DMA 控制器按其组成结构，分为选择型和多路型两类。
通道是一个特殊功能的处理器。它有自己的指令 和程序专门负责数据输入输出的传输控制，从而 使CPU将“传输控制”的功能下放给通道，CPU 只负责“数据处理”功能。这样，通道与CPU分 时使用内存，实现了CPU内部的数据处理与I/O设 备的平行工作。通道有两种类型：①选择通道； ②多路通道。
通道方式
8.5通道方式
通道的种类 选择通道
• 选择通道每次只能从所连接的设备中选择一台I／O 设备的通道程序，此刻该通道程序独占了整个通道。 连接在选择通道上的若干设备，只能依次使用通道 与主存传送数据
• 数据传送以成组（数据块）方式进行，每次传送一 个数据块，因此，传送速率很高。选择通道多适合 于快速设备（磁盘），这些设备相邻字之间的传送 空闲时间极短。
程序查询方式是CPU管理I/O设备的最简单方式， CPU定期执行设备服务程序，主动来了解设备的 工作状态。这种方式浪费CPU的宝贵资源。
本章小结
程序中断方式是各类计算机中广泛使用的一种数 据交换方式。当某一外设的数据准备就绪后，它 “主动”向CPU发出请求信号。CPU响应中断请 求后，暂停运行主程序，自动转移到该设备的中 断服务子程序，为该设备进行服务，结束时返回 主程序。中断处理过程可以嵌套进行，优先级高 的设备可以中断优先级低的中断服务程序。
计算机组成原理 第8章
计算机组成原理
8.1 主机与外设的连接 2. 程序中断方式 外设在作好输入/输出准备时，向主机 发中断请求，主机接到请求后就暂时中止原 来执行的程序，转去执行中断服务程序对外 部请求进行处理，在中断处理完毕后返回原 来的程序继续执行。 程序中断不仅允许主机和外设同时并 行工作，并且允许一台主机管理多台外设。 但是完成一次程序中断需要许多辅助操作， 可能使CPU应接不暇；对于一些高速外设， 可能会造成信息丢失，因此，它主要适用于 中、低速外设。
计算机组成原理
2. 接口的基本组成
8.1 主机与外设的连接
接口中要分别传送数据信息、控制信 息和状态信息，数据信息、控制信息和状态 信息都通过数据总线来传送。大多数计算机 都把I/O设备的状态信息视为输入数据，而 把控制信息看成输出数据，并在接口中分设 各自相应的寄存器，赋以不同的端口地址， 各种信息分时地使用数据总线传送到各自的 寄存器中。
计算机组成原理
8.1 主机与外设的连接
通常，一个接口中包含有数据端口、 控制端口和状态端口。存放数据信息的寄 存器称为数据端口，存放控制命令的端口 称为命令端口，存放状态信息的寄存器称 为状态端口。CPU通过输入指令可以从有 关端口中读出信息，通过输出指令可以把 信息写入有关端口。对状态端口只进行输 入操作，将设备状态标志送到CPU 中去； 对命令端口只进行输出操作，CPU将向外 设发送各种控制命令。因此，在有的接口 电路中状态信息和控制信息共用一个寄存 器，称之为设备的控制状态寄存器。
计算机组成原理
2.独立编址方式的端口访问 Intel 80x86最多可直接寻址256个字节 端口，可间接寻址65536 个字节端口。 任意两个连续的8位端口可作为16位 端口处理；四个连续的8位端口可作为32位 端口处理。因此，I/O地址空间最多能提供 64K个8位端口、32K个16位端口、16K个 32位端口或总容量不超过64KB的不同端口 的组合。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2020年10月3日
7
根据系统配置的不同，多级中断还可以分为一维 多级中断和二维多级中断。
2020年10月3日
8
8.3 DMA方式 8.3.1 DMA(直接内存访问)的基本概念
DMA是一种完全由硬件执行I/O交换的工作方式。 CPU与外设交换信息时，DMA控制器完全接管CPU对总 线的控制权，数据交换不经过CPU，而直接在内存和 I/O设备之间进行。
D.DMA
11.DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种
情况称为( )。
பைடு நூலகம்
2020年10月3日
17
A.停止CPU访问主存
5.在DMA传送期间，总线控制权通常由( )。
A.CPU掌握
B.DMA控制器掌握
C.主存掌握
D.外部设备掌握
6.下列选项中，( )不是发生中断请求的条件。
A.一条指令执行结束
B.一次I/O操作结束
C.机器内部发生故障
D.一次DMA操作结束
2020年10月3日
16
7.下列说法正确的是( )。
A.程序中断过程是由硬件和中断服务程序共同完成的
计算机组成原理
第八章 CPU与外界交换信息的方式
2020年10月3日
1
8.1 程序查询方式 8.1.1 设备编址 1.统一编址。I/O设备中的控制寄存器、数据寄存器 等设备，与内存单元联合一起编址。 2.单独编址。内存单元和I/O设备分开编址，访存和 访问I/O设备时，各自使用具有不同OP的指令。 8.1.2 程序查询方式的接口
2020年10月3日
14
①数组多路通道。 ②字节多路通道。
2020年10月3日
15
第八章练习题
一.选择
1.按不同的数据传送格式，可将外围接口划分为两类，即( )。
A.中断接口与DMA接口
B.直接传送接口与查询接口
C.同步接口与异步接口 D.并行接口与串行接口
2.在DMA方式中，“批量传送结束”的监测由下列选项中的( )负责。
A.CPU B.DMA接口或DMA控制器
C.总线控制器
D.主存缓冲区
3.CPU响应DMA请求一般是在( )。
A.一段程序结束时
B.一条指令结束时
C.一个总线周期结束时 D.一个时钟周期结束时
4.在读磁盘过程中，磁盘适配器向主机发出DMA请求是在( )。
A.启动磁盘时
B.寻道完成时
C.扇区缓冲器满时
D.扇区缓冲器空时
DMA的基本操作过程： (1)从外设发出DMA请求。 (2)CPU响应请求，把CPU工作改成DMA操作方式，DMA 控制器从CPU接管总线控制。 (3)由DMA控制器对内存寻址。 (4)向CPU报告DMA操作的结束。
2020年10月3日
9
8.3.2 DMA传送方式 1.停止CPU访内
2.周期挪用
2020年10月3日
2020年10月3日
2
2020年10月3日
3
如图8.1所示，程序查询方式的接口电路包括： 设备选择电路、数据缓冲寄存器、设备状态标志。 1.设备选择电路。判断AB线上呼叫的设备是不是本设 备，是设备地址的译码器。 2.数据缓冲寄存器。存放来自于外设或CPU的数据， 在外设与CPU之间双向交换信息。 3.设备状态标志。位于接口中的一种标志触发器，反 映各种设备当前工作状态。
2020年10月3日
12
的状态信息，根据要求将这些状态信息送到存储器的 指定单元，供CPU使用。 ⑤将外设的中断请求和通道本身的中断请求，按次序 及时报告CPU。 2.CPU对通道的管理
简单地说，CPU通过执行I/O指令，以及处理来自 通道的中断，实现对通道的管理。来自通道的中断有 两种：数据传送结束中断和故障中断。 3.通道对设备控制器的管理 ①从通道接受通道指令，控制外设完成所要求的操作。
10
3.DMA与CPU交替访内
2020年10月3日
11
8.4 通道方式 8.4.1 通道的概念 1.通道的功能
通道是一种具有特殊功能的处理器。 ①接受CPU的I/O指令，按照指令的要求与指定的外设 进行通信。 ②从存储器中选取属于该通道程序的通道指令，经译 码后向I/O控制器模块发送各种命令。 ③组织外设和存储器之间进行数据传送，并根据需要 提供缓存空间，以及提供数据存入存储器的地址和传 送的数据量。 ④从外设得到设备的状态信息，形成并保存通道本身
2020年10月3日
4
8.2 程序中断方式 8.2.1 程序中断方式的概念
当某一外设的数据准备就绪后，该设备就主动向 CPU发出请求中断信号，请求CPU暂时中断目前正在执 行的程序，而进行数据交换。当CPU响应该外设的中断 请求时，便暂停主程序的运行，自动转移到该设备的 中断服务程序。当中断服务程序结束以后，CPU又回到 原来的主程序去继续运行。
2020年10月3日
5
8.2.2 单级中断 单级中断系统是中断结构中最基本的形式。
2020年10月3日
6
8.2.3 多级中断 由多个中断源构成。根据各中断事件的轻重缓急
程度的不同，分成若干中断级别。每一种中断级都分 配给一个优先权。优先权高的中断级，可以打断优先 权低的中断服务程序，以程序嵌套方式进行工作。
B.每条指令的执行过程中，每个总线周期要检查一次有无中断请求
C.检测有无DMA请求，一般安排在一条指令执行过程的末尾
D.中断服务程序的最后指令是无条件转移指令
8.中断向量地址是( )。
A.子程序入口地址
B.中断服务程序入口地址
C.中断服务程序入口地址的地址 D.子程序入口地址的地址
9.设置中断排队判优逻辑的目的是( )。
A.产生中断源编码
B.使同时提出的请求中的优先级别最高者得到及时响应
C.使CPU能方便地转入中断服务子程序
D.提高中断响应速度
10.DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，
CPU再恢复工作，这种情况称为( )。
A.停止CPU访问主存
B.周期挪用
C.DMA与CPU交替访问
2020年10月3日
13
②向通道反映外设的状态。 ③将各种外设的不同信号，转换成通道能够识别的标 准信号。 8.4.2 通道的类型 1.选择通道
用于对高速设备进行控制；在一段时间内，选择 通道只执行一个设备的信道程序，采用“成组”方式 传送信息，传输速率高。但是，信道利用率不高。 2.多路通道
多路通道在同一时间内能够处理多个I/O设备的 数据传输。