第六章存储器与处理器的连接
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
部分译码方式的优缺点
部分译码方式的译码简单,但地址扩展 能力有限,并且可能出现地址重叠(如 果有一些地址线没有用到)。使用不同 信号连接片选信号时,芯片的地址空间 也不同。 这种方式常常用在较小的微型计算机系统 中。
三种地址译码方式的总结
1.
CPU与存储器芯片连接时,低位地址线连 到所有芯片的地址线上,实现片内寻址; 高位地址线经过线选法或译码器译码输出 到芯片的片选,实现片间寻址。
2.
ቤተ መጻሕፍቲ ባይዱ3.
连接时注意地址是否重叠、地址是否连续
要学会按照要求设置芯片的地址空间。
2. 全地址译码方式
127 译 码 器 ⋮ 4 3 2 1 0
A19 A13 M/ IO A0 A12
CPU
00000H~01FFFH 02000H~03FFFH 04000H~05FFFH 06000H~07FFFH
AB A12 A0 CS
OE
A12 A0 CS
A12 A0 CS
A12 A0 CS
练习:用 16K4 位的存储器芯片组成一个 64K8位的 存储系统。
字和位同时扩展
D7~D4
D3~D0
16K×4bit
16K×4bit
A15
Y3
译 码 器
CS3 CS 2
16K×4bit
16K×4bit
Y2 Y1
CS1
CS 0
16K×4bit
16K×4bit
A14
Y0
16K×4bit
16K×4bit
线性选择方式的缺点
1、出现地址重叠。例子中假设CPU地址线为 16根,则每个芯片有4组地址。如为20根地 址线,则重叠更多 2、地址不连续。如果用A14或A15连接芯片 的片选则两个芯片的地址空间不连续 3、不方便扩充。想要增加系统容量时必须重 新连接地址线。
二、存储器的地址选择
2. 全地址译码方式
A0 ~ A15 R/W CS D0 …
D
一、存储器芯片的扩展
1. 位扩展法
RD WR
CPU与存储器的连接
例:把两片6264扩展成8K×16的存储器
译码器
A12~A0
A12 ~A0 OE WE 6264 8k 8 CE1 CE2 I/O0 ~I/O7
D15~D0 D15~D8
A12 ~A0 OE WE 6264 8k 8 CE1 CE2 I/O0 ~I/O7
例: 用2K*8的RAM芯片设计一个 8K*8的存储器系 统,用74LS138进行地址译码。
M/ IO A15 A14 G1 G2A G2B Y0
1# 芯片片选
2# 芯片片选 3# 芯片片选 4# 芯片片选
Y1
Y2 Y3 Y4 Y5
A13 A12 A11
C B A
Y6 Y7
结论:74LS138 输入确定后,每个输出引脚 所连接芯片的地址空间也就确定了,比如:
A13~A0
WE
扩展方法的总结
位扩展:各芯片的地址线、片选信号连接相同,
各芯片的数据线接不同的系统数据线
字扩展:各芯片的地址线、数据线连接相同,片
选信号不同(由高位地址线经过译码得到,使得
同一时刻只选中一个芯片)。
字位扩展:先进行位扩展,再把位扩展后得到的
芯片组进行字扩展
二、存储器的地址选择(字扩展时高位地址线的 连接)
CPU与存储器的连接
存储器系统容量的需求并不总是达到最大容量, 为了减少译码电路的复杂性并留有一定的可扩展空间, 常采用将芯片使用以外的部分高地址进行译码,产生 片选信号的方法。
这种方法通常使用74LS138 三八译码器芯片。 该芯片管脚图、输出真值表见下页图。
74LS138 三八译码器芯片
G1 G2A G2B
D7~D0
一、存储器芯片的扩展
2. 字扩展法
CPU与存储器的连接
当存储器芯片的存储单元数量不能满足存 储系统需要时,可将多片存储器芯片的数据线 并连起来,用它们的地址线扩展存储单元的数 量。这种扩展方法称为字扩展法。
字扩展法将低位地址线接到所有芯片,实现片 内寻址;将高位地址线通过译码或变换后 输出给各芯片的片选信号,实现片间寻址
CPU与存储器的连接
二、存储器的地址选择
1. 线性地址译码方式 如果在一个微机系统中,所要求的存储器容量较 小,而且以后也不会扩充系统的存储容量,可直接将 芯片使用的地址线以外的一位或两位高位地址线作为 片选信号,这种方法称为线性地址译码方式 。 例: 用两片 SRAM Intel6264(8K8 位)存储器芯片 组成一个16K8 位的存储系统。可以用A13与芯片的 片选信号连接。
对于组合得到的存储器系统,必须给每个芯片分配 地址,也就是要保证存储器芯片在整个内存中占据的 地址范围能够满足用户的要求。 这就需要掌握存储器地址译码的方法(字扩展) CPU与存储器连接时,将CPU的低位地址线连到存储器所 有芯片的地址线上,实现片内寻址;将高位地址线经过 译码输出给存储器芯片的片选引脚,实现片间寻址。 存储器的地址译码方式有线性选择、全译码、部分译码
CPU与存储器的连接
这是本章的重点内容 SRAM、EPROM与CPU的连接 译码方法同样适合I/O端口
存储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线
CPU与存储器的连接要通过三大总线实现。
将一个存储器芯片与 CPU 相接时,除了片选信 号需要高位地址译码之外,其余的如存储器芯片的 数据信号、读写控制信号及地址信号都直接接到系 统总线上。
74LS138 M/ IO A15 A14
G1 G2A G2B
Y0
Y1 Y2 Y3 Y4 Y5 Y6 Y7
0000~07FFH
0800~0FFFH 1000~17FFH
1800~1FFFH
2000~27FFH 2800~0FFFH 3000~37FFH 3800~3FFFH
A13 A12 A11
C B A
WE D7D0
OE
WE D7D0
OE
WE D7D0
OE
WE D7D0
D7 D0
WR
RD
DB
思考:
全译码方式有地址重叠、地址不连续的情况吗?
1、地址是唯一的,没有重叠 2、地址是连续的,便于扩充。 全译码的缺点:译码电路复杂,特别是高位地址线较多 的时候。
三、存储器的地址选择
3. 部分地址译码方式
CPU与存储器的连接
1. 位扩展法 当存储器芯片的数据位数不能满足存储系统需要 时,可将多个存储器芯片的地址线并连起来(即接相 同的输入),用它们的数据线扩展各个存储单元的数 据位。这种扩展方法称为位扩展法。 用64K×1bit的芯片扩展实现64K ×8bit存储器
⑦ 64K*1 ⑥ 64K*1 I/O ⑤ 64K*1 I/O ④ 64K*1 I/O ③ 64K*1 I/O ② 64K*1 I/O ① 64K*1 I/O 64K*1 I/O I/O ⑧
D7~D0
A12 ~A0 OE WE 6264 CS1 8k 8 CS2 I/O0 ~I/O7 D7~D0
一、存储器芯片的扩展
2. 字扩展法
CPU与存储器的连接
练习: 用16K×8的SRAM扩展成64K×8的存储器系统
字扩展
WE
二、存储器芯片的扩展
3. 组合扩展法
CPU与存储器的连接
当存储器芯片的数据位数和存储单元数量都不 能满足存储系统需要时,可先进行字扩展,再进行 位扩展,也可把顺序反过来。这种扩展方法称为组 合扩展法。
在存储器扩展时,74LS138 的连接
输出:138的输出接到芯片的片选上
输入: 1)ABC的连接:依次把高位地址线的最低三 位地址连接到ABC上。比如,芯片地址线用 了A12~A0,则A-A13,B-A14,C-A15
2)三个控制端的连接:把M/IO和剩下的地址 线进行逻辑门电路运算后分别送给三个控 制端。
但是一个存储器系统往往需要由多个芯片组合 得到系统所需的存储空间。这就需要用到下面的方 法:位扩展法、字扩展法、组合扩展法。
存储系统设计的 步骤
1、确定芯片个数=目的系统容量/提供芯片规格
2、确定扩展方法(字、位、字位)
3、芯片地址线、数据线、读写控制线的连接
4、芯片片选的连接
一、存储器芯片的扩展
74LS138
Y0
Y1 Y2 Y3 Y4 Y5 Y6 Y7
G1 G2A G2B
1
0
0
C B A
Vcc
GND
C B A 输出 0 0 0 Y0=0其余为1 0 0 1 Y1=0其余为1 0 1 0 . 0 1 1 . 1 0 0 . 1 0 1 . 1 1 0 . 1 1 1 .
用74LS 138进行部分译码举例
CPU与存储器的连接
所谓全地址译码,就是构成存储器时要使用全部 地址总线信号,即 CPU 的低位地址信号接存储芯片的 地址输入线,余下的 所有高位地址信号 用来作为译码 器的输入,从而使得存储器芯片上的每一个单元在整 个内存空间中具有唯一的一个地址。
例:一个微机系统 20 根地址线, RAM 容量为 32K 字节, 采用8K8位的RAM芯片,安排在内存空间的最低位置, 则A12~A0作为片内寻址,A19~A13译码后作为芯片寻址
例:用两片 SRAM Intel6264(8K8 位)存储器芯片 组成一个16K8 位的存储系统。
二、存储器芯片的扩展 例: 高 地址
位 地 址 RD WR A12~A0 译码器
2. 字扩展法
CPU与存储器的连接
A12 ~A0 OE WE 6264 CS1 8k 8 CS2 I/O0 ~I/O7 D7~D0