中断控制系统
MCS-51系列单片机的中断系统
大连理工大学出版社
第5章 中断
当断不断必受其乱
第5章 中断系统
5.1 概述 MCS-51系列单片机的中断系统 5.2 MCS-51系列单片机的中断系统 5.3 中断程序设计方法
第5 章
中断系统
中断控制是单片机最重要的技术之一， 实时控制及人机交互等应用都是通过中 断实现的。 本章主要介绍中断的基本概念、MCS-51 系列单片机单片机的中断机制及其简单 应用。
5.2.2中断控制 5.2.2中断控制
1.中断允许 MCS-51系列单片机中断系统通过中断允许控制 寄存器IE实现开中断和关中断的功能。 （1）IE寄存器 IE寄存器由一个中断允许总控制位和各中断源 的中断允许控制位构成，从而进行两级中断允 许控制。IE寄存器的各位定义如下：
5.2.2中断控制 IE寄存器
5.2.2中断控制 IE寄存器
EX1（IE.2）——外中断1的中断允许控 制位。中断总允许时，EX1=0，禁止外中 断1中断；EX1=1，允许外中断1中断。 ET1（IE.3）——定时器T1的中断允许控 制位。中断总允许时，EX1=0，禁止T1中 断；ET1=1，允许T1中断。
5.2.2中断控制 5.2.2中断控制 IE寄存器
5.2.1中断源和中断标志
当MCS-51系列单片机的外中断源以脉冲方式触 发时，负脉冲有效。CPU在一个机器周期采样到 INT0（或者 INT1 ）引脚上为高电平，在接下 来的一个机器周期采样到INT0（或者INT1）引 脚上是低电平，即出现了下降沿的跳变（负脉 冲）时，就认为是外中断0（或者外中断1）的 一个有效的中断请求信号。因为两次检测的间 隔时间为一个机器周期，负脉冲对应的高低电 平持续时间都应至少维持一个机器周期，从而 保证CPU能够检测到电平的跳变。
中断系统工作原理
中断系统工作原理中断系统是计算机系统中的一个重要组成部分，其工作原理是通过中断信号来打断正在执行的程序，并转而执行特定的中断处理程序。
中断信号可以由外部设备、软件请求或错误产生，例如键盘输入、鼠标点击、定时器触发等。
在计算机系统中，中断系统的工作原理可以分为以下几个步骤：1. 当一个中断事件发生时，外部设备或软件会发送一个中断请求（Interrupt Request, IRQ）信号给中断控制器。
中断控制器是硬件的一部分，负责管理各种外部设备的中断请求。
2. 中断控制器会将收到的中断请求转发给中断控制器芯片。
中断控制器芯片根据优先级会将其中断请求发给中央处理器（CPU）。
3. 当CPU接收到中断请求后，会立即保存当前的运行状态，包括程序计数器、标志寄存器和其他需要保存的寄存器的值。
4. CPU会根据中断请求的优先级，跳转到对应的中断处理程序。
中断处理程序是预先编写好的，用来处理特定中断事件的代码。
5. 在执行中断处理程序期间，中断屏蔽（Interrupt Disable）机制会被激活，用于阻止其他中断的发生。
这是为了保证中断处理程序能够在有限的时间内完成，以确保系统的响应性。
6. 中断处理程序执行完毕后，CPU会恢复之前保存的运行状态，并继续执行被中断的程序。
在整个中断系统工作过程中，中断向量表是重要的数据结构。
中断向量表记录了每个中断请求的中断处理程序的入口地址。
当CPU接收到中断请求时，会根据中断请求的编号在中断向量表中查找对应的中断处理程序的入口地址，并跳转到该地址执行。
这是操作系统中实现中断处理的一种有效机制。
总而言之，中断系统的工作原理是通过中断信号来打断正在执行的程序，并转而执行特定的中断处理程序，以实现对特定事件的响应和处理。
这个过程需要中断控制器和中断控制器芯片的协同工作，并且依靠中断向量表来指定中断处理程序的入口地址。
MCS-51单片机的中断系统
MCS-51单⽚机的中断系统单⽚机中断技术概述在任何⼀款事件驱动型的CPU⾥⾯都应该会有中断系统，因为中断就是为响应某种事件⽽存在的。
中断的灵活应⽤不仅能够实现想要的功能，⽽且合理的中断安排可以提⾼事件执⾏的效率，因此中断在单⽚机应⽤中的地位是⾮常重要的。
单⽚机中断（Interrupt）是硬件驱动事件，它使得CPU暂停当前的主程序，转⽽去执⾏⼀个中断服务⼦程序。
为了更形象地理解中断，下⾯以学⽣上⾃习时接电话为例阐述⼀下中断的概念。
单⽚机的中断系统有5个中断源、2个中断优先级，可实现两级中断服务程序嵌套。
如果单⽚机没有中断系统，单⽚机的⼤量时间可能会浪费在查询是否有服务请求发⽣的定时査询操作上。
采⽤中断技术完全消除了单⽚机在査询⽅式中的等待现象，⼤⼤地提⾼了单⽚机的⼯作效率和实时性。
单⽚机中断系统结构及中断控制中断系统结构图如图5-2所⽰。
由图5-2可见，MCS-51中断系统共有5个中断请求源：INT0——外部中断请求0，中断请求信号由INT0引脚输⼊。
定时/计数器T0计数溢出发出的中断请求。
INT1——外部中断请求1，中断请求信号由INT1引脚输⼊。
定时/计数器T1计数溢出发出的中断请求。
串⾏⼝中断请求。
中断优先级从⾼到底排列。
单⽚机如何知道有中断请求信号？是否能够响应该中断？若5个中断源请求信号同时到来，单⽚机如何响应？这些问题都可以由中断寄存器来解决。
单⽚机中断寄存器有中断标志寄存器TCON和SCON、中断使能寄存器IE和中断优先级寄存器IP，这些寄存器均为8位。
中断标志寄存器5个中断请求源的中断请求标志分别由TCON和SCON的相应位锁存，单⽚机通过这些中断标志位的状态便能知道具体是哪个中断源正在申请中断。
TCON寄存器TCON寄存器为定时/计数器的控制寄存器，字节地址为88H，可位寻址。
特殊功能寄存器TCON的格式如图5-3所⽰。
TCON各标志位功能如下。
TF1——定时/计数器T1的溢出中断请求标志位。
第5章-MCS-51单片机中断系统-PPT
5、2、2 MCS-51单片机得中断源
IT1=1,外中断1为下降沿触发 采样:CPU在每一个机器周期得S5P2期间 对P3、3引脚采样,若上一个机器周期检测为 高电平,紧挨着得下一个机器周期为低电平,则 使IE1置1。 IT0:外中断0触发方式控制位。
CPU主要就是通过标志寄存器、控制 寄存器、优先级寄存器对中断源进行管
5、2、2 MCS-51单片机得中断源
(1)与中断标志相关得SFR
主要有:定时器/计数器T0、T1控制寄 存器TCON
串行口控制寄存器SCON 定时器/计数器2控制寄存器T2CON(第 6章介绍) (2)中断控制寄存器:TCON、IE (3)中断优先级寄存器:IP
DMA释放总线:当一批数据传送后, DMA控制器再向CPU发出“结束总线请 求”,CPU响应请求,收回总线使用权。
DMA方式速度高、效率高,可以与CPU 并行工作。
5、1、2 中断得相关概念
1、中断得概念
CPU在正常运行得时候, 外部或者内部发生了请求 CPU迅速去处理得事件,CPU 暂时中断当前得程序,去处理 所发生得事件,处理完事件后, 再返回到原来被中断得程序 继续运行。此过程称为中断。
图5-3 定时器得控制寄存器
TCON可位寻址。复位后TCON=00H。 TF1(TCON、7):T1溢出标志位
当T1计满溢出时,由内部硬件置位; 中断响应后自动清 0。
5、2、2 MCS-51单片机得中断源
TF0:T0溢出标志位 功能同TF1。
IT1:外中断1触发方式设置位 IT1=0,外中断1为低电平触发
5、1、1 微机得输入/输出方式
中断控制
TF0/TF1：定时器溢出中断申请标志位（由硬件自动置位）。 =0：定时器未溢出； =1：定时器溢出（由全“1”变成全“0”）时由硬件自动置 位，申请中断，中断被CPU响应后由硬件自动清零。
TR0/TR1：定时器运行启停控制位（可由用户通过软件设置 ）。
二.51单片机的中断系统
8051单片机提供了5个中断源，2个中断优先级控制，可实 现2个中断服务嵌套。可通过程序设置中断的允许或屏蔽，设 置中断的优先级。 1．8051的中断源 8051允许5个中断源： （1）外部中断源（中断标志为IE0和IE1 ） 由 INT0 （ P3.2 ）端口线引入，低电平或下降沿引起。 由 INT1 （ P3.3 ）端口线引入，低电平或下降沿引起。 （2）定时器/计数器中断源 （中断标志为TF0、TF1和TI/RI ） T0：定时/计数器0中断，由T0回零溢出引起。 T1：定时/计数器1中断，由T1回零溢出引起。 （3）串口中断源 （中断标志为TI/RI ） TI/RI：串行I/O中断，完成一帧字符发送/接收引起。
void ISR_Key(void) interrupt 0 using 1 { LED = ~ LED; //K1按下触发一次，P0.0取反一次 }
④ 若正在执行RETI，或正在访问IE或IP寄存器,则必须执行完 当前指令的下一条指令。后方能响应中断。
（2）中断响应的过程
中断过程包括中断请求、中断响应、中断服务、中断返 回四个阶段。 中断请求：中断源将相应请求中断的标志位置 “1”，表示发出 请求，并由CPU 查询。 中断响应：在中断允许条件下相应中断。断点入栈→撤除中断 标志→关闭低同级中断允许→中断入口地址送PC。 这些工作 都是由硬件自动完成的。 中断服务：根据入口地址转中断服务程序，包含保护现场、执 行中断主体、恢复现场。 中断返回：执行中断返回RETI指令→断点出栈→开放中断允许 →返回原程序。
第八章中断系统第九章DMA控制器
为CPU专用；一部分是由磁盘操作系统DOS保留为 系统使用，用户可以使用200个左右中断。
§8.5 IBM PC/XT的中断方式
第九章 DMA控制器
DMA：direct memory access
直接存储器访问技术，适合高速的数据交换
2. 硬件优先权排队电路
(1)中断优先权编码电路
若有8个中断源，当任意一个有中断请求时，通过或门， 即可有一个中断请求信号产生，能否送至CPU的中断请 求线，还要受比较器的控制。
(2)雏菊花环(Daisy Chain)式或称为链式优先权排队电 路
§8.3 中断优先权及多重中断
中断响应(来自CPU)
§8.3 中断优先权及多重中断
8.3.1 中断优先权
(2)移位法 XOR AL,AL IN AL,[20H] RCL AL, 1 JC PWF RCL AL, 1 JC DISS ……
;输入中断请求触发器的状态 ;外设A中断服务程序 ;外设B中断服务程序
§8.3 中断优先权及多重中断
8.3.1 中断优先权
§8.4 8086/8088的中断方式
3.中断向量表 o 每一种中断类型对应一个中断向量； o 每个中断向量占4个字节，前两个字节存放中断处 理子程序入口地址的偏移量（IP），后两个字节存放 中断处理子程序入口地址的段地址（CS）； o 256个中断中：0-4为专用中断，5-31为系统保留 （21个），32以上共224个为用户自定义中断。
内部中断
INT n指令—类型为n的中断指令
软件中断 INT 3指令—断点中断指令 INT0指令—溢出中断指令
IRET指令—中断返回
第五章 中断系统
四、中断系统的功能 一般来说，一个中断系统具有以下功能： (一)实现中断及返回 当某中断源发出中断请求后，CPU应决定是否响应这个中断请求，如当前正 在执行更重要的工作可暂时不响应中断，若响应这个中断请求，CPU在当前指令 执行完后，就要保护断点地址和现场(即下条指令地址和相关寄存器内容)，以便 执行完中断服务程序后能正确返回原处执行，然后转到需要处理的中断服务程序 的人口地址，去执行中断服务程序，当中断服务程序执行完毕再恢复现场和断点 ，去继续执行主程序。 (二)实现优先级排队 当计算机带有多个中断源时，可能会出现两个或两个以上中断源同时向CPU提 出中断请求的情况。这时CPU应能够根据事先确定的中断源的优先级别来先响应 高优先级的中断 并为它服务，然后再响应较低优先级的中断请求。 (三)实现中断嵌套 当CPU正在响应某一中断源的中断请求时，又有新的中断源发出请求，如果 新的请求的优先级别高于正在执行的中断源的优先级，则CPU暂停现行的服务程 序，转去执行更高级别的中断源的服务程序，执行完毕后再回到被中断的较低中 断源的服务程序继续执行，即实现了中断嵌套。若新的中断源的优先级别低于或 是等于正执行的中断源，则CPU不响应这个请求，直到正在处理的中断服务程序 执行完毕后，才去处理新的中断请求。
三、中断的分类 按中断产生的位置，中断可分为： (1)外部中断，或称外部硬件实时中断，它是由外部送到CPU的某一特定引脚 上产生的。 (2)内部中断，或称软件指令中断，是为了处理程序运行过程中发生的一些意 外情况或调试程序方便而提供的中断。 按接受中断的方式，中断可分为： (1)可屏蔽中断，可以通过指令使CPU根据具体情况决定是否接受中断请求。 (2)非屏蔽中断，只要中断源提出请求，CPU就必须响应，主要用于一些紧急 情况的处理，如掉电等。 以上从不同的角度对中断进行了分类，对于某一种类型的计算机可能只具备 其中的某几种方式，例如MCS—51就不具备非屏蔽中断方式。
实验报告四中断系统实验
实验报告四中断系统实验实验报告四：中断系统实验一、实验目的本次中断系统实验的主要目的是深入理解计算机中断系统的工作原理和机制，掌握中断的处理过程，以及学会如何在实际编程中有效地运用中断来提高系统的性能和响应能力。
二、实验原理中断是指计算机在执行程序的过程中，当出现某种随机事件或异常情况时，暂停现行程序的执行，转而执行相应的中断处理程序，处理完后再返回原程序继续执行的过程。
中断系统主要由中断源、中断控制器和中断处理程序组成。
中断源可以是外部设备（如键盘、鼠标、打印机等）发送的信号，也可以是内部事件（如定时器溢出、算术运算错误等）产生的条件。
中断控制器负责对多个中断源进行优先级管理和分配，确定哪个中断请求能够被响应。
中断处理程序则是用于处理具体中断事件的一段代码。
在中断处理过程中，计算机需要保存当前程序的上下文（包括程序计数器、寄存器等），以便在中断处理完成后能够正确地恢复原程序的执行。
同时，中断处理程序需要尽快完成处理任务，以减少对系统性能的影响。
三、实验设备与环境本次实验使用的设备包括一台计算机、开发板以及相应的编程软件。
开发板上集成了中断控制器和相关的外部设备接口，以便进行中断实验的操作和观察。
编程软件采用了常见的集成开发环境（IDE），如 Keil、IAR 等，用于编写和调试中断处理程序。
四、实验步骤1、硬件连接首先，将开发板与计算机通过数据线连接，并确保连接稳定。
然后，根据实验要求，将外部设备（如按键、传感器等）正确连接到开发板的相应接口上。
2、软件开发（1）在编程软件中创建一个新的项目，并选择适合开发板的芯片型号。
（2）配置中断控制器的相关参数，如中断优先级、触发方式等。
（3）编写中断处理程序，在程序中实现对中断事件的具体处理逻辑。
例如，当按键被按下时，控制 LED 灯的亮灭；当传感器检测到特定值时，进行数据采集和处理。
（4）编写主程序，在主程序中初始化系统，并开启中断功能。
3、编译与下载完成程序编写后，对代码进行编译，确保没有语法错误和逻辑错误。
单片机应用技术C语言版中断系统
2019/7/29
15
TF1（TCON.7）:T1溢出标志位 当T1计满溢出时，由内部硬件置位； 中断响应后自动清0。
TF0:T0溢出标志位 功能同TF1。
2019/7/29
16
TR0:定时/计数器T0允许（启/停）控制位 TR0=1，定时器T0立即开始计数； TR0=0，定时器T0立即停止计数； TR1作用同TR0。 TR0和TR1状态可由用户通过程序设定。
定时器控制寄存器
TCON可位寻址。复位后TCON=00H。
2019/7/29
12
IT0：外中断0触发方式设置位
IT0=0，外中断0为低电平触发
IT0=1，外中断0为下降沿触发 IT1：外中断1触发方式控制位。
功能同IT0。
2019/7/29
13
IE1：外中断1中断请求标志位 外部中断1引脚有请求信号置1； IE1的清0方式问题：与外中断的触发方式
—
—
—
PS
PT1 PX1 PT0 PX0
中断优先级控制寄存器
2019/7/29
29
6.4 中断处理过程
一、中断响应条件
（1）中断源有中断请求； （2）中断总允许位EA=1； （3）发出中断请求的中断源的中断允许 控制位为1。 在满足以上条件的基础上，若有下列任 何一种情况存在，不能响应中断。
2019/7/29
2019/7/29
10
CPU主要是通过请求标志寄存器 (TCON、SCON)、中断允许寄存器（IE）、 优先级寄存器(IP)对中断源进行管理。
2019/7/29
中断系统及中断控制器
详细描述
根据来源不同，中断可分为硬件中断和软件中断。硬件 中断是由硬件设备产生的，如键盘输入、时钟中断等； 软件中断则是由程序中的特定指令或异常条件触发的。 根据是否可屏蔽，中断可分为可屏蔽中断和不可屏蔽中 断。可屏蔽中断可以被允许或禁止，而不可屏蔽中断则 无法被禁止。根据优先级是否可变，中断可分为优先级 可变中断和优先级固定中断。优先级可变中断的优先级 可以在运行时动态改变，而优先级固定中断的优先级是 固定的。
中断优先级通常由硬件设备或操作系统进行设置和管理，以确保系统的正 常运行。
中断优先级的管理对于系统的性能和稳定性至关重要，不当的设置可能导 致系统崩溃或性能下降。
中断向量表
中断向量表是计算机系统中用于映射中断信号和处理 程序的表格，它包含了不同中断的地址信息，以便在
中断发生时快速找到相应的处理程序。
流量控制
中断在网络通信和可靠性。
05 中断技术的发展趋势
可编程中断控制器的发展
早期中断控制器
采用硬件连线方式实现中断优先级分配，功能较为简单。
可编程中断控制器
允许通过软件编程实现中断优先级、向量表等配置，提高了中断控制器的灵活性和可扩展 性。
资源管理
中断用于实时系统中的资源管理，如内存分配、设备驱动等，确 保资源的高效利用和合理分配。
中断在网络通信中的应用
数据传输
中断在网络通信中用于数据传输控制，如 TCP/IP协议中的数据包接收和发送，确保数 据的可靠传输。
事件处理
中断用于处理网络通信中的事件，如连接建立、数 据包丢失等，实现快速响应和恢复。
可编程中断控制器的发展趋势
随着技术的进步，可编程中断控制器将进一步集成更多的功能，如中断共享、中断嵌套等 ，以满足复杂系统的需求。
4 中断系统
DELAY:MOV
D1:MOV D2:MOV DJNZ DJNZ
R5,#40
R6,#20 R7,#248 R7,$ R6,D2
;延时0.2秒子程序
DJNZ
RET END
R5,D1
29
【例】利用中断设计一个应用系统，实时显示 P3.2引脚上出现的负跳变脉冲的个数。设此脉 冲数为0~999999个，以压缩BCD码从低位到高 位依次存入3AH、3BH、3CH。 分析：解此题利用中断系统，主程序对中断系 统进行初始化以及实时显示脉冲个数；利用 P3.2引脚上出现的负跳变信号作为中断请求信 号，每中断一次，将3AH~3BH单元内容按 BCD码加1。
;主程序 ;外部中断0中断入口
;初始化 ;INT0为边沿触发 ;开放中断
27
X0:PUSH ACC ;中断服务程序 PUSH PSW ;保护现场 SETB RS0 ;使用工作寄存器组1 CLR RS1 MOV R2,#10 ;闪烁5次（亮、灭10次） MOV A,#00H ;使LED全亮的数据 LP:MOV P1,A LCALL DELAY CPL A DJNZ R2,LP POP PSW POP ACC ;恢复现场 MOV P1,A RETI ;中断返回
;中断返回
33
MOV
MOV MOV
3AH,#0
3BH,#0 3CH,#0 ;计数单元置初值
31
LP:LCALL CZ SJMP X0:PUSH LP
;调用拆字子程序 ;循环显示
LCALL DISP 调用显示子程序 ACC ;中断服务程序，从0003H转来
PUSH
MOV ADD DA
PSW ;保护现场
A,3AH ;取计数值的个位、十位 A,#1 A
第6章 STM8中断控制系统
正因如此，ITC_SPR1寄存器的b1、b0对应TLI，即0号 中断，而不是复位中断RESET；同理，TC_SPR1寄存器的 b3、b2对应AWU，即1号中断，而不是软件中断TRAP； ITC_SPR8寄存器的b3、b2对应29号中断。即ITC_SPR8～ ITC_SPR1定义了30个中断源(编号为0～29，其中25～29中
向量地址 8000h 8004h 8008h 800Ch 8010h 8014h 8018h 801Ch 8020h 8024h 8028h 802Ch 8030h 8034h 8038h 803Ch 8040h 8044h 8048h 804Ch 8050h 8054h 8058h 805Ch 8060h 8064h 8068h 806Ch到 807Ch
● 不可屏蔽的中断：
RESET，TLI 和 TRAP
●
可屏蔽中断： 外部中源 不可屏蔽中断不会考虑CC寄存器的I1和I0的状态。仅仅当TRAP 中断发生时候将PC,X, Y, A 和 CC 寄存器的内容压栈。相应的向量载入到PC寄存 器中同时置位I1和I0位禁止中断(3级优先级)。 STM8S支持32个中断，中断服务程序入口地址称为中断向量，放在 8000H~807FH之间。每个中断向量占４个字节，共４x32（128字节）。中断服 务程序可放在16MB任一存储区。
断号保留，没有定义)的优先级，而ITC_SPR8寄存器的高4
位没有定义。
(4) 优先级10最低，分配给主程序使用。因此，不允许
将中断优先级设为10。如果将某一个中断优先级设为10， 为使对应中断请求得到响应，STM8 CPU将保留该中断源 先前的优先级。换句话说，当前中断优先级设置操作无效。 (5) 当两个或两个以上可屏蔽中断源具有相同的软件优 先级时，硬件查询顺序如表6-1所示，即1号中断(自动唤醒 中断AWU)优先级最高，CLK中断次之，而24号中断
微机原理--第八章-中断系统
裁决器
0
IR6
0
IR7
选 CS 译 码
RD
WR
INTA INT
ICW1 芯片控制 A0
A0
1 × I3 I4 0 1 0 0 1 0 1 0 0 1
ICW2 中断类型号 1
ICW3 主从片连接关系
1 ICW4 方式控制
1
OCW1 中断屏蔽寄存器 IMR
00
0
SP/EN
CA0
OCW2 优先级设置、发EOI
上有中断申请，则将IRR相应位置1；
总线
D0 ~ D7 A0
A5 ~ A9
IOR IOW INTA INTR
数据线 D0 ~ D7
A0
ISR 0
当前 0
中断 服务
• 非屏蔽中断 – 由NMI引脚引起的中断，称非屏蔽中断。 – 当NMI引脚上产生上升沿信号，CPU必响应此中断请 求，即NMI引脚上的中断请求不受IF标志的控制， – IF不能屏蔽NMI引脚上的中断请求。
8086/8088CPU的中断分类图
中断源
外部中断 内部中断
非屏蔽中断 可屏蔽中断 内部硬件中断
SP/EN CA0 CA1 CA2
GND
+ 5V
电子钟时间基准
键盘 保留 串 口2 串 口1 硬盘 软盘 打印机
用于多片 8259A
级连情况
7.3.4 8259A的控制字
8259A中断控制器
处理部分
0
ISR 0
当前 0
中断 0
服务 0
寄存器
0 0
0
IRR
中断申请
0 0
寄存器 0
0
PR
0
优先级
第六章 51系列单片机中断系统
51系列单片机的中断系统
本章主要介绍51系列单片机中断系统问题， 本章将介绍以下具体内容：
中断系统----中断源、中断方式 、中断控制寄 存器、中断响应、中断请求的撤除。
6.1
中断系统的概念
6.1.1 中断系统
中断应用在： 处理实时控制、故障自动诊断、计算机与 外围设备之间进行数据传送、进行人机对话等场合。 中断：是计算机的一种资源共享技术。中断技术就是解决这 种多项任务共享一个CPU资源的最好办法。
一般加装所示电路，并通过响应软件来撤销电平请求信号。
Q输出端
SD为置1端， 高电平有效 D端是逻辑输入端， 固定为低电平 CP为时钟输入端， 接外中断信号
当外中断请求发生时，将D端的低电平送到Q端，形成中断请求信 号。中断响应后，由软件对SD进行操作，将Q端恢复为高电平。 在中断服务程序中增加如下指令： (1) SETB P1.0 ; P1.0输出高电平，始终将Q端置1，永久封锁外中
中断请求标志
触发方 0 低电平 式选择 1 下降沿
定时控制寄存器TCON（字节地址88H）
外中断0 (1)请求标志 当CPU采样到INT0 (1)出现有效中断请求时，该 位由硬件自行设置为1，待中断响应后，该位自动清0。 该位一般为单片机硬件查询用，也可以软件查询。
8FH TF1
8EH TR1
8DH TF0
EA
ES
ET1
EX1
ET0 EX0
EA —— 中断允许总控制 位 （CPU开中断控制位） EA = 0 中断全部关闭 EA = 1 中断开启，各中 断由各自的控制位控制。
ET0（ET1） —— 定时器0（或 定时器1）中断允许控制位 ET0（ET1） = 0 定时器0 （或定时器1）中断禁止 ET0（ET1） = 1 定时器0 （或定时器1）中断允许
第五章中断系统1
第五章 中断系统5. 1 输入/输出数据的传输控制方式一、输入/输出的一般概念1．引言输入/输出是微机系统与外部设备进行信息交换的过程。
输入/输出设备称为外部设备，与存储器相比，外部设备有其本身的特点，存储器较为标准，而外部设备则比较复杂，性能的离散性比较大，不同的外部设备，其结构方式不同，有机械式、电动式、电子式等；输入/输出的信号类型也不相同，有数字信号，也有模拟信号；有电信号，也有非电信号；输入/输出信息的速率也相差很大。
因此，CPU与外部设备之间的信息交换技术比较复杂。
CPU与外设之间的信息交换，是通过它们之间接口电路中的I/O端口来进行的，由于同一个外部设备与CPU之间所要传送的信息类型不同，方向不同，作用也不一样（例如数据信息、状态信息、控制信息、输入/输出等），所以接口电路中可以设置多个端口来分别处理这些不同的信息。
2．输入/输出端口的寻址方式微机系统采用总线结构形式，即通过一组总线来连接组成系统的各个功能部件（包括CPU、内存、I/O端口），CPU、内存、I/O端口之间的信息交换都是通过总线来进行的，如何区分不同的内存单元和I/O 端口，是输入/输出寻址方式所要讨论解决的问题。
根据微机系统的不同，输入/输出的寻址方式通常有两种形式：(1)．存储器对应的输入、输出寻址方式这种方式又称为存储器统一编址寻址方式或存储器映象寻址方式。
方法：把外设的一个端口与存储器的一个单元作同等对待，每一个I/O 端口都有一个确定的端口地址，CPU与I/O端口之间的信息交换，与存储单元的读写过程一样，内存单元与I/O端口的不同，只在于它们具有不同的的地址。
优点：①CPU对I/O端口的读/写操作可以使用全部存储器的读/写操作指令，也可以用对存储器的不同寻址方式来对I/O端口中的信息，直接进行算术、逻辑运算及循环、移位等操作。
②内存与外设地址的分配，可以用统一的分布图。
③不需要专门的输入、输出操作指令。
缺点：1 内存与I/O端口统一编址时，在地址总线根数一定的情况下，使系统中实际可以直2 接寻址的内存单元数减少。
51单片机中断系统控制
如果想允许某一中断源请求，需要总控位为1，对应该中断源的控制位为1。 如果EA=0，则禁止所有中断。
IP 中断优先级控制寄存器
定时器1中断优先级 1： 高优先级 0： 低优先级 定时器0中断优先级 1： 高优先级 0： 低优先级
PS
PT1
PX1
PT0
PX0
串行口中断优先级 1： 高优先级 0： 低优先级
山东职业学院 林毓梁
51单片机中断系统控制
单击此处输入标题
单击此处输入内容
TCON 定时器控制寄存器
定时器1中断 溢出请求标志 1请求；0无请求 定时器0中断 溢出请求标志 1请求；0无请求 外部中断1 中断请求标志 1请求；0无请求 外部中断0 中断请求标志 1请求；0无请求
TF1
TR1
TF0
TI和RI，是通过一个“或门”送至CPU的，所以，不管哪 个中断请求表示置1，CPU都会接到中断请求信号。
CPU是如何知道有没有中断请求的？ CPU每个机器周期会对TF1、TF0、 IE1、IE0、TI、RI六个中断请求表示位 进行扫描， 如果发现某一位为1，则证明该中 断源有中断请求，CPU会按照中断允许 和中断优先级逻辑进行响应、
TR0
IE1
IT1
IБайду номын сангаас0
IT0
外部中断1 外部中断0 触发方式 触发方式 1.边沿触发，下降沿有效 1.边沿触发，下降沿有效 0电平触发，低电平有效 0电平触发，低电平有效
SCON 串行口控制寄存器
TI RI
串行口发送 中断请求标志 1.有请求；0无请求
串行口接收 中断请求标志 1.有请求；0无请求
IE 中断允许控制寄存器
中断允许总控位 1： 允许 0： 禁止所有中断 定时器1中断允许 1： 允许中断 0： 禁止中断 定时器0中断允许 1： 允许中断 0： 禁止中断
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
中断控制器
1、中断裁决机制 中断产生后根据中断屏蔽、中断优先级、中断 模式等寄存器决定中断执行顺序，同一时刻只用 一种中断处于执行状态 2、中断向量表 使用两级中断向量表的机制，使中断服务程 序可以顺利执行
中断控制器
1、中断系统组成： 主要由中断源和控制寄存器两大部分构成，其寄存器 主要有4种：模式、屏蔽、优先级、挂起（标志）寄存器 等 中断源
R13_fiq R14_fiq
CPSR
深入理解CPU的工作模式
Thumb寄存器在ARM状态寄存器上的映射
Thumb状态
R0
ARM状态
R0
R1
R2 R3 R4 R5 R6 R7
R1
R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12
Thumb状态R0～R7与 ARM状态R0～R7相同； 低端寄存器 2 Thumb状态SP映射到 ARM状态R13； Thumb状态LR映射到 ARM状态R14； Thumb状态PC映射到 高端寄存器 ARM状态R15(PC)； 在Thumb状态中，高端 5 Thumb状态CPSR(无 寄存器的访问是受到限制的， SPSR)与ARM状态CPSR相 只有MOV、CMP和ADD指 同。 令可以对其访问，可以用于 数据的快速暂存。
S3C2440中断系统概述
ARM处理器对中断的处理流程基本符合以下流程：
中断控制器将中断请求发送给CPU
CPU将当前程序的运行环境保持，调用相应的中断处理程序
在中断处理程序中，识别具体是哪个中断发生，并进行相应的处理
从中断处理程序返回，恢复被中断程序的运行环境，接着执行
S3C2440中断系统概述
通 用 寄 存 器 和 程 序 计 数 器
寄存器R0～R7为未 R1 R2(a3) R2 分组的通用寄存器， R3(a4) R3 它们在任何处理器模 R4(v1) R4 寄存器R14称为链接寄存器（LR）， R5(v2) 式都对应于相同的32 R5 在结构上有两个特殊功能： 寄存器R13、R14分别 R6 R6(v3) 寄存器R8～R12 位物理寄存器。 寄存器R13通常作为 R7 R7(v4) 在发生FIQ中断 当使用BL指令调用子程序时，返回 有6个分组的物理寄存 有两个分组的物 R8 寄存器CPSR为当前程序状态寄存器，在异常 R8(v5) R8_fiq 堆栈指针（SP），用 后，处理器不必 地址将自动存入R14中； 器。1个用于用户和系 R9(SB,v6) R9_fiq 理寄存器。一个 R9 模式中，另外一个寄存器“程序状态保存寄 于保存待使用的寄存 为保护寄存器而 R10 当发生异常时，将R14对应的异常 统模式，其余5个分别 R10(SL,v7) R10_fiq 寄存器R15称为程序计 用于除FIQ模式 存器（SPSR）”可以被访问。每种异常都有 R11(FP,v8) R11_fiq 器的内容。 浪费时间，从而 R11 模式版本设置为异常返回地址（有 用于5种异常模式。 数器（PC），它指向 之外的所有寄存 R12 R12(IP) R12_fiq 自己的SPSR，在进入异常时它保存CPSR的当 加速了FIQ的处 些异常有一个小的固定偏移量）。 R13_irq R13_fiq R13(SP) R13 R13_scv R13_abt R13_und 正在“取指”的指令。 器模式，另一个 前值，异常退出时可通过它恢复CPSR。 R14_fiq R14(LR) R14 R14_svc R14_abt R14_und R13_irq 理速度。 用于FIQ模式。 R15(PC) R15
L/O/G/O
中断控制系统
Contents
序言 S3C2440中断系统概述 深入理解CPU的工作模式 中断控制器 中断实验
序言
正常执行：每执行一条ARM指令，程序计数器PC的值自动加 4；？？？ 跳转执行：通过B、BL跳转执行，实现程序在一定范围内的 跳转执行；？？？ 中断处理：在应用程序执行过程中，发生中断后，ARM处理 器在执行完当前指令后，跳转到上述中断对应的中断处理程 序处去执行，执行完中断处理程序后，再返回到发生中断的 指令的下一条执行处接着执行。？？？
31个通用32位寄存器； R9(SB,v6)
R11(FP,v8) 6个状态寄存器。 R12(IP) R13(SP) R14(LR) R15(PC) R13 R14 R13_scv R14_svc R10(SL,v7)
R8(v5)
状态 寄存器
CPSR
SPSR
－
SPSR_svc
SPSR_abt
SPSR_und
地 址 0x0000,0000 0x0000,0004 0x0000,0008 0x0000,000C 0x0000,0010 0x0000,0014 0x0000,0018 0x0000,001C 异 常 复位 未定义指令 软件中断 中止（预取指令） 中止（数据） 保留 IRQ FIQ 进入模式 管理模式 未定义模式 管理模式 中止模式 中止模式 保留 IRQ FIQ
R4(v1)
R5(v2) R6(v3) R7(v4) R8(v5) R9(SB,v6) R10(SL,v7) R11(FP,v8) R12(IP) R13(SP) R14(LR) R13 R14 R13_svc R14_svc R8 R9 R10 R11 R12
R4
R5 R6 R7 R8_fiq R9_fiq R10_fiq R11_fiq R12_fiq R13_abt R14_abt R13_und R14_und R13_irq R14_irq R13_fiq R14_fiq
R15(PC)
状态 寄存器 CPSR SPSR － SPSR_svc
R15
CPSR SPSR_abt SPSR_und SPSR_irq SPSR_fiq
深入理解CPU的工作模式
第一类分组的通用寄存器 第二类分组的通用寄存器 未分组的通用寄存器 程序计数器 状态寄存器
寄存器 类别 寄存器在汇 编中的名称 R0(a1) R1(a2) 各模式下实际访问的寄存器 用户 系统 管理 中止 R0 未定义 中断 快中断
中断控制器
S3C2440中断控制器可以接收来自60个中断源的中断请 求。对于ARM处理器而言，中断源很多。
？？？
为了更好处理各种中断，当中断发生时，中断请求并不是 直接发送给CPU，而是发送给中断控制器，中断控制器进 行裁决后，选择出当前最需要处理的中断请求发送给CPU， 这样降低CPU的负担。
CPSR SPSR － SPSR_svc CPSR SPSR_abt SPSR_und SPSR_irq SPSR_fiq
状态 寄存器
深入理解CPU的工作模式
在Thumb状态各模式下实际访问的寄存器
Thumb状态寄存器集是ARM状态集的子集，程序员可以 直接访问的寄存器为： 8个通用寄存器R0～R7； 程序计数器（PC）； 堆栈指针（SP）；
ARM处理器工作模式可以通过软件改变，也可以通过外部中断或异 常处理来改变处理器的工作模式。大多数的应用程序运行在用户模式下， 当处理器运行在用户模式下，某些被保护的系统资源是不能被访问的。 思考：除了软件切换工作模式外，还有其他方法吗？？？ 通过异常中断方式进入相应的工作模式。例如：当IRQ中断发生时，处 理器就进入外部中断模式
IRQ是普通中断用于处理一般事件，FIQ是快速中断， 一般用于大批量数据传送等情况
S3C2440中断控制器有60个中断源
对外提供24个外中断输入引脚，内部所有设备都有 中断请求信号，例如DMA控制器、UART、IIC等等
那2440是如何协调这些中断的呢？？ 2440采用硬件裁决和中断向量表的方法解决 此问题
SPSR_irq
SPSR_fiq
深入理解CPU的工作模式
ARM状态各模式下可以访问的寄存器
寄存器 类别 寄存器在汇 编中的名称 R0(a1) R1(a2) R2(a3) R3(a4) 通 用 寄 存 器 和 程 序 计 数 器 各模式下实际访问的寄存器 用户 系统 管理 中止 R0 R1 R2 R3 未定义 中断 快中断
链接寄存器（LR）；
当前程序状态寄存器（ CPSR）。
深入理解CPU的工作模式
在Thumb状态各模式下的寄存器
第二类分组的通用寄存器 未分组的通用寄存器
寄存器 类别 寄存器在汇 编中的名称 R0(a1) 通 用 寄 存 器 和 程 序 计 数 器 R1(a2) R2(a3) R3(a4) R4(v1) R5(v2) R6(v3) R7(v4,WR) SP LR PC 状态 寄存器 各模式下实际访问的寄存器 用户 系统 管理 中止 R0 R1 堆栈指针SP对应ARM状态的寄存器R13。 R2 每个异常模式都有其自身的SP分组版本， R3 R4 链接寄存器LR对应ARM状态寄存器R14。 SP通常指向各异常模式所专用的堆栈。 R5 注意：在发生异常时，处理器自动进入 R6 R7 ARM状态。 R13 R13_scv R13_abt R13_und R13_irq R14 R14_svc R14_abt R14_und R13_irq 在汇编语言中寄存器R0～R7为通用寄存 R15 器，对于任何处理器模式，它们中的每 CPSR 一个都对应于相同的32为物理寄存器。 未定义 中断 快中断
(有子寄存器)
子中断源 挂起寄存器
子中断源 屏蔽寄存器 中断模式
中断源
(无子寄存器)
FIQ IRQ 中 断 挂 起 中断屏蔽 优先级仲裁
中断源挂起
中断控制器
2、中断裁决过程 中断系统有6个分 仲裁器和1个总仲裁 器，每一个仲裁器可 以处理6路中断
中断控制器
3、中断向量表（两级）
第一级（上电复位时）： 位于启动代码（裸机）、head.s(bootloader)的起始位置
注意：在操作系统移植过程中可能会使用到软中断！！！