第5章结构体的描述方式(28)

——EDA
2
结构体的描述方式
电 子
1. 行为描述方式 ——对设计实体的数学模型的描述，其抽象程
设 度远远高于数据流描述方式和结构描述方式。它类
计 自
似于高级编程语言，描述设计实体的行为时，无须
动 知道具体电路的结构，仅用一组状态来描述即可。
化
优点：只需描述清楚输入和输出的行为，不需
花费更多的精力关注设计功能的门级实现。
化
SIGNAL tmp1,tmp2:STD_LOGIC;
BEGIN
tmp1 <=A XOR B;
tmp2 <= tmp1 AND Cin;
S <= tmp1 XOR Cin;
Co <= tmp2 OR ( A AND B);
END dataflow;
8
——EDA
结构体的描述方式
电 子
3．结构描述方式 ——在多层次的设计中，通过调用库中的元件
子 variable n：integer;
设 constant S_vector:std_logic_vector(0 to 3):= “0101”;
计 自
constant Co_vector:std_logic_vector(0 to 3):= “0011”;
动 begin
化
n := 0; if(A＝’1’) then
动
end component;
化
component xor_2 --元件定义语句3；
PORT(a,b:in std_logic;c:OUT std_logic);
——EDA
end component; signal tmp1,tmp2,tmp3:std_logic; --信号定义语句；
begin
U1: xor_2 PORT MAP(A,B,tmp1);
——EDA
9
结构体的描述方式
∑
Cin CI
S
电 3．结构描述方式 子 例如：
A
B
CO
Co
设
计 自
LIBRARY IEEE;
全加器逻辑符号
动 USE IEEE.STD_LOGIC_1164.ALL;
化
ENTITY full_adder IS
PORT ( A, B, Cin: IN STD_LOGIC;
C = ABCin+ ABCin + ABCin + ABCin
= (A⊕ B)Cin + AB
7
结构体的描述方式
电 子
2. 数据流描述方式（RTL描述方式）
S = A ⊕ B ⊕ Cin
设 计
C = ( A ⊕ B)Cin + AB
自
动 ARCHITECTURE dataflow OF full_adder IS
电
END COMPONENT;
子 设 计 自 动
COMPONENT or_2
用COMPONENT语句 指明在该电路所使用
PORT( a,b:IN STD_LOGIC; c:OUT STD_L的O已GI生C)成;的三个门电
END COMPONENT;
路xor_2,and_2,or_2，
COMPONENT xor_2
n := n+1； end if;
if(B＝’1’) then n := n+1； end if;
if(Cin＝’1’) then n := n+1； end if;
S <= S_vector(n);
Co <= Co_vector(n);
end process;
——EDA
end behavioral;
用PORT MAP语句 将生成模块的端口 与所设计的各模块 U1,U2,U3,U4,U5的 端口联系起来。
END structure;
11
结构体的描述方式
电 元件例化语句
子
元件例化就是引入一种连接关系，将预先设计
设 好的设计实体定义为一个元件，然后利用特定的语
计 自
句将此元件与当前的设计实体中的指定端口相连
Co, S: OUT STD_LOGIC);
END full_adder;
——EDA
10
S = A ⊕ B ⊕ Cin
ARCHITECTURE structure OF full_adder IS
COMPONENT and_2
C = ( A ⊕ B)Cin + AB
PORT( a,b:IN STD_LOGIC; c:OUT STD_LOGIC);
它是此元件例化的唯一标
子 设
元件映射的格式： 志，在结构体中是唯一的。
计
自
动 标号名：元件名 [GENERIC MAP（参数映射）]
化 PORT MAP（端口映射）； --元件例化语句；
——EDA
映射语句：把元件的参数和端口与实 际连接信号对应起来，进行元件的引用。
VHDL提供两种映射方法：位置映射 和名称映射。
14
结构体的描述方式
电 元件例化语句 子 （1）位置映射
设
就是PORT MAP语句中实际信号的书写顺序与
计 自
COMPONENT语句中端口说明中的信号书写顺序保
动 持一致。
化
例如:
——EDA
15
library ieee;
use ieee.std_logic_1164.all;
entity full_adder is
第5章
电
子
设
计
自 动
结构体的描述方式
化
——EDA
1
结构体的描述方式
电
子
在结构体中对硬件系统进行描述，可以采用3
设 计
种不同风格的描述方式，即
自 行为描述方式
动 化
数据流描述方式(也称：寄存器传输（RTL）描
述方式)
结构化的描述方式
这3种描述方式从不同的角度对硬件系统进行
行为和功能描述。
有一定的难度。
——EDA
6
结构体的描述方式
电 2. 数据流描述方式
子
∑
Cin CI
S
设 ห้องสมุดไป่ตู้ 自
A B
CO
Co
动
化
全加器逻辑符号
全加器真值表
输入
输出
A B Cin 000 001 010 011 100 101 110 111
S Co 00 10 10 01 10 01 01 11
——EDA
S = ABCin + ABCin + ABCin + ABCin = A⊕ B ⊕Cin
供结构体调用。
化
PORT( a,b:IN STD_LOGIC; c:OUT STD_LOGIC);
END COMPONENT;
——EDA
SIGNAL tmp1,tmp2,tmp3:STD_LOGIC;
BEGIN U1: xor_2 PORT MAP(A,B,tmp1); U2: and_2 PORT MAP(tmp1,Cin,tmp2); U3: xor_2 PORT MAP(tmp1,Cin,S); U4: and_2 PORT MAP(A,B,tmp3); U5: or_2 PORT MAP(tmp2,tmp3,Co);
entity full_adder is
port(A,B,Cin:in STD_LOGIC; Co,S:out STD_LOGIC); end;
电 architecture structure of full_adder is
子
component and_2 --元件定义语句1；
设 计 自
PORT(a,b:in std_logic;c:out std_logic); end component; component or_2 --元件定义语句2； PORT(a,b:in std_logic;c:OUT std_logic);
缺点：大量采用算术运算、关系运算、传输延
时等难于进行逻辑综合的和不能进行逻辑综合的
VHDL语句。所以，一般的这种描述方式多用于系
统功能的仿真。
3
——EDA
结构体的描述方式
∑
Cin CI
S
电 1. 行为描述方式
A
B
CO
Co
子 例如：
设 计
全加器逻辑符号
自 library ieee;
动 use ieee.std_logic_1164.all;
设 或已设计好的模块来完成设计实体功能的描述。在
计 自
结构体中，描述只表示元件（或模块）和元件（或
动 模块）之间的互连，就像网表一样。
化
当引用库中不存在的元件时，必须首先进行元
件的创建，然后将其放在工作库中，通过调用工作
库来引用元件。
在引用元件时，要先在结构体说明部分进行元
件的说明，然后在使用元件时进行元件例化。
end;
--名称映射；18
——EDA
电 子 设 计 自 动 化
19
——EDA
电 子 设 计 自 动 化
20
结构体的描述方式
电 元件例化语句 子 练习：试使用“元件例化语句”设计一全减器。
设 提示：全减器可由2个半减器和1个或门组成。
计
自
半减器真值表
动
A
化
half_sub
T
输入
输出
AB
TC
B
动 接，从而为当前设计实体引入一个新的低一级的设
化 计层次。