类MIPS单周期微处理器设计实验报告-钟远维-U201213500
MIPS单周期CPU实验报告材料
《计算机组成原理实验》实验报告（实验二）学院名称：专业（班级）：学生姓名：学号：时间：2017 年11 月25 日成绩 :实验二：单周期CPU设计与实现一.实验目的(1) 掌握单周期CPU数据通路图的构成、原理及其设计方法；(2) 掌握单周期CPU的实现方法，代码实现方法；(3) 认识和掌握指令与CPU的关系；(4) 掌握测试单周期CPU的方法；(5) 掌握单周期CPU的实现方法。
二.实验内容设计一个单周期的MIPSCPU，使其能实现下列指令：==> 算术运算指令说明：以助记符表示，是汇编指令；以代码表示，是机器指令功能：rd←rs + rt。
reserved为预留部分，即未用，一般填“0”。
符号扩展再参加“加”运算。
（3）sub rd , rs , rt功能：rd←rs - rt==> 逻辑运算指令（4）ori rt , rs ,immediate功能：rt←rs | (zero-extend)immediate；immediate做“0”扩展再参加“或”运算。
（5）and rd , rs , rt功能：rd←rs & rt；逻辑与运算。
功能：rd←rs | rt；逻辑或运算。
==>移位指令==>比较指令功能：if (rs<rt) rd =1 else rd=0, 具体请看表2 ALU运算功能表，带符号==> 存储器读/写指令（9）sw rt ,immediate(rs) 写存储器功能：memory[rs+ (sign-extend)immediate]←rt；immediate符号扩展再相加。
即将rt寄存器的内容保存到rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中。
（10) lw rt , immediate(rs) 读存储器功能：rt ← memory[rs + (sign-extend)immediate]；immediate符号扩展再相加。
微机原理实验类MIPS单周期微处理器设计
微机原理实验类MIPS单周期微处理器设计MIPS单周期微处理器设计是一种常见的计算机体系结构，采用简化指令集和单个时钟周期执行指令的方式。
下面将详细介绍MIPS单周期微处理器的设计。
1.指令集架构MIPS单周期微处理器采用五个基本的指令类型，包括加载/存储指令、算术逻辑指令、跳转指令、分支指令和数据传输指令。
这些指令类型可以通过相应的操作码和寄存器编号来确定具体的指令操作。
2.寄存器文件MIPS单周期微处理器使用了32个通用寄存器，每个寄存器的位宽为32位。
其中，除了$0寄存器始终为零，其他的寄存器可用于存储数据和进行运算。
3.控制单元控制单元是MIPS单周期微处理器的核心部分，负责解码指令，生成相应的控制信号，控制数据通路的各个部件以正确执行指令。
控制单元包括指令寄存器、程序计数器、指令解码器等。
4.数据通路MIPS单周期微处理器的数据通路由多个组成部分组成，包括寄存器文件、算术逻辑单元(ALU)、数据存储器(DM)等。
数据通路用于执行指令的各个操作步骤，如指令的读取、寄存器操作、运算和数据存储。
5.指令执行过程MIPS单周期微处理器的指令执行过程包括指令的取指、指令解码、操作数的读取、指令执行和结果的写回等步骤。
在每个时钟周期中，通过控制信号控制数据通路的各个部件，按照指令的操作要求完成相应的操作。
总体而言，MIPS单周期微处理器设计简洁高效，适用于大多数应用场景。
然而，由于单周期处理器的指令执行时间较长，且不支持流水线技术，所以在一些对性能要求较高的应用中可能会受到限制。
综上所述，MIPS单周期微处理器设计是一种常用的计算机体系结构，通过合理的指令集架构、寄存器文件、控制单元和数据通路的设计，实现了对指令的有效执行和数据操作。
该设计具有一定的优势和限制，需要根据实际需求进行选用和改进。
单周期CPU设计实验报告
单周期CPU设计实验报告一、引言计算机是现代信息社会必不可少的工具，而CPU作为计算机的核心部件，承担着执行指令、进行运算和控制系统资源的任务。
随着科技的进步和计算能力的需求，CPU的设计也趋于复杂和高效。
本次实验旨在设计一种单周期CPU，探究其设计原理和实现过程，并通过实验验证其正确性和性能。
二、理论基础1.单周期CPU概述单周期CPU即每个时钟周期内只完成一条指令的处理，它包括指令取址阶段（IF）、指令译码阶段（ID）、执行阶段（EX）、访存阶段（MEM）和写回阶段（WB）等多个阶段。
每条指令都顺序地在这些阶段中执行，而不同的指令所需的时钟周期可能不同。
2.控制信号单周期CPU需要根据不同的指令类型产生不同的控制信号来控制各个阶段的工作。
常见的控制信号包括时钟信号（clk）、使能信号（En）、写使能信号（WE）和数据选择信号（MUX）等。
这些信号的产生需要通过译码器、控制逻辑电路和时序逻辑电路等来实现。
三、实验设计本次实验采用的单周期CPU包括以下五个阶段：指令取址阶段、指令译码阶段、执行阶段、访存阶段和写回阶段。
每个阶段的具体操作如下：1.指令取址阶段（IF）在IF阶段，通过计数器实现程序计数器（PC）的自增功能，并从存储器中读取指令存储地址所对应的指令码。
同时，设置PC使能信号，使其可以更新到下一个地址。
2.指令译码阶段（ID）在ID阶段，对从存储器中读取的指令码进行解码，确定指令的操作类型和操作数。
同时，根据操作类型产生相应的控制信号，如使能信号、写使能信号和数据选择信号等。
3.执行阶段（EX）在EX阶段，根据ID阶段产生的控制信号和操作数，进行相应的算术逻辑运算。
这里可以包括加法器、乘法器、逻辑运算器等。
4.访存阶段（MEM）在MEM阶段，根据EX阶段的结果，进行数据存储器的读写操作。
同时，将读取的数据传递给下一个阶段。
5.写回阶段（WB）在WB阶段，根据MEM阶段的结果，将数据传递给寄存器文件，并将其写入指定的寄存器。
MIPS指令单周期CPU设计
Data memory
rd rs rt
Register File
PC
执行步骤(3/5)
instruction memory
ALU
MUX
+4
imm 2. Decode/ Register Read
1. Instruction Fetch
3. Execute 4. Memory 5. Register Write
– 将结果写入目的寄存器
需要保存的值
– PC、寄存器组、存储器
二、典型指令的数据通路
ADDU and SUBU – addu rd,rs,rt
31 op 6 bits 31 op 6 bits 26 rs 5 bits 26 rs 5 bits 21 rt 5 bits 21 rt 5 bits 16 immediate 16 bits 16 rd 5 bits 11 6 shamt 5 bits funct 6 bits 0 0
ALU
MUX
+4
imm 2. Decode/ Register Read
1. Instruction Fetch
3. Execute 4. Memory5. Register Write
Phase 1: Instruction Fetch (IF)
– Fetch 32-bit instruction from memory – Increment PC (PC = PC + 4)
Data memory
rd rs rt
Register File
PC
执行步骤(2/5)
instruction memory
ALU
MUX
MIPS单周期CPU实验报告
MIPS单周期CPU实验报告一、实验目的本实验旨在设计一个基于MIPS指令集架构的单周期CPU，具体包括CPU的指令集设计、流水线的划分与控制信号设计等。
通过本实验，可以深入理解计算机组成原理中的CPU设计原理，加深对计算机体系结构的理解。
二、实验原理MIPS（Microprocessor without Interlocked Pipeline Stages）是一种精简指令集（RISC）架构的处理器设计，大大简化了指令系统的复杂性，有利于提高执行效率。
MIPS指令集由R、I、J三种格式的指令组成，主要包括算术逻辑运算指令、存储器访问指令、分支跳转指令等。
在单周期CPU设计中，每个指令的执行时间相同，每个时钟周期只执行一个指令。
单周期CPU的主要部件包括指令内存（IM）、数据存储器（DM）、寄存器文件（RF）、运算单元（ALU）、控制器等。
指令执行过程主要分为取指、译码、执行、访存、写回等阶段。
三、实验步骤1.设计CPU指令集：根据MIPS指令集的格式和功能，设计符合需求的指令集，包括算术逻辑运算指令、存储器访问指令、分支跳转指令等。
2.划分CPU流水线：将CPU的执行过程划分为取指、译码、执行、访存、写回等阶段，确定每个阶段的功能和控制信号。
3.设计控制器：根据CPU的流水线划分和指令集设计，设计控制器实现各个阶段的控制信号生成和时序控制。
4.集成测试：进行集成测试，验证CPU的指令执行功能和正确性，调试并优化设计。
5.性能评估：通过性能评估指标，如CPI（平均时钟周期数）、吞吐量等，评估CPU的性能优劣，进一步优化设计。
四、实验结果在实验中，成功设计了一个基于MIPS指令集架构的单周期CPU。
通过集成测试，验证了CPU的指令执行功能和正确性，实现了取指、译码、执行、访存、写回等阶段的正常工作。
同时，通过性能评估指标的测量，得到了CPU的性能参数，如CPI、吞吐量等。
通过性能评估，发现了CPU的性能瓶颈，并进行了相应的优化，提高了CPU的性能表现。
mips运算器设计的实验报告
mips运算器设计的实验报告
MIPS运算器设计的实验报告
MIPS运算器是一种使用MIPS指令集进行运算的微型计算机。
它是一个重要的数字逻辑电路设计实验，能够让我们深入了解计算机的内部结构、运算的实现原理和操作系统等重要的概念。
本文将简要介绍MIPS运算器的设计原理和实验过程。
首先，MIPS运算器的设计由以下六个部分组成：存储器、CPU、输入控制器、输出控制器、时钟和调试器。
存储器包括一个程序存储器和一个数据存储器，分别用于存储程序和数据。
CPU包括ALU和寄存器，用于处理运算。
输入控制器用于控制输入设备，输出控制器用于控制输出设备，时钟用于同步和计时，调试器用于调试程序。
其次，在设计MIPS运算器时，我们采用了门级逻辑的方法。
首先，我们先根据MIPS指令集定义CPU的指令格式和指令编码，然后使用Karnaugh图和布尔代数等方法进行逻辑门电路的设计和优化，最终实现电路的硬件描述语言（HDL）编写和模拟仿真。
最后，我们进行了一系列实验验证了MIPS运算器的正确性和性能。
我们通过加载不同的程序和数据，进行了各种不同的运算测试，包括加、减、乘、除、与、或、异或、移位等运算，同时还测试了运算器的运行速度和存储器的容量等性能
指标。
实验结果表明，MIPS运算器的设计符合MIPS指令集的规范，功能完备，性能稳定，能够满足各种不同的运算需求。
总之，MIPS运算器是一款非常实用且具有挑战性的数字逻辑电路设计实验，它可以让我们更好地理解计算机的原理和操作系统等重要的概念，同时也能够培养我们的动手能力和解决问题的能力。
走马灯实验报告
并行IO接口实验实验报告专业：电子信息工程班级：卓越1201班学号： U201213500姓名：钟远维一、实验目的1.掌握GPIO IP核的工作原理和使用方法2.掌握中断控制方式的IO接口设计原理3.掌握中断程序设计方法4.掌握IO接口程序控制方法-------查询方式-------延时方式二、实验任务写一个Led走马灯输出的程序，并下载到FPGA板子上。
用延时、中断两种方式实现。
三、实验原理硬件实现框图如图所示：四、硬件实现步骤1.使用XPS创建一个基于AXI总线的最小计算机系统。
File –> New BSB Project，如图：2.修改时钟设置：将时钟产生器的时钟输入信号进行修改，修改为单一时钟源。
修改后的结果如图：3.添加GPIO IP核，设置LEDs_8Bits配置：a.在IP Catalog标签中，双击下面图标创建GPIO IP核：b.添加GPIO IP核后，将名字改为LED_8Bits，如图：c.更改LED_8Bits配置窗口的属性，如图：4.添加AXI Interrupt Controller IP核：a.在IP Catalog标签中，双击下面图标创建INTC IP核：b.添加axi_intc_0的中断源，如图：c.将microblaze_0实例的INTERRUPT引脚选择axi_intc_0_INTERRUPT，如图：5.产生外部GPIO连接：a.选中LEDs_8Bits中的GPIO_IO_O，选择make external，生成外部连接端口；选中GPIO_IO，设置为“No connection”，取消其外部连接端口。
结果如图：b.在ports标签下，展开External Ports项，可看到LEDs_8Bits生成的LEDs_8Bits_GPIO_IO_PIN端口，如图：6.添加timer IP核：a.选择如图的IP核并双击，添加到工程：b.中断信号的连接结果如图所示：7.配置UCF文件：在UCF文件中修改如图所示配置，配置LED连接电路约束：8.创建工程过程完成后，a.在主界面下选择Hardware->Generate Netlist;b.在主界面下选择Hardware->Generate Bitstream;c.单击Graphical Design View，可以看到系统的连接图，如下：五、应用软件设置1）中断方式实现走马灯a.SDK提供的外设驱动以及应用程序1.点击project->Expert Hardware Design to SDK…，点击Export&Launch SDK：2.在SDK中，点击file->new->board support package，如图：3.点击file->new->application project，创建一个EmptyApplicant工程，如图所示：b.设计用户应用程序用户应用程序的设计包括定时器配置、启动中断系统、设计中断服务程序。
微处理器实习报告
微处理器实习报告一、实习背景及目的随着科技的不断发展，微型计算机技术得到了迅猛的普及和应用，微处理器作为微型计算机的核心部件，其性能和功能越来越受到重视。
为了更好地了解微处理器的工作原理和应用场景，提高自己在计算机领域的实际操作能力，我选择了微处理器实习项目。
本次实习的主要目的是：1. 学习微处理器的基本原理和工作机制；2. 掌握微处理器的编程方法和应用技巧；3. 培养自己在实际项目中解决问题的能力；4. 提高自己的团队协作和沟通能力。
二、实习内容与过程1. 实习前的准备工作：在实习开始前，我们参加了由指导老师举办的实习动员大会，了解了实习的要求和注意事项。
同时，我们还自学了相关教材和资料，为实习打下了扎实的理论基础。
2. 实习过程：实习过程中，我们以小组为单位，共同完成了以下任务：（1）学习微处理器的基本原理：我们通过阅读教材、讨论和请教老师，掌握了微处理器的基本组成、工作原理和性能指标，了解了不同类型的微处理器及其应用场景。
（2）编程实践：我们使用C语言进行编程，实现了简单的微处理器指令集模拟，掌握了寄存器、内存、栈等基本操作，并学会了使用汇编语言进行程序编写。
（3）实际操作：我们使用实验室的微处理器开发板，进行了硬件连接和编程调试，实现了流水灯、计数器等基本功能，并在此基础上进行了一些拓展应用。
（4）项目汇报：在实习结束前，我们以小组为单位进行了项目汇报，展示了实习成果，分享了实习过程中的心得体会和解决问题的方法。
三、实习收获与反思1. 实习收获：通过本次实习，我深入了解了微处理器的基本原理和工作机制，掌握了微处理器的编程方法和应用技巧，提高了自己在实际项目中解决问题的能力，为今后在计算机领域的发展打下了坚实基础。
2. 实习反思：在实习过程中，我发现自己在理论知识和实际操作之间存在一定的差距，需要在今后的学习中加强实践环节。
同时，我也意识到团队协作和沟通能力在实际项目中的重要性，将在今后的工作中更加注重与他人合作，提高自己的沟通技巧。
MIPS单周期CPU实验报告材料
《计算机组成原理实验》实验报告（实验二）学院名称：专业（班级）：学生姓名：学号：时间：2017 年11 月25 日成绩:实验二：单周期CPU设计与实现一.实验目的(1) 掌握单周期CPU数据通路图的构成、原理及其设计方法；(2) 掌握单周期CPU的实现方法，代码实现方法；(3) 认识和掌握指令与CPU的关系；(4) 掌握测试单周期CPU的方法；(5) 掌握单周期CPU的实现方法。
二.实验内容设计一个单周期的MIPSCPU，使其能实现下列指令：==> 算术运算指令（1）add rd , rs, rt（说明：以助记符表示，是汇编指令；以代码表示，是机器指令）功能：rd←rs + rt。
reserved为预留部分，即未用，一般填“0”。
（2）addi rt , rs ,immediate功能：rt←rs + (sign-extend)immediate；immediate符号扩展再参加“加”运算。
（3）sub rd , rs , rt功能：rd←rs - rt==> 逻辑运算指令（4）ori rt , rs ,immediate功能：rt←rs | (zero-extend)immediate；immediate做“0”扩展再参加“或”运算。
（5）and rd , rs , rt功能：rd←rs & rt；逻辑与运算。
（6）or rd , rs , rt功能：rd←rs | rt；逻辑或运算。
==>移位指令（7）sll rd, rt,sa功能：rd<－rt<<(zero-extend)sa，左移sa位，(zero-extend)sa==>比较指令（8）slt rd, rs, rt 带符号数功能：if (rs<rt) rd =1 else rd=0, 具体请看表2 ALU运算功能表，带符号==> 存储器读/写指令（9）sw rt ,immediate(rs) 写存储器功能：memory[rs+ (sign-extend)immediate]←rt；immediate符号扩展再相加。
类MIPS单周期微处理器设计实验报告
课程名称：微机原理与接口技术实验类MIPS单周期微处理器设计1.实验任务、目标利用Verilog HDL语言，基于Xilinx FPGA nexys4实验平台，设计一个能够执行以下MIPS指令集的单周期类MIPS处理器，要求完成所有支持指令的功能仿真，验证指令执行的正确性，要求编写汇编程序将本人学号的ASCII码存入RAM的连续内存区域。
▪支持基本的算术逻辑运算如add，sub，and，or，slt，andi指令▪支持基本的内存操作如lw，sw指令▪支持基本的程序控制如beq，j指令（由于特殊情况，此次实验仅完成Reg、ALU、ALUCtr三个模块并分别加以仿真和验算）2.微处理器各个模块硬件设计原理、verilog代码（1）Reg设计Reg是指令操作地主要对象，MIPS微处理器中一共32个32位寄存器。
该模块输入为 RsAddr，RtAddr，WriteAddr，RegWr,WriteData,clk,reset有两项输出 RsData,RtData。
其中当复位信号reset为1时所有寄存器清零，当复位信号为0且写信号有效时数据才写入writedata寄存器。
（其中0号寄存器永远为0）具体代码如下:module RegFile(input [4:0] RsAddr,input [4:0] RtAddr,input [4:0] WriteAddr,input RegWr,input [31:0] WriteData,input clk,input reset,output [31:0] RsData,output [31:0] RtData);reg [31:0] regs[0:31];assign RsData =(RsAddr==5'b0) ? 32'b0:regs[RsAddr];assign RtData =(RtAddr==5'b0) ? 32'b0:regs[RtAddr];integer i;always @(negedge clk) //下降沿回写到寄存器if(!reset&RegWr)regs[WriteAddr]=WriteData;else if(reset)for(i=0;i<32;i=i+1)regs[i]=4*i; //寄存器的值初始化为编号乘以4Endmodule（2）ALU设计微处理器支持add,sub,and,or,slt运算指令，需要用ALU单元实现运算，同时sw,lw,beq等指令也要用到ALU单元计算地址，比较数据，因此我们设计此模块输入为in1,in2,(此处要设置为signed类型，不然无法执行slt指令），ALUctr两个输出Res,zero。
MIPS汇编程序设计
微机原理实验报告MIPS汇编程序设计院系：电子信息与通信学院班级：电信卓越1201班姓名：钟远维学号：U201213500一．实验目的1. 掌握QTSPIM的调试技术2. 了解MIPS汇编语言与机器语言之间的对应关系3. 掌握MIPS汇编程序设计4. 了解C语言语句与汇编指令之间的关系5. 熟悉常见的MIPS汇编指令6. 掌握程序的内存映像二．实验任务用汇编程序实现以下伪代码：要求采用移位指令实现乘除法运算。
int main(){ int K, Y ;int Z[50] ;Y = 56;for(k=0;k<50;k++)Z[K] = Y - 16 * ( K / 4 + 210) ;}三．汇编源程序设计1.算法设计.data#定义用户数据段Z：.space 200.text#定义用户程序段main:#给K，Y分配寄存器并赋初值#给数组Z[K]分配寄存器#计算Y - 16 * ( K / 4 + 210) 并将结果存入一个寄存器#将上述寄存器中的结果写入Z[K]done:li $v0,10syscall2.源程序代码.data #定义用户数据段z: .space 200.textmain:la $s0,z #$s0=addrzli $t0,0 #$s1=k=0li $t1,56 #$s2=y=56loop:slti $t2,$t0,50 #判断k是否于50beq $t2,$0,done #当k大于等于50,跳转srl $t3,$t0,2 #k/4addi $t3,$t3,210 #k/4+210sll $t3,$t3,4 #16*(k/4+210)sub $t3,$t1,$t3 #y-16*(k/4+210)sw $t3,0($s0) #写进z[k]addi $s0,$s0,4 #地址移一位addi $t0,$t0,1 #k加1j loop #循环done:li $v0 10syscall四．源代码调试过程1.装载程序。
单周期设计实验报告
一、实验目的1. 了解单周期CPU的基本原理和设计方法。
2. 掌握单周期CPU的数据通路结构及其实现过程。
3. 熟悉单周期CPU的指令集和指令格式。
4. 通过实验验证单周期CPU的功能和性能。
二、实验内容1. 单周期CPU的数据通路结构单周期CPU的数据通路主要由以下几个部分组成：（1）指令寄存器（IR）：存储从内存中取出的指令。
（2）程序计数器（PC）：存储下一条指令的地址。
（3）寄存器文件（RF）：用于存储操作数和中间结果。
（4）算术逻辑单元（ALU）：执行指令中的算术运算和逻辑运算。
（5）数据内存（DM）：存储数据和指令。
（6）控制单元：根据指令操作码生成相应的控制信号。
2. 单周期CPU的指令集和指令格式本实验所采用的指令集包括以下几种：（1）算术运算指令：如加法、减法、乘法、除法等。
（2）逻辑运算指令：如与、或、非等。
（3）数据传输指令：如将寄存器中的数据传送到内存或寄存器中。
（4）跳转指令：改变程序计数器的值，实现程序跳转。
指令格式如下：| 操作码 | 操作数1 | 操作数2 | 目标寄存器 ||--------|--------|--------|------------|| 5位 | 5位 | 5位 | 5位 |3. 单周期CPU的设计与实现（1）硬件设计根据实验要求，设计单周期CPU的硬件结构，包括各个模块的连接和功能实现。
（2）软件设计编写指令译码程序，根据指令操作码生成相应的控制信号，控制各个模块执行指令。
4. 实验验证（1）编译测试程序将测试程序编译成机器码，存入数据内存。
（2）运行测试程序通过程序计数器逐条取出指令，执行指令，观察结果。
（3）分析实验结果根据实验结果，分析单周期CPU的功能和性能。
三、实验结果与分析1. 单周期CPU能够正确执行指令，实现算术运算、逻辑运算、数据传输和跳转等功能。
2. 单周期CPU的数据通路结构简单，指令执行速度快，但资源利用率较低。
3. 实验结果表明，单周期CPU具有较高的性能，但在实际应用中，需要根据具体需求进行优化设计。
MIPS单周期CPU实验报告
MIPS单周期CPU实验报告一、实验目标本次实验的主要目标是设计并实现一个基于MIPS单周期CPU的计算机系统。
具体要求如下：1.能够识别并执行MIPS指令集中的常见指令，包括算术逻辑运算、分支跳转和存取指令等。
2.实现基本的流水线结构，包括指令译码阶段、执行阶段、访存阶段和写回阶段。
3.能够在基本结构的基础上添加异常处理和浮点数运算支持。
二、实验环境三、实验过程1.确定CPU的基本组成部分，包括指令存储器、数据存储器、寄存器、ALU和控制单元等，并进行电路设计。
2.编写MIPS汇编程序，并使用MARS进行仿真调试，验证指令的正确性和计算结果的准确性。
3.将MIPS汇编程序烧录到指令存储器中，并将数据存储器中的初始数据加载进去。
4.运行程序，观察CPU的工作状态，并进行时序仿真，验证CPU设计的正确性。
5.对CPU进行性能测试，包括执行时间、指令吞吐量和时钟周期等指标的测量。
四、实验结果经过实验和测试，我们成功地设计并实现了一个基于MIPS单周期CPU的计算机系统。
该系统能够正确执行MIPS指令集中的常见指令，并支持流水线结构、异常处理和浮点数运算。
1.指令执行的正确性：通过在MARS中进行调试和仿真，我们发现CPU能够正确地执行各种指令，包括算术逻辑运算、分支跳转和存取指令等。
并且，在时序仿真中，CPU的各个组件的信号波形也符合预期。
2.流水线结构的实现：我们根据MIPS指令的特点和处理流程，设计了基本的流水线结构，并在MARS中进行了时序仿真。
仿真结果表明，各个流水线级的操作都能够正确无误地进行，并且能够顺利地在一个时钟周期内完成。
3.异常处理和浮点数运算的支持：通过在MIPS汇编程序中加入异常处理和浮点数运算的指令，我们验证了CPU对这些功能的支持。
在异常处理时，CPU能够正确地转入异常处理程序，并根据异常类型进行相应的处理。
在浮点数运算时，CPU能够正确地进行浮点数的加减乘除等运算，并将结果正确地写回寄存器。
MIPS单周期CPU实验报告
《计算机组成原理实验》实验报告（实验二）学院名称：专业（班级）：学生姓名：学号：时间：2017 年11 月25 日成绩: 实验二：单周期CPU设计与实现一.实验目的(1) 掌握单周期CPU数据通路图的构成、原理及其设计方法；(2) 掌握单周期CPU的实现方法，代码实现方法；(3) 认识和掌握指令与CPU的关系；(4) 掌握测试单周期CPU的方法；(5) 掌握单周期CPU的实现方法。
二.实验内容设计一个单周期的MIPSCPU，使其能实现下列指令：==> 算术运算指令==> 逻辑运算指令功能：rd←rs | rt；逻辑或运算。
==>移位指令==>比较指令==> 存储器读/写指令将rt寄存器的内容保存到rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中。
即读取rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中的数，然后保存到rt寄存器中。
==> 分支指令功能：if(rs=rt) pc←pc + 4 + (sign-extend)immediate <<2 else pc ←pc + 4特别说明：immediate是从PC+4地址开始和转移到的指令之间指令条数。
immediate 符号扩展之后左移2位再相加。
为什么要左移2位？由于跳转到的指令地址肯定是4的倍数（每条指令占4个字节），最低两位是“00”，因此将immediate放进指令码中的时候，是右移了2位的，也就是以上说的“指令之间指令条数”。
12特别说明：与beq不同点是，不等时转移，相等时顺序执行。
功能：if(rs>0) pc←pc + 4 + (sign-extend)immediate <<2 else pc ←pc + 4==>跳转指令==> 停机指令三.实验原理1.时间周期：单周期CPU指的是一条指令的执行在一个时钟周期内完成，然后开始下一条指令的执行，即一条指令用一个时钟周期完成。
mips实验报告
mips实验报告Title: MIPS实验报告Abstract:本实验报告旨在介绍MIPS（Microprocessor without Interlocked Pipeline Stages）架构及其在计算机体系结构课程中的应用。
通过实验，我们将了解MIPS指令集架构的基本原理和实现，以及如何使用MIPS模拟器进行程序设计和调试。
本报告将详细介绍MIPS架构的特点、指令集、寄存器组、内存模型等内容，并通过实验结果分析MIPS在计算机体系结构中的重要性和应用价值。
Introduction:MIPS（Microprocessor without Interlocked Pipeline Stages）是一种精简指令集计算机（RISC）架构，广泛应用于嵌入式系统和高性能计算领域。
在计算机体系结构课程中，学习MIPS架构可以帮助学生深入理解计算机的工作原理和指令级并行处理技术。
通过实验，学生可以通过模拟器编写和调试MIPS汇编程序，加深对计算机体系结构的理解。
MIPS Architecture:MIPS架构采用精简指令集（RISC）的设计理念，包括32位寄存器、固定长度的指令格式和简单的指令集。
MIPS架构的特点包括高性能、低功耗、易于实现和优化等优点，因此在嵌入式系统和高性能计算领域得到广泛应用。
MIPS指令集包括算术运算指令、逻辑运算指令、数据传输指令、控制流指令等，能够满足各种计算需求。
MIPS Simulator:为了方便学生学习和实验MIPS架构，通常会使用MIPS模拟器进行程序设计和调试。
MIPS模拟器可以模拟MIPS处理器的运行过程，包括指令执行、寄存器操作、内存访问等，帮助学生理解MIPS指令集的工作原理和实现过程。
通过MIPS模拟器，学生可以编写和调试MIPS汇编程序，加深对计算机体系结构的理解。
Experiment Results:通过实验，我们学习了MIPS架构的基本原理和实现，包括指令集、寄存器组、内存模型等内容。
mips运算器设计的实验报告
mips运算器设计的实验报告MIPS运算器设计的实验报告一、引言MIPS（Microprocessor without Interlocked Pipelined Stages）是一种常见的指令集架构，被广泛应用于计算机体系结构课程中。
本实验报告旨在设计一个基于MIPS指令集架构的运算器，并对其进行详细的介绍和分析。
二、设计目标本次实验的设计目标是实现一个能够完成MIPS指令集中的算术和逻辑运算的运算器。
具体包括实现加法、减法、乘法、除法、与、或、非等运算操作，并能够正确处理各种边界情况。
三、设计原理1. 指令解析：首先，需要对输入的指令进行解析，提取出操作码和操作数。
根据操作码的不同，运算器将执行不同的运算操作。
2. 运算操作：根据操作码，运算器将执行相应的算术或逻辑运算操作。
这些操作包括加法、减法、乘法、除法、与、或、非等。
3. 结果返回：运算器将计算得到的结果返回给用户。
四、设计实现1. 指令解析：运算器首先从输入中提取出操作码和操作数。
操作码决定了运算器将执行哪种运算操作，而操作数则是参与运算的数值。
2. 运算操作：根据操作码的不同，运算器将执行相应的算术或逻辑运算操作。
例如，如果操作码是加法，则运算器将执行加法操作，并将操作数相加得到结果。
3. 结果返回：运算器将计算得到的结果返回给用户，用户可以通过输出端口获取结果。
五、实验结果经过设计和实现，本次实验成功地实现了基于MIPS指令集架构的运算器。
运算器能够正确地执行加法、减法、乘法、除法、与、或、非等运算操作，并能够处理各种边界情况。
经过多次测试，运算器的运算结果准确无误。
六、实验分析通过本次实验，我深入了解了MIPS指令集架构以及运算器的设计原理和实现方法。
在实验过程中，我遇到了一些问题，例如如何正确解析指令、如何处理边界情况等。
通过不断的调试和优化，我最终解决了这些问题，并成功实现了运算器。
七、实验总结本次实验使我对MIPS指令集架构和运算器的设计有了更深入的了解。
mips 实验报告
mips 实验报告MIPS 实验报告摘要：本实验报告介绍了MIPS（Microprocessor without Interlocked Pipeline Stages）处理器的基本结构和工作原理，以及在实验中对MIPS处理器进行了仿真和验证的过程和结果。
通过本次实验，我们深入了解了MIPS处理器的指令集架构、流水线设计和性能特点，同时也对计算机体系结构有了更深入的认识。
1. 背景MIPS处理器是一种经典的RISC（Reduced Instruction Set Computer）架构的处理器，其设计简洁高效，广泛应用于嵌入式系统和高性能计算领域。
MIPS处理器采用了五级流水线结构，包括取指、译码、执行、访存和写回等阶段，能够实现指令级并行和流水线加速，提高了处理器的运行效率和性能。
2. 实验目的本次实验旨在通过对MIPS处理器的仿真和验证，加深对计算机体系结构和处理器设计的理解，掌握MIPS指令集架构的特点和流水线设计的原理，培养学生的计算机系统分析和设计能力。
3. 实验内容本次实验主要包括以下内容：（1）MIPS处理器的指令集架构和寄存器组设计；（2）MIPS处理器的流水线结构和控制信号设计；（3）使用Verilog HDL对MIPS处理器进行建模和仿真；（4）通过仿真验证MIPS处理器的正确性和性能。
4. 实验步骤（1）熟悉MIPS指令集架构和寄存器组设计；（2）设计MIPS处理器的流水线结构和控制信号；（3）使用Verilog HDL对MIPS处理器进行建模和仿真；（4）编写测试程序，对MIPS处理器进行功能验证和性能评估；（5）分析仿真结果，验证MIPS处理器的正确性和性能。
5. 实验结果通过对MIPS处理器的仿真和验证，我们得到了以下实验结果：（1）MIPS处理器能够正确执行各类指令，并能够实现指令级并行和流水线加速；（2）MIPS处理器的性能优秀，能够在较短的时钟周期内完成指令的执行；（3）MIPS处理器的流水线结构设计合理，能够有效提高处理器的运行效率和性能。
CPU实验——单周期MIPS处理器设计
单周期MIPS处理器设计实验报告完成人：笪腾飞2012011263一、实验目的1、设计一个32位的单周期MIPS处理器，具备定时器、数码管等外设；2、编写一个编译器，可以将mips代码编译为二进制机器码；3、编写一个计算两个整数的最大公约数的汇编程序。
二、设计方案根据理论课所学的单周期MIPS处理器数据通路的知识，结合本次试验的具体要求，最终设计方案如下：1、系统时钟为了综合后能够在开发板上正确运行程序，我们决定采取50MHz的CPU时钟，因此编写了一个时钟分频模块，对开发板提供的100MHz时钟进行二分频，从而得到50MHz时钟。
2、PC产生模块原理图如下：如上图左半部分所示，多路选择器由一个always语句中的if…else if…else语句实现。
其中，将ALU中的加减法部分提取出来实现一个加法器，用于产生PC+4和ConBA两个PC来源。
将I型指令中的16位立即数左移两位后再符号位扩展成32位地址，与PC+4相加得到分支地址ConBA。
将跳转指令中的26位目标地址左移两位后，与当前PC的高四位拼接得到跳转地址JT。
将第一个操作数寄存器中的值取出作为PC的一个输入，这是为了实现jr和jalr指令，从$Xp和$Ra寄存器中读取跳转地址。
ILLOP和XADR分别是发生中断和异常时的跳转地址。
下一指令地址的选择由PCSrc决定，而PCSrc是译码后由控制信号模块根据每条指令的操作码(opcode)和函数码(funct)产生。
3、译码模块原理图如上图右半部分所示，将PC作为ROM模块的地址输入，输出即为PC所对应的指令。
分别取出指令中的某些片段，得到$Rs，$Rt，$Rd，shamt，funct，16位立即数和26位跳转地址。
4、控制模块控制模块即控制信号产生模块，六位操作码OpCode，六位函数码[5:0] Funct，定时器中断信号irq和PC最高位PC31作为输入，输出为以下控制信号：(1) R型指令指示信号IsR，值为1表示当前指令为R型指令，否则非R型指令；(2) PC产生的选择信号[2:0] PCSrc，取值0,1,2,3,4及其它，分别选择下一指令不同的PC；(3) 目的寄存器选择信号[1:0]RegDst，被写入的寄存器有四种选择：$Rd,$Rt,$Ra,$Xp，分别由RegDst不同取值完成选择；(4) 写寄存器使能信号RegWr，值为1表示允许对寄存器进行写操作；(5) ALU第一个操作数选择信号ALUSrc1，值为1表示选择将移位量shamt进行0扩展后作为输入，值为0表示将$Rs寄存器中的值作为输入；(6) ALU第一个操作数选择信号ALUSrc1，值为1表示选择将扩展后的32位立即数作为输入，值为0表示将$Rt寄存器中的值作为输入;(7) ALU运算控制信号[5:0] ALUFunc，作为ALU的输入选择不同的运算操作；(8) 有无符号数指示信号Sign，值为1表示有符号数，值为0表示无符号数；(9) 写存储器使能信号MemWr，值为1表示允许对存储器进行写操作；(10) 读存储器使能信号MemRd，值为1表示允许对存储器进行读操作；(11) 写寄存器值的选择信号[1:0] MemToReg，选择ALU结果，存储器读取结果和PC+4其中之一作为写入目的寄存器的值；(12) 符号位扩展指示信号EXTOp，值为1表示对16位立即数进行符号位扩展，值为0表示0扩展；(13) 立即数高位取指令指示信号LUOp，值为1表示当前指令为lui指令，选择将立即数载入高16位低位填0的32位立即数作为ALU输入，值为0表示将正常扩展后的32位立即数作为ALU输入；控制信号的具体产生过程此处略去，在控制信号说明文件中进行详述。
MIPS单周期CPU实验报告
《计算机组成原理实验》实验报告（实验二）学院名称：专业（班级）：学生姓名：学号：时间：2017 年11 月25 日成绩: 实验二：单周期CPU设计与实现一.实验目的(1) 掌握单周期CPU数据通路图的构成、原理及其设计方法；(2) 掌握单周期CPU的实现方法，代码实现方法；(3) 认识和掌握指令与CPU的关系；(4) 掌握测试单周期CPU的方法；(5) 掌握单周期CPU的实现方法。
二.实验内容设计一个单周期的MIPSCPU，使其能实现下列指令：==> 算术运算指令==> 逻辑运算指令功能：rd←rs | rt；逻辑或运算。
==>移位指令==>比较指令==> 存储器读/写指令将rt寄存器的内容保存到rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中。
即读取rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中的数，然后保存到rt寄存器中。
==> 分支指令功能：if(rs=rt) pc←pc + 4 + (sign-extend)immediate <<2 else pc ←pc + 4特别说明：immediate是从PC+4地址开始和转移到的指令之间指令条数。
immediate 符号扩展之后左移2位再相加。
为什么要左移2位？由于跳转到的指令地址肯定是4的倍数（每条指令占4个字节），最低两位是“00”，因此将immediate放进指令码中的时候，是右移了2位的，也就是以上说的“指令之间指令条数”。
12特别说明：与beq不同点是，不等时转移，相等时顺序执行。
功能：if(rs>0) pc←pc + 4 + (sign-extend)immediate <<2 else pc ←pc + 4==>跳转指令==> 停机指令三.实验原理1.时间周期：单周期CPU指的是一条指令的执行在一个时钟周期内完成，然后开始下一条指令的执行，即一条指令用一个时钟周期完成。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
类MIPS单周期微处理器设计实验报告专业：电子信息工程班级：卓越1201班学号：U*********姓名：***一、实验目的1.了解微处理器的基本结构2.掌握哈佛结构的计算机工作原理3.学会设计简单的微处理器4.了解软件控制硬件工作的基本原理二、实验任务利用HDL语言，基于Xilinx FPGA nexys4实验平台，设计一个能够执行以下MIPS指令集的单周期类MIPS处理器，要求完成所有支持指令的功能仿真，验证指令执行的正确性，要求编写汇编程序将本人学号的ASCII码存入RAM的连续内存区域——支持基本的内存操作如lw，sw指令——支持基本的算术逻辑运算如add，sub，and，or，slt，andi指令——支持基本的程序控制如beq，j指令三、微处理器各模块设计各模块的框图结构如上图所示。
由图可知，该处理器包含指令存储器、数据存储器、寄存器组、ALU单元、符号数扩张、控制器、ALU控制译码以及多路复用器等。
图中还忽略了一个单元：时钟信号产生器，而且以上各个部件必须在时钟信号的控制下协调工作。
1.指令存储器的设计指令寄存器为ROM类型的存储器，为单一输出指令的存储器。
因此其对外的接口为clk、存储器地址输入信号（指令指针）以及数据输出信号（指令）。
（1）在IP wizard 中配置ROM，分配128个字的存储空间，字长为32位宽。
（2）选择输入具有地址寄存功能，只有当时钟上升沿有效时，才进行数据的输出。
（3）配置ROM内存空间的初始化COE文件。
最后单击Generate按钮生成IROM模块。
2.数据存储器的设计数据存储器为RAM类型的存储器，并且需要独立的读写控制信号。
因此其对外的接口输入信号为clk、we、datain、addr；输出信号为dataout。
数据存储器基本建立过程同ROM的建立。
3.寄存器组设计寄存器组是指令操作的主要对象，MIPS中一共有32个32位寄存器。
在指令的操作过程中需要区分Rs、Rt、Rd的地址和数据，并且Rd的数据只有在寄存器写信号有效时才能写入，因此该模块的输入为clk、RegWriteAddr、RegWriteData、RegWriteEn、RsAddr、RtAddr、reset；输出信号为RsData、RtData。
由于$0一直输出0，因此当RsAddr、RtAddr为0时，RsData以及RtData 必须输出0，否则输出相应地址寄存器的值。
另外，当RegWriteEn有效时，数据应该写入RegWriteAddr寄存器。
并且每次复位时所有寄存器都清零。
代码如下：module regFile(input clk,input reset,input [31:0] regWriteData,input [4:0] regWriteAddr,input regWriteEn,output [31:0] RsData,output [31:0] RtData,input [4:0] RsAddr,input [4:0] RtAddr);reg[31:0] regs[0:31];assign RsData = (RsAddr == 5'b0)?32'b0:regs[RsAddr];assign RtData = (RtAddr == 5'b0)?32'b0:regs[RtAddr];integer i;always @(posedge clk)beginif(!reset)beginif(regWriteEn==1)beginregs[regWriteAddr]=regWriteData;endendelsebeginfor(i=0;i<31;i=i+1)regs[i]=0;regs[31]=32'hffffffff;endendendmodule4.ALU设计在这个简单的MIPS指令集中，微处理器支持add、sub、and、or、slt运算指令，需要利用ALU单元实现运算，同时数据存储指令sw、lw也需要ALU单元计算存储器地址，条件跳转指令beq需要ALU来比较两个寄存器是否相等。
所有这些指令包含的操作为加、减、与、或小于设置5种不同的操作。
该模块根据输入控制信号对输入数据进行相应的操作，并获得输出结果以及零标示，由于MIPS处理器ALU单元利用4根输入控制线的译码决定执行何种操作，因此该模块的接口为：输入：input1(32bit),input2(32bit),aluCtr(4bit)输出：zero(1bit),alluRes(32bit)代码如下：module ALU(input [31:0] input1,input [31:0] input2,input [3:0] aluCtr,output [31:0] aluRes,output zero);reg zero;reg[31:0] aluRes;always @(input1 or input2 or aluCtr)begincase(aluCtr)4'b0110:beginaluRes=input1-input2;if(aluRes==0)zero=1;elsezero=0;end4'b0010:aluRes=input1+input2;4'b0000:aluRes=input1&input2;4'b0001:aluRes=input1|input2;4'b1100:aluRes=~(input1|input2);4'b0111:beginif(input1<input2)aluRes = 1;enddefault:aluRes = 0;endcaseendendmodule5.ALU控制设计制信号。
它们之间的对应关系如表所示：因此该模块的主要功能就是根据译码控制单元产生2位操作码以及6位功能码产生4位ALU控制信号，接口为：输入：aluop(2bit),funt(6bit)输出：aluctr(4bit)代码为：module aluctr(input [1:0] ALUOp,input [5:0] funct,output [3:0] ALUCtr);reg[3:0] ALUCtr;always @(ALUOp or funct)casex({ALUOp,funct})8'b00xxxxxx:ALUCtr=4'b0010;8'b01xxxxxx:ALUCtr=4'b0110;8'b11xxxxxx:ALUCtr=4'b0000;8'b10xx0000:ALUCtr=4'b0010;8'b10xx0010:ALUCtr=4'b0110;8'b10xx0100:ALUCtr=4'b0000;8'b10xx0101:ALUCtr=4'b0001;8'b10xx1010:ALUCtr=4'b0111;endcaseendmodule6.控制器设计控制器输入为指令的opCode字段，即操作码。
操作码经过主控制单元的译码，给ALUCtr、Data、Memory、Registers、Muxs等部件输出正的控制信号。
微处理器在执行不同指令时，哥哥控制信号相对应的状态表如下：因此该模块的接口为：输入：opcode(6bit)输出：alusrc,memtoreg,regwrite,memread,memwrite,branch,,aluop[1:0],jmp 代码为：module ctr(input [5:0] opCode,output regDst,output aluSrc,output memToReg,output regWrite,output memRead,output memWrite,output branch,output [1:0] aluop,output jmp);reg regDst;reg aluSrc;reg memToReg;reg regWrite;reg memRead;reg memWrite;reg branch;reg[1:0] aluop;reg jmp; always @(opCode) begincase(opCode)6'b000010://jmpbeginregDst=0;aluSrc=0;memToReg=0;regWrite=0;memRead=0;memWrite=0;branch=0;aluop=2'b00;jmp=1;end6'b000000://RbeginregDst=1;aluSrc=0;memToReg=0;regWrite=1;memRead=0;memWrite=0;branch=0;aluop=2'b10;jmp=0;end6'b100011://lwbeginregDst=0;aluSrc=1;memToReg=1;regWrite=1;memRead=1;memWrite=0;branch=0;aluop=2'b00;jmp=0;end6'b101011://sw beginregDst=0; aluSrc=1; memToReg=0; regWrite=0; memRead=0; memWrite=1; branch=0; aluop=2'b00; jmp=0;end6'b000100://beq beginregDst=0; aluSrc=0; memToReg=0; regWrite=0; memRead=0; memWrite=0; branch=1; aluop=2'b01; jmp=0;end6'b001100://andi beginregDst=0; aluSrc=1; memToReg=0; regWrite=1; memRead=0; memWrite=0; branch=0; aluop=2'b11; jmp=0;enddefault:beginregDst=0; aluSrc=0;memToReg=0;regWrite=0;memRead=0;memWrite=0;branch=0;aluop=2'b00;jmp=0;endendcaseendendmodule7.符号数扩展将16位有符号扩展为32位有符号数。
带符号扩展只需要在前面补足符号即可。
代码为：module signext(input [15:0] inst,output [31:0] data);assign data=inst[15:15]?{16'hffff,inst}:{16'h0000,inst};endmodule8.顶层模块顶层模块需要将前面多个模块实例化，通过导线以及多路复用器将各个部件连接起来，并且在时钟的控制下修改PC的值，PC是一个32位的寄存器，每个时钟沿自动增加4。