数字电子课设：简易数字频率计设计报告
数字电路课程设计——数字频率计设计报告
数字电路课程设计——数字频率计设计报告数字频率计摘要本文介绍了一种基于TTL系列芯片的简易数字频率计。
数字频率计应用所学的数字电路知识进行设计。
电路由放大整形电路、时基电路、逻辑控制电路、计数锁存电路及译码显示电路组成。
能够较精准的测量幅值在0.2V~5V的正弦波、三角波、方波的频率。
测量范围能够达到1Hz~9999Hz。
关键词:频率计，TTL芯片，数字电路AbstractIn this paper,a design of simple digital cymometer based on the TTL serises chips was described.This design is based on the knowledge about the digital circuit we learned.It consists of amplifier and shaping circuit , time-base circuit, control circuit, latch circuit and decoding count show circuit.It can be used to accurately detect the frequency of sine wave, triangle wave and square wave accurately that the amplitudeis between 0.2V and 5V. Detecting range can be achieved 1Hz ~ 9.99kHz..Key words: cymometer, the TTL series chips,digital circuit目录摘要 ..................................................................... .......................................................................I关键词 ..................................................................... . (I)Abstract ........................................................... ........................................................................ .. II引言 ..................................................................... . (1)总体方案设计 ..................................................................... ................................................ 2 12 单元电路设计 ..................................................................... (3)2.1 放大整形电路 ..................................................................... .. (3)2.1.1 方案一 ..................................................................... (3)2.1.2 方案二 ..................................................................... (4)2.1.3 方案对比...................................................................... .. (4)2.2 时基电路 ..................................................................... . (5)2.2.1 方案一 ..................................................................... (5)2.2.2 方案二 ..................................................................... (5)2.2.3 方案对比...................................................................... .. (6)2.3 逻辑控制电路 ..................................................................... .. (6)2.4 计数器 ..................................................................... . (7)2.5 锁存器 ..................................................................... . (8)主要参数计算 ..................................................................... ................................................ 9 33.1 时基电路参数 ..................................................................... .. (9)3.2 逻辑控制电路 ..................................................................... ...................................... 9 4 总体电路设计 ..................................................................... .............................................. 10 5 仿真结果 ..................................................................... (12)6 实物测试结果分析 ..................................................................... ...................................... 14 7 体会与心得 ..................................................................... .................................................. 15 8 参考文献 ..................................................................... (16)附录一电路实物图 ..................................................................... ........................................... 17 附录二元件清单 ..................................................................... .. (18)引言在电子技术中，频率是一个重要参量。
简易数字频率计设计-现代电子设计课程设计报告
河南科技大学课程设计说明书课程名称＿＿现代电子系统课程设计＿＿题目＿＿＿简易数字频率计设计＿＿学院＿＿＿电子信息工程学院＿＿＿班级＿电子信息科学与技术091班＿学生姓名＿＿＿＿＿李可以＿＿＿＿＿＿指导教师＿＿齐晶晶、张雷鸣＿＿＿日期2012.12.21课程设计任务书（指导教师填写）课程设计名称现代电子系统课程设计学生姓名李可以专业班级电信科091 设计题目简易数字频率计设计一、课程设计目的掌握高速AD的使用方法；掌握频率计的工作原理；掌握GW48_SOPC实验箱的使用方法；了解基于FPGA的电子系统的设计方法。
二、设计内容、技术条件和要求设计一个具有如下功能的简易频率计。
（1）基本要求：a．被测信号的频率范围为1～20kHz，用4位数码管显示数据，十进制数值显示。
b．被测信号为幅值1～3V的方波、脉冲信号。
c．具有超量程警告（可以用LED灯显示，也可以用蜂鸣器报警）。
d．当测量脉冲信号时，能显示其占空比（精度误差不大于1%）。
（2）发挥部分a．修改设计，实现自动切换量程。
b．扩宽被测信号能测量正弦波、三角波。
c．其它。
三、时间进度安排布置课题和讲解：1天查阅资料、设计：4天实验：3天撰写报告：2天四、主要参考文献何小艇《电子系统设计》浙江大学出版社 2008.1潘松黄继业《EDA技术实用教程》科学出版社 2006.10齐晶晶《现代电子系统设计》实验指导书电工电子实验教学中心 2009.8指导教师签字： 2012年 12月3日摘要频率计是数字电路中的一个典型应用，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，频率测量在科技研究和实际应用中的作用日益重要。
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。
随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言。
将使整个系统大大简化。
数字电子课设：数字频率计课程设计报告
数字频率计设计报告设计内容：1、测量信号：方波、正弦波、三角波；2、测量频率范围:1Hz~9999Hz；3、显示方式：4位十进制数显示；4、时基电路由由555构成的多谐振荡器产生〔当标准时刻的精度要求较高时，应通过晶体振荡器分频获得〕；5、当被测信号的频率超出测量范围时，报警。
设计报告书写格式：1、选题介绍和设计系统实现的功能；2、系统设计结构框图及原理；3、采纳芯片简介；4、设计的完整电路以及仿真结果；5、Protel绘制的电路原理图；6、制作的PCB；7、课程设计过程心得体会〔负责了哪些内容、学到了什么、碰到的难题及解决方法等〕。
电子课程设计过程：系统设计→在Multisim2001下仿真→应用Protel99SE绘制电路原理图→制作PCB→撰写设计报告简易数字频率计课程设计报告第一章技术指标1.1整体功能要求1.2系统结构要求1.3电气指标1.4扩展指标1.5设计条件第二章整体方案设计2.1算法设计2.2整体方框图及原理第三章单元电路设计3.1时基电路设计3.2闸门电路设计3.3操纵电路设计3.4小数点显示电路设计3.5整体电路图3.6整机原件清单第四章测试与调整4.1时基电路的调测4.2显示电路的调测4-3计数电路的调测4.4操纵电路的调测4.5整体指标测试第五章设计小结5.1设计任务完成情况5.2咨询题及先进5.3心得体会第一章技术指标1.整体功能要求频率计要紧用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。
其扩展功能能够测量信号的周期和脉冲宽度。
2.系统结构要求数字频率计的整体结构要求如图。
图中被测信号为外部信号，送进测量电路进行处理、测量，档位转换用于选择测试的名目------频率、周期或脉宽，要是测量频率因此进一步选择档位。
3.1被测信号波形：正弦波、三角波和矩形波。
3.2测量频率范围：分三档：1Hz~999Hz0.01kHz~9.99kHz0.1kHz~99.9kHz3.3测量周期范围：1ms~1s。
简易数字频率计设计报告
简易数字频率计设计报告目录一.设计任务和要求 (2)二.设计的方案的选择与论证 (2)三.电路设计计算与分析 (4)四.总结与心得..................................... 错误！未定义书签。
2五.附录........................................... 错误！未定义书签。
3六.参考文献....................................... 错误！未定义书签。
8一、 设计任务与要求1.1位数：计4位十进制数。
1.2.量程第一档 最小量程档，最大读数是9.999KHZ ，闸门信号的采样时间为1S. 第二档 最大读数是99.99KHZ ，闸门信号采样时间为0.1S.第三档 最大读数是999.9KHZ ，闸门信号采样时间为10mS.第四档 最大读数是9999KHZ ，闸门信号采样时间为1mS.1.3 显示方式（1）用七段LED 数码管显示读数，做到能显示稳定，不跳变。
（2）小数点的位置随量程的变更而自动移动（3）为了便于读数，要求数据显示时间在0.5-5s 内连续可调1.4具有自检功能。
1.5被测信号为方=方波信号二、设计方案的选择与论证2.1 算法设计频率是周期信号每秒钟内所含的周期数值。
可根据这一定义采用如图 2-1所示的算法。
图2-2是根据算法构建的方框图。
被测信号图2-2 频率测量算法对应的方框图 输入电路 闸门 计数电路 显示电路闸门产生整体方框图及原理频率测量：测量频率的原理框图如图2-3.测量频率共有3个档位。
被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。
时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。
被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。
周期测量：测量周期的原理框图2-4.测量周期的方法与测量频率的方法相反，即将被测信号经整形、二分频电路后转变为方波信号。
数电课程设计报告-数字频率计
数电课程设计报告：频率计目录一、设计指标二、系统概述1.设计思想2.可行性论证3.工作过程三、单元电路设计与分析1.器件选择2.设计及工作原理分析四、电路的组构与调试1.遇到的问题2.现象记录及原因分析3.解决与结果4.功能的测试方法、步骤、设备、记录的数据五、总结1.体会2.电路总图六、参考文献一、设计指标设计指标：要求设计一个测量TTL方波信号频率的数字系统。
测试值采用4个LED七段数码管显示，并以发光二极管只是测量对象（频率）的单位：Hz、kHz。
频率的测量范围有四档量程。
1）测量结果显示四位有效数字，测量精度为万分之一。
2）频率测量范围：100.1Hz——999.9kHz，分为：第一档：100.0Hz——999.9Hz第二档：1.000kHz——9.999kHz第三档：10.00kHz——99.99kHz第四档：100.0kHz——999.9kHz3）量程切换可以采用两个按键SWB、SWA手动切换。
扩展要求：一、当被测频率大于999.9kHz，超出最大值时，设置亮一个警灯，并同时发出报警声音。
二、自动切换量程提示：1.计数器计到9999时，产生溢出信号CO，启动量程加档。
2.显示不足4位有效数字时量程减档。
三、各量程输出信号的频率最高位有效数字为1、2、3、4、5、6、7、8、9。
二、系统概述1.设计思想周期性信号频率可通过记录信号在1s内的周期数来确定其频率。
累计标准时间Ts中被测信号的脉冲个数Nx，被测信号频率：fx≈Nx/Ts测量时间Ts选择：由于测量时间Ts需要根据被测信号的频率切换，所以通常对振荡时钟进行分频以获得不同的定时时间。
采样定时、显示锁存、计数器清零的控制时序波形图2.可行性论证用计数器实现记录周期数的功能；用时基信号产生计数时间作为采样时间；用四位动态扫描通过数码管显示结果；因为如果计数器直接把数据输入到数码管显示，那么数码管的数据就会不断变化，累计增加的情况，所以采用锁存器，在每个时间信号内，通过一个高电平使能有效，将计数器的数值锁存到寄存器或者锁存器；为了不要让每次锁存的数据会比上次增加一个基数，而计数器的连续计数累积计数，所以要对每次锁存后立即清零，让计数器从零开始计数。
数频率计的设计实验报告
数频率计的设计实验报告一、实验目的本实验的目的是设计并实现一个能够准确测量输入信号频率的数频率计。
通过本次实验，深入理解频率测量的原理和方法，掌握数字电路的设计与实现技能，提高解决实际问题的能力。
二、实验原理频率是指单位时间内信号周期性变化的次数。
数频率计的基本原理是在给定的时间间隔内对输入信号的脉冲个数进行计数，然后根据时间间隔和计数值计算出输入信号的频率。
常见的数频率计测量方法有直接测频法和间接测频法。
直接测频法是在单位时间内（通常为 1 秒）对输入信号的脉冲进行计数，得到的计数值即为输入信号的频率。
间接测频法是先测量输入信号的周期，然后通过计算周期的倒数得到频率。
在本实验中，我们采用直接测频法。
使用计数器对输入信号在 1 秒内的脉冲个数进行计数，计数结果通过数码管显示出来，即为输入信号的频率值。
三、实验设备与器材1、数字电路实验箱2、示波器3、函数信号发生器4、集成电路芯片（如计数器、译码器、数码管驱动芯片等）5、电阻、电容、导线等四、实验设计1、计数器模块选用合适的计数器芯片，如 74LS160 十进制计数器。
通过级联多个计数器实现对较大频率范围的测量。
2、控制模块设计一个控制电路，产生 1 秒的测量时间间隔。
可以使用 555 定时器和相关的电阻、电容组成单稳态触发器来实现。
3、显示模块选用数码管作为频率显示器件。
使用译码器芯片（如 74LS48）将计数器的输出转换为数码管的驱动信号。
五、实验步骤1、按照设计原理图在实验箱上连接电路，确保连接正确无误。
2、打开函数信号发生器，产生一个已知频率的正弦波信号，作为输入信号。
3、接通实验箱电源，观察数码管的显示值。
4、调整输入信号的频率，观察数码管显示值的变化，并与已知频率进行对比，验证测量的准确性。
5、使用示波器同时观察输入信号和计数器的输出信号，检查电路的工作状态。
六、实验结果与分析1、当输入信号频率较低时，测量结果较为准确，与已知频率的误差较小。
简易数字频率计(数字电路课程设计)
数字电路课程设计报告1)设计题目简易数字频率计2)设计任务和要求要求设计一个简易的数字频率计，测量给定信号的频率，并用十进制数字显示，具体指标为：1)测量范围：1H Z—9.999K H Z，闸门时间1s；10 H Z—99.99K H Z，闸门时间0.1s；100 H Z—999.9K H Z，闸门时间10ms；1 K H Z—9999K H Z，闸门时间1ms；2)显示方式：四位十进制数3)当被测信号的频率超出测量范围时,报警.3)原理电路和程序设计：（1）整体电路数显式频率计电路（2）单元电路设计；（a）时基电路信号号(b)放大逻辑电路信号通信号(c)计数、译码、驱动电路号（3）说明电路工作原理;四位数字式频率计是由一个CD4017（包含一个计数器和一个译码器）组成逻辑电路，一个555组成时基电路，一个9014形成放大电路，四个CD40110（在图中是由四个74LS48、四个74LS194、四个74LS90组成）及数码管组成。
两个CD40110串联成一个四位数的十进制计数器，与非门U1A、U1B构成计数脉冲输入电路。
当被测信号从U1A输入，经过U1A、U1B两级反相和整形后加至计数器U13的CP+，通过计数器的运算转换，将输入脉冲数转换为相应的数码显示笔段，通过数码管显示出来，范围是1—9。
当输入第十个脉冲，就通过CO输入下一个CD40110的CP+，所以此四位计数器范围为1—9999。
其中U1A与非门是一个能够控制信号是否输入的计数电路闸门，当一个输入端输入的时基信号为高电平的时候，闸门打开，信号能够通过；否则不能通过。
时基电路555与R2、R3，R4、C3组成低频多谐振荡器，产生1HZ的秒时基脉冲，作为闸门控制信号。
计数公式：]3)2243[(443.1CRRRf++=来确定。
与非门U2A与CD4017组成门控电路，在测量时，当时基电路输出第一个时基脉冲并通过U2A反相后加至CD4017的CP，CD4017的2脚输出高电平从而使得闸门打开。
简易数字频率计设计报告
根据系统设计要求， 需要实现一个 4 位十进制数字频率计， 其原理框 图如图 1 所示。
主要由脉冲发生器电路、 测频控制信号发生器电路、 待测 信号计数模块电路、 锁存器、 七段译码驱动电路及扫描显示电路等模块组 成。
由于是4位十进制数字频率计， 所以计数器CNT10需用4个，7段显示译 码器也需用4个。
频率测量的基本原理是计算每秒钟内待测信号的脉冲个 数。
为此，测频控制信号发生器 F_IN_CNT 应设置一个控制信号时钟CLK ， 一个计数使能信号输出端EN 、一个与EN 输出信号反 向的锁存输出信号 LOCK 和清零输出信号CLR 。
若CLK 的输入频率为1HZ ，则输出信号端EN 输出 一个脉宽恰好为1秒的周期信号， 可以 作为闸门信号用。
由它对频率计的 每一个计数器的使能端进行同步控制。
当EN 高电平时允许计数， 低电平时 住手计数，并保持所计的数。
在住手计数期间，锁存信号LOCK 的上跳沿 将计数器在前1秒钟的计数值锁存进4位锁存器LOCK ，由7段译码器译出 并稳定显示。
设置锁存器的好处是： 显示的数据稳定， 不会由于周期性的标准时钟 CLKEN待测信号计数电路脉冲发 生器待测信号F_INLOCK锁存与译 码显示驱 动电路测频控制信 号发生电路CLR扫描控制数码显示清零信号而不断闪烁。
锁存信号之后，清零信号CLR对计数器进行清零，为下1秒钟的计数操作作准备。
时基产生与测频时序控制电路主要产生计数允许信号EN、清零信号CLR 和锁存信号LOCK。
其VHDL 程序清单如下：--CLK_SX_CTRLLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CLK_SX_CTRL ISPORT(CLK: IN STD_LOGIC;LOCK: OUT STD_LOGIC;EN: OUT STD_LOGIC;CLR: OUT STD_LOGIC);END;ARCHITECTURE ART OF CLK_SX_CTRL ISSIGNAL Q: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK)BEGINIF(CLK'EVENT AND CLK='1')THENIF Q="1111"THENQ<="0000";ELSEQ<=Q+'1';END IF;END IF;EN<=NOT Q(3);LOCK<=Q(3)AND NOT(Q(2))AND Q(1);CLR<=Q(3)AND Q(2)AND NOT(Q(1));END PROCESS;END ART;测频时序控制电路：为实现系统功能,控制电路模块需输出三个信号：一是控制计数器允许对被测信号计数的信号EN；二是将前一秒计数器的计数值存入锁存的锁存信号LOCK；三是为下一个周期计数做准备的计数器清零信号CLR。
课程设计实验报告(简易频率计)
实验二：简易电子琴一、实验目的（1）学习采用状态机方法设计时序逻辑电路。
（2）掌握ispLEVER 软件的使用方法。
（3）掌握用VHDL 语言设计数字逻辑电路。
（4）掌握ISP 器件的使用。
二、实验所用器件和设备在系统可编程逻辑器件ISP1032一片示波器一台万用表或逻辑笔一只TEC-5实验系统，或TDS-2B 数字电路实验系统一台三、实验内容设计一个简易频率计，用于测量1MHz 以下数字脉冲信号的频率。
闸门只有1s 一档。
测量结果在数码管上显示出来。
不测信号脉宽。
用一片ISP芯片实现此设计，并在实验台上完成调试。
实验设计：1.产生准确闸门信号（1s）。
100kHz时钟经100K分频（一次完成），再经2分频产生方波，1s 用于计数，1s用于显示结果（及清零）；2. 利用闸门信号控制一个计数器对被测脉冲信号进行计数， 1s内计数的结果就是被测信号的频率；3.每次对被测信号计数前，自动清零；4. 计数器采用十进制；5.显示频率值上下浮动，要修改源代码。
6.数码管高低位的接线。
VHDL源代码：library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity fget isport(clk:in std_logic; --输入时钟源 bclk:in std_logic;kout:out std_logic_vector(26 downto 0));end fget;architecture top of fget iscomponent divideport(clk1:in std_logic;cl:out std_logic;co:out std_logic;ro:out std_logic);end component;component gateport(bc1:in std_logic;cl1:in std_logic;co1:in std_logic;op:out std_logic_vector(26 downto 0));end component;component saveport(op1:in std_logic_vector(26 downto 0);ro1:in std_logic;eout:out std_logic_vector(26 downto 0));end component;signal scl:std_logic;signal sco:std_logic;signal sro:std_logic;signal sop:std_logic_vector(26 downto 0);BEGINu1:divide PORT MAP(clk,scl,sco,sro);u2:gate PORT MAP(bclk,scl,sco,sop);u3:save PORT MAP(sop,sro,kout);end;--闸门模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity gate isport(bc1:in std_logic;cl1:in std_logic;co1:in std_logic;op:out std_logic_vector(26 downto 0) --5个8421,一个七段译码);end;architecture art2 of gate iscomponent cnt10 --十进制计数模块port(clk2:in std_logic;en:in std_logic;--使能端clr:in std_logic;--重置qout:out std_logic_vector(3 downto 0 );cout:out std_logic);end component;component seventranse --七段模块port(clk6:in std_logic_vector(3 downto 0 );op2:out std_logic_vector(6 downto 0 ));end component;signal scout1:std_logic;--输出(十进制)signal scout2:std_logic;signal scout3:std_logic;signal scout4:std_logic;signal scout5:std_logic;signal scout6:std_logic;signal qout1:std_logic_vector(3 downto 0);--8421（下同）signal qout2:std_logic_vector(3 downto 0);signal qout3:std_logic_vector(3 downto 0);signal qout4:std_logic_vector(3 downto 0);signal qout5:std_logic_vector(3 downto 0);signal qout6:std_logic_vector(3 downto 0);signal op2: std_logic_vector(6 downto 0);--七段beginr1:cnt10 PORT MAP(bc1,co1,cl1,qout1,scout1);r2:cnt10 PORT MAP(scout1,co1,cl1,qout2,scout2);r3:cnt10 PORT MAP(scout2,co1,cl1,qout3,scout3);r4:cnt10 PORT MAP(scout3,co1,cl1,qout4,scout4);r5:cnt10 PORT MAP(scout4,co1,cl1,qout5,scout5);r6:cnt10 PORT MAP(scout5,co1,cl1,qout6,scout6);t1:seventranse PORT MAP(qout6,op2);process(co1)beginif (co1'event and co1='0') thenop<=op2&qout5&qout4&qout3&qout2&qout1;--结果显示end if;end process;end;--寄存器模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity save isport(op1:in std_logic_vector(26 downto 0);ro1:in std_logic;eout:out std_logic_vector(26 downto 0));end entity;architecture art4 of save issignal temp:std_logic_vector(26 downto 0);beginprocess(ro1)beginif ro1'event and ro1='1'then --上升沿判断temp<=op1;end if;eout<=temp;end process;end art4;--十进制计数器模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity cnt10 isport(clk2:in std_logic;en:in std_logic;clr:in std_logic;qout:out std_logic_vector(3 downto 0 );cout:out std_logic);end entity;architecture art3 of cnt10 issignal temp:std_logic_vector(3 downto 0 );beginprocess(clk2,en,clr)beginif (clr='1') then --重置时清0temp<="0000";elsif (en='1') thenif(clk2'event and clk2='1')then --上升沿判断进位if(temp="1001")thentemp<="0000";elsetemp<=temp+1;end if;end if;end if;end process;qout<=temp;cout<='1' when temp="1001" else '0';end art3;--分频模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity divide isport(clk1:in std_logic;cl:out std_logic;co:out std_logic;ro:out std_logic);end;architecture art1 of divide issignal preclk:std_logic;signal temp1:std_logic;signal temp2:std_logic;beginp1: process(clk1) --先进行2500分频variable count:integer range 0 to 2500;beginif clk1'event and clk1='1'thenif count=2499 thencount:=0;preclk<='1';else count:=count+1;preclk<='0';end if;end if;end process;p2: process(preclk) --依次二分频实现闸门beginif preclk'event and preclk='1'thentemp2<=not temp2;end if;end process;p3: process(temp2)variable count2:std_logic;beginif temp2'event and temp2='1'thencount2:=not count2;if count2='1'thenco<='1';temp1<='0';else co<='0';temp1<='1';end if;end if;end process;p4:process(temp2)beginif (temp1='1' and temp2='0') thencl<='1';elsecl<='0';end if;end process;ro<=temp1;end;--七段译码器模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity seventranse isport(clk6:in std_logic_vector(3 downto 0 );op2:out std_logic_vector(6 downto 0 ));end entity;architecture art5 of seventranse isbeginprocess(clk6)begincase clk6 iswhen "0000"=> op2<="1111110";when "0001"=> op2<="0110000";when "0010"=> op2<="1101101";when "0011"=> op2<="1111001";when "0100"=> op2<="0110011";when "0101"=> op2<="1011011";when "0110"=> op2<="1011111";when "0111"=> op2<="1110000";when others=> op2<="0000000";end case;end process;end art5;四、实验小结：实验要求用闸门信号控制计数器计时，于是在十进制计数器模块中添加使能信号en（en=‘1’计数器进行加1 计数，en=‘0’时计数器保持），将闸门信号作为使能信号接入，即可实现1s计数，1s显示。
简易数字频率计课程设计报告
一、课题名称与技术要求<1>名称：简易数字频率计<2>主要技术指标和要求：1. 被测信号的频率X围100HZ～100KH2. 输入信号为正弦信号或方波信号3. 四位数码管显示所测频率，并用发光二极管表示单位4. 具有超量程报警功能二、摘要以门电路，触发器和计数器为核心，由信号输入、放大整形、闸门电路、计数、数据处理和数据显示等功能模块组成。
放大整型电路：对被测信号进行预处理；闸门电路：由与门电路通过控制开门关门，攫取单位时间内进入计数器的脉冲个数；时基信号：周期性产生一秒高电平信号；计数器译码电路：计数译码集成在一块芯片上，计单位时间内脉冲个数，把十进制计数器计数结果译成BCD码；显示：把BCD码译码在数码管显示出来。
关键字：比较器，闸门电路，计数器，锁存器，逻辑控制电路三、方案论证与选择<1>频率测量原理与方法对周期信号的测量方法，常用的有下述几种方法。
1、测频法（M法）对频率为f的周期信号，测频法的实现方法，是用以标准闸门信号对被测信号的重复周期数进行计数，当计数结果为N时，其频率为：f1=N1/TG。
TG为标准闸门宽度，N1是计数器计出的脉冲个数，设在TG期间，计数器的精确计数值为N，根据计数器的技术特性可知，N1的绝对误差是△N1=N ±1,N1的相对误差为&N1=（N1-N）/N=（N±1-N）/N=±1/N,由N1的相对误差可知，N（或N1）的数值愈大，相对误差愈小，成反比关系。
因此，在f已确定的条件下，为减小N1的相对误差，可通过增大TG的方法来降低测量误差。
但是，增大TG会使频率测量的响应时间长。
当TG为确定值时(通常取TG=1s)，则有f=N，固有f1的相对误差：&f1=(f1-f)/f=(f±1-f)/f=±1/f由上式可知，f1的相对误差与f成反比关系，即信号频率越高，误差越小；而信号频率越低，则测量误差越大。
简易数字频率计课程设计报告
简易数字频率计课程设计报告《简易数字频率计课程设计报告》一、设计目的和背景随着科技的不断发展和普及，计算机已经成为人们生活中不可或缺的一部分。
而数字频率计作为一种常见的电子测量仪器，在工业控制、电信通讯等领域有着广泛的应用。
本课程设计旨在通过设计一款简易的数字频率计，以帮助学生深入了解数字频率计的工作原理和设计方法。
二、设计内容和步骤1. 学习数字频率计的基本原理和工作方式：介绍数字频率计的基本功能、硬件组成和工作原理。
2. 设计数字频率计的主要电路：通过研究数字频率计的电路原理图，设计出适用于本设计要求的主要电路。
3. 制作数字频率计的原型：使用电子元器件将电路图中设计的电路进行实际制作，制作出数字频率计的原型。
4. 测试数字频率计的性能：通过对数字频率计进行各种频率波形的测试，验证其测量准确性和稳定性。
5. 优化和改进设计：根据测试结果和用户反馈，对数字频率计的电路和功能进行进一步优化和改进。
三、预期效果和评价标准通过本课程设计，预期学生能够掌握数字频率计的基本工作原理、主要电路设计和制作方法，并且能够针对实际需求进行优化和改进。
评价标准主要包括学生对数字频率计原理的理解程度、电路设计的准确性和创新性，以及对数字频率计性能进行测试和改进的能力。
四、开展方式和时间安排本课程设计可以结合理论学习和实践操作进行，建议分为以下几个阶段进行：1. 第一阶段（1周）：学习数字频率计的基本原理和工作方式。
2. 第二阶段（1周）：设计数字频率计的主要电路。
3. 第三阶段（2周）：制作数字频率计的原型，并进行性能测试。
4. 第四阶段（1周）：优化和改进数字频率计的设计。
总共需要约5周的时间来完成整个课程设计。
五、所需资源和设备1. 教材教辅资料：提供数字频率计的基本原理和电路设计方法的教材或教辅资料。
2. 实验设备和工具：数字频率计的主要电路所需的电子元器件、测试仪器和焊接工具等。
3. 实验环境：提供安全、稳定的实验室环境，以及必要的计算机软件支持。
简易数字频率计课程设计报告 .
目录第一章概述1.1 数字频率计功能及特点1.2 数字频率计应用意义第二章设计方案2.1 设计指标与要求2.2 设计原理2.3方案论证第三章数字频率计分析及参数设计3.1 电路基本原理3.2 时基电路设计3.3闸门电路设计3.4控制电路设计3.5 小数点显示电路设计3.6 整体电路图第四章设计总结4.1 整体电路图4.2 元器件列表4.3 设计心得与体会4.4 附录4.5 参考文献第一章、概述数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。
它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率，而且还可以测量它们的周期。
经过改装，可以测量脉冲宽度，做成数字式脉宽测量仪；可以测量电容做成数字式电容测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。
因此数字频率计在测量其他物理量如转速、振动频率等方面获得广泛应用。
1.1 整体功能及特点1，频率计主要用于测量正弦波、矩形波、三角波和尖脉冲及其它各种周期信号。
2，测量信号复制范围0.5-5v3，显示方式：四维十进制LED显示4，测量范围：1HZ-10HZ5,测量误差：≤±0.1%6，自动检测切换量程1.2 数字频率计应用意义数字频率计是一种应用很广泛的仪器电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。
数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。
集成电路的类型很多，从大的方面可以分为模拟电路和数字集成电路2大类。
数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。
一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的一个特点。
数字集成电路作为电子技术最重要的基础产品之一，已广泛地深入到各个领域。
第二章设计方案2.1 设计指标与要求2.1.1 设计指标1，频率计主要用于测量正弦波、矩形波、三角波和尖脉冲及其它各种周期信号。
数字频率计课程设计报告
THANKS
精度
精度是数字频率计的重要指标之一， 表示测量结果与真实值之间的接近程 度。提高精度的方法包括采用高精度 计数器、降低系统误差等。
分辨率
分辨率指数字频率计能够分辨的最小 频率间隔，与计数器的位数有关。
稳定性
稳定性指数字频率计在长时间使用过 程中保持其性能参数不变的能力。提 高稳定性的措施包括选用优质元器件 、优化电路设计等。
计数与显示
采用高速计数器对输入信号的脉冲进行计数，同 时将计数值实时显示在数码管或液晶屏幕上。
3
控制与处理
通过微处理器或单片机等控制核心，实现计数器 的启动、停止、清零等操作，并对计数值进行处 理，得到频率值。
关键技术参数
计数范围
数字频率计的计数范围决定了其能够 测量的频率范围，一般应满足实际需 求。
显示器
选用LED或LCD显示器，用于显示测量结果的频率值。
硬件电路图设计
电源电路
设计稳定的电源电路 ，为整个系统提供所 需的工作电压。
输入信号调理电路
根据实际需求设计输 入信号调理电路，包 括放大倍数、滤波截 止频率等参数的确定 。
微控制器电路
设计微控制器的最小 系统电路，包括晶振 、复位电路等。
02
数字频率计基本原理
频率定义及测量方法
频率定义
频率是单位时间内周期性信号重复的 次数，通常以赫兹（Hz）为单位表示 。
测量方法
频率的测量可以通过计数单位时间内 信号周期的个数来实现。常见的测量 方法包括直接计数法、测周法和等精 度测频法。
数字频率计工作原理
1 2
输入信号处理
数字频率计首先接收输入信号，经过放大、整形 等处理，将其转换为适合计数的脉冲信号。
数字电子电路课程设计报告——频率计
摘要在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。
测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。
电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。
直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。
本文阐述了用数字电路设计了一个简单的数字频率计的过程关键词：周期；数字频率计；波形仿真；目录一、课程设计目的 (2)二、设计任务与要求 (2)三、方案设计与论证 (3)四、单元电路设计与参数计算 (8)五、电路的安装与调试 (10)六、遇到问题的解决方法 (11)七、结论与心得 (11)八、参考文献 (12)数字频率计一、课程设计目的1)巩固和加深对或电子技术课程基本知识的理解，提高综合运用所学知识的能力。
2)提高独立解决工程实际问题的能力。
培养根据课题需要选用参考书、查阅手册、图表和文献资料的能力。
3)通过设计方案的分析比较、设计计算、元件选择及电路安装调试等环节，初步掌握简单实用电路的工程设计方法。
4)提高动手能力。
掌握常用仪器设备的正确使用方法，学会对简单实用电路的实验调试和对整机指标的测试方法。
5)能按课程设计任务书的要求编写设计说明书。
了解与课题有关的电路以及元器件的工程技术规范，能正确反映设计和实验成果，能正确绘制电路固等。
6)培养严肃认真的工作作风和科学态度。
通过课程设计实践，逐步建立正确的生产观点，经济观点，全局观点和安全用电、节约用电的观点。
二、设计任务与要求任务：设计并实现一个可以测量待测信号频率的数字显示的仪器要求和指标：1.测量范围 1Hz ~ 10kHz;2.分辨率1Hz;3.灵敏度 500mV;4.误差不大于 10-3。
三、方案设计与论证1、数字频率计的基本原理：频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。
简易数字频率计报告
长安大学电子技术课程设计课题名称简易数字频率计班级___ ______姓名____ _ ________指导教师日期____ ____声明：首先这个不是论文的格式，老师如果要求写论文就自己改吧！其次，老师都是按自己和往届的思路给分的，这篇老师的评分不高，祝大家好运了！一、课题名称与技术要求<1>名称：简易数字频率计<2>主要技术指标和要求：1. 被测信号的频率范围100HZ～100KH2. 输入信号为正弦信号或方波信号3. 四位数码管显示所测频率，并用发光二极管表示单位4. 具有超量程报警功能二、摘要本课题主要选择以集成芯片作为核心器件，设计了一个简易数字频率计，以门电路，触发器和计数器为核心，由信号输入、放大整形、闸门电路、计数、数据处理和数据显示等功能模块组成。
放大整型电路：对被测信号进行预处理；闸门电路：由与门电路通过控制开门关门，攫取单位时间内进入计数器的脉冲个数；时基信号：周期性产生一秒高电平信号；计数器译码电路：计数译码集成在一块芯片上，计单位时间内脉冲个数，把十进制计数器计数结果译成BCD码；显示：把BCD码译码在数码管显示出来。
三、方案论证与选择<1>频率测量原理与方法对周期信号的测量方法，常用的有下述几种方法。
1、测频法（M法）对频率为f的周期信号，测频法的实现方法，是用以标准闸门信号对被测信号的重复周期数进行计数，当计数结果为N时，其频率为：f1=N1/TG。
TG为标准闸门宽度，N1是计数器计出的脉冲个数，设在TG期间，计数器的精确计数值为N，根据计数器的技术特性可知，N1的绝对误差是△N1=N±1,N1的相对误差为&N1=（N1-N）/N=（N±1-N）/N=±1/N,由N1的相对误差可知，N（或N1）的数值愈大，相对误差愈小，成反比关系。
因此，在f已确定的条件下，为减小N1的相对误差，可通过增大TG的方法来降低测量误差。
数字频率计设计实训报告
一、实训目的1. 熟悉数字频率计的原理和设计方法。
2. 学会使用数字电路设计工具进行电路设计。
3. 提高实际动手能力，培养创新思维。
4. 增强团队协作意识。
二、实训内容本次实训以设计一款简易数字频率计为目标，主要内容包括：1. 确定设计指标和功能要求。
2. 设计数字频率计的硬件电路。
3. 编写程序实现频率计的功能。
4. 进行电路调试和测试。
三、设计指标和功能要求1. 频率测量范围：1Hz～99.99kHz。
2. 波形测量：正弦波、方波、三角波等。
3. 数码显示：LCD1602液晶显示屏。
4. 量程选择：手动切换。
5. 误差：≤±1%。
四、硬件电路设计1. 信号输入电路：采用LM324运算放大器作为信号放大和整形电路，确保信号幅度在1Vpp以上。
2. 分频电路：采用74HC390计数器进行分频，将输入信号频率降低到计数器可计数的范围内。
3. 计数电路：采用74HC595移位寄存器实现计数功能，计数结果通过串口输出。
4. 显示电路：采用LCD1602液晶显示屏显示频率值。
5. 控制电路：采用AT89C52单片机作为主控制器，负责信号处理、计数、显示和量程切换等功能。
五、程序设计1. 初始化：设置计数器初值、波特率、LCD1602显示模式等。
2. 主循环：检测信号输入、计数、计算频率、显示结果。
3. 信号处理：对输入信号进行放大、整形、分频等处理。
4. 计数：根据分频后的信号频率，对计数器进行计数。
5. 计算频率：根据计数结果和分频系数计算实际频率。
6. 显示：将计算出的频率值通过串口发送到LCD1602显示屏。
7. 量程切换：根据手动切换的量程，调整分频系数。
六、电路调试与测试1. 调试信号输入电路，确保信号幅度在1Vpp以上。
2. 调试分频电路，确保分频后的信号频率在计数器可计数的范围内。
3. 调试计数电路，确保计数器能够正确计数。
4. 调试显示电路，确保LCD1602显示屏能够正确显示频率值。
数字电子技术：简易数字频率计课程设计
数字电子技术课程设计题目：简易数字频率计学校：班级：姓名：学号：指导老师：目录1原理分析 (3)1.1晶振电路 (3)1.2分频电路 (3)1.3放大整形电路 (3)1.4控制电路...................................................................... 错误!未定义书签。
1.5 主控门 (3)1.6 计数及显示部分 (4)2方案论证 (4)2.1晶振电路 (4)2.2分频电路 (4)2.3放大整形电路 (4)2.4控制电路 (4)2.5 主控门 (4)2.6 计数及显示部分 (4)3电路的具体实现 (4)3.1晶振电路 (4)3.2分频电路 (5)3.3放大整形电路 (5)3.4控制电路 (5)3.5 主控门 (6)3.6 计数及显示部分 (6)4系统测试与分析 ................................................................. 错误!未定义书签。
4.1测试环境...................................................................... 错误!未定义书签。
4.2测试仪器 (9)4.3测试方法 (9)4.4测试数据 (9)4.5系统分析 (11)5总结 (11)参考文献 (11)附录 (11)简易数字频率计数器摘要：数字频率计是用于测量信号（方波、正弦波或其它脉冲信号）频率的仪器，并用十进制数字显示，它具有精度高，测量迅速，读数方便等优点。
关键词：频率测量、数字Abstract:Digital frequency meter is used to measure the signal (square wave, sine wave or other pulse signal) frequency of the instrument, and use the decimal figures, it has high precision measurement quickly, the advantages of easy reading.Keywords:Frequency Measurement、Digital1 、原理分析：脉冲信号的频率就是在单位时间内所产生的脉冲的个数，其表式为F=N/T，其中，F为被测信号的频率，N为计数器所累计的脉冲的个数，T为产生N 个脉冲所需要的时间。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
简易数字频率计设计报告设计内容：1、测量信号：方波、正弦波、三角波；2、测量频率范围: 1Hz~9999Hz；3、显示方式：4位十进制数显示；4、时基电路由由555构成的多谐振荡器产生（当标准时间的精度要求较高时，应通过晶体振荡器分频获得）；5、当被测信号的频率超出测量范围时，报警。
设计报告书写格式：1、选题介绍和设计系统实现的功能；2、系统设计结构框图及原理；3、采用芯片简介；4、设计的完整电路以及仿真结果；5、Protel绘制的电路原理图；6、制作的PCB；7、课程设计过程心得体会（负责了哪些内容、学到了什么、遇到的难题及解决方法等）。
电子课程设计过程：系统设计→在Multisim2001下仿真→应用Protel 99SE绘制电路原理图→制作PCB →撰写设计报告简易数字频率计课程设计报告第一章技术指标1.1整体功能要求1.2系统结构要求1.3电气指标1.4扩展指标1.5设计条件第二章整体方案设计2.1 算法设计2.2 整体方框图及原理第三章单元电路设计3.1 时基电路设计3.2闸门电路设计3.3控制电路设计3.4 小数点显示电路设计3.5整体电路图3.6整机原件清单第四章测试与调整4.1 时基电路的调测4.2 显示电路的调测4-3 计数电路的调测4.4 控制电路的调测4.5 整体指标测试第五章设计小结5.1 设计任务完成情况5.2 问题及改进5.3心得体会附录参考文献第一章 技术指标1. 整体功能要求频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。
其扩展功能可以测量信号的周期和脉冲宽度。
2. 系统结构要求数字频率计的整体结构要求如图所示。
图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期或脉宽，若测量频率则进一步选择档位。
数字频率计整体方案结构方框图3. 电气指标3.1被测信号波形：正弦波、三角波和矩形波。
3.2 测量频率范围：分三档： 1Hz~999Hz 0.01kHz~9.99kHz 0.1kHz~99.9kHz3.3 测量周期范围：1ms~1s 。
3.4 测量脉宽范围：1ms~1s 。
3.5 测量精度：显示3位有效数字（要求分析1Hz 、1kHz 和999kHz 的测量误差）。
3.6当被测信号的频率超出测量范围时,报警.4.扩展指标要求测量频率值时，1Hz~99.9kHz 的精度均为+1。
被测信号测量电路显示电路档位转换5.设计条件5.1 电源条件：+5V。
5.2 可供选择的元器件范围如下表型号名称及功能数量NE555 定时器1片74151 8选1数据选择器2片74153 双4选1数据选择器2片7404 六反向器1片4518 十进制同步加/减计数器2片1片74132 四2输入与非门（有施密特触发器）74160 十进制同步计数器3片C392 数码管3片4017 十进制计数器/脉冲分配1片器3片4511 4线－七段所存译码器/驱动器TL084 1片10K电位器1片电阻电容拨盘开关1个门电路、阻容件、发光二极管和转换开关等原件自定。
第二章整体方案设计2.1 算法设计频率是周期信号每秒钟内所含的周期数值。
可根据这一定义采用如图2-1所示的算法。
图2-2是根据算法构建的方框图。
被测信号图2-2 频率测量算法对应的方框图在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s 的闸门信号。
改闸门信号控制闸门电路的导通与开断。
让被测信号送入闸门电路，当1s 闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测输入信号的周期数），当1s 闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s 内被测信号的周期个数，即为被测信号的频率。
测量频率的误差与闸门信号的精度直接相关，因此，为保证在1s 内被测信号的周期量误差在10 ³量级，则要求闸门信号的精度为10 ⁴量级。
例如，当被测信号为1kHz 时，在1s 的闸门脉冲期间计数器将计数1000次，由于闸门脉冲精度为10 ⁴，闸门信号的误差不大于0.1s ，固由此造成的计数误差不会超过1，符合5*10 ³的误差要求。
进一步分析可知，当被测信号频率增高时，在闸门脉冲精度不变的情况下，计数器误差的绝对值会增大，但是相对误差仍在5*10 ³范围内。
但是这一算法在被测信号频率很低时便呈现出严重的缺点，例如，当被测信输入电路 闸门 计数电路显示电路闸门产生号为0.5Hz时其周期是2s，这时闸门脉冲仍未1s显然是不行的，故应加宽闸门脉冲宽度。
假设闸门脉冲宽度加至10s，则闸门导通期间可以计数5次，由于数值5是10s的计数结果，故在显示之间必须将计数值除以10.2.2 整体方框图及原理输入电路：由于输入的信号可以是正弦波，三角波。
而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。
在整形之前由于不清楚被测信号的强弱的情况。
所以在通过整形之前通过放大衰减处理。
当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。
当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。
频率测量：测量频率的原理框图如图2-3.测量频率共有3个档位。
被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。
时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。
被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。
周期测量：测量周期的原理框图2-4.测量周期的方法与测量频率的方法相反，即将被测信号经整形、二分频电路后转变为方波信号。
方波信号中的脉冲宽度恰好为被测信号的1个周期。
将方波的脉宽作为闸门导通的时间，在闸门导通的时间里，计数器记录标准时基信号通过闸门的重复周期个数。
计数器累计的结果可以换算出被测信号的周期。
用时间Tx来表示：Tx=NTs 式中：Tx为被测信号的周期；N为计数器脉冲计数值；Ts为时基信号周期。
时基电路：时基信号由555定时器、RC组容件构成多谐振荡器，其两个暂态时间分别为T1=0.7（Ra+Rb）C T2=0.7RbC重复周期为 T=T1+T2 。
由于被测信号范围为1Hz~1MHz，如果只采用一种闸门脉冲信号，则只能是10s脉冲宽度的闸门信号，若被测信号为较高频率，计数电路的位数要很多，而且测量时间过长会给用户带来不便，所以可将频率范围设为几档： 1Hz~999Hz档采用1s闸门脉宽；0.01kHz~9.99kHz档采用0.1s闸门脉宽；0.1kHz~99.9kHz档采用0.01s闸门脉宽。
多谐振荡器经二级10分频电路后，可提取因档位变化所需的闸门时间1ms、0.1ms、0.01ms。
闸门时间要求非常准确，它直接影响到测量精度，在要求高精度、高稳定度的场合，通常用晶体振荡器作为标准时基信号。
在实验中我们采用的就是前一种方案。
在电路中引进电位器来调节振荡器产生的频率。
使得能够产生1kHz 的信号。
这对后面的测量精度起到决定性的作用。
计数显示电路：在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。
在计数的时候数码管不显示数字。
当计数完成后，此时要使数码管显示计数完成后的数字。
控制电路：控制电路里面要产生计数清零信号和锁存控制信号。
控制电路工作波形的示意图如图2-5.第三章单元电路设计3.1 时基电路设计图3-1 时基电路与分频电路它由两部分组成:如图3-1所示，第一部分为555定时器组成的振荡器(即脉冲产生电路),要求其产生1000Hz的脉冲.振荡器的频率计算公式为:f=1.43/((R1+2*R2)*C),因此,我们可以计算出各个参数通过计算确定了R1取430欧姆,R3取500欧姆,电容取1uF.这样我们得到了比较稳定的脉冲。
在R1和R3之间接了一个10K的电位器便于在后面调节使得555能够产生非常接近1KHz的频率。
第二部分为分频电路,主要由4518组成（4518的管脚图，功能表及波形图详见附录），因为振荡器产生的是1000Hz的脉冲,也就是其周期是0.001s,而时基信号要求为0.01s、0.1s和1s。
4518为双BCD加计数器，由两个相同的同步4级计数器构成，计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数，在单个运算中，EN输入保持高电平，且在CP上升沿进位，CR线为高电平时清零。
计数器在脉动模式可级联，通过将Q³连接至下一计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。
如图3-2所示，555产生的1kHz的信号经过三次分频后得到3个频率分别为100Hz、10Hz和1Hz的方波。
图3-2 1kHz的方波分频后波形图3.2闸门电路设计如图3-3所示，通过74151数据选择器来选择所要的10分频、100分频和1000分频。
74151的CBA接拨盘开关来对选频进行控制。
当CBA输入001时74151输出的方波的频率是1Hz；当CBA输入010时74151输出的方波的频率是10Hz；当CBA输入011时74151输出的方波的频率是100Hz；这里我们以输出100Hz的信号为例。
分析其通过4017后出现的波形图（4017的管脚图、功能表和波形图详见附录）。
4017是5位计数器，具有10个译码输出端，CP，CR，INH输入端，时钟输入端的施密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制，INH为低电平时，计数器清零。
100Hz的方波作为4017的CP端，如图3-3，信号通过4017后，从Q1输出的信号高电平的脉宽刚好为100Hz信号的一个周期，相当于将原信号二分频。
也就是Q1的输出信号高电平持续的时间为10ms，那么这个信号可以用来导通闸门和关闭闸门。
图3-3 闸门电路图3-43.3控制电路设计通过分析我们知道控制电路这部分是本实验的最为关键和难搞的模块。
其中控制模块里面又有几个小的模块，通过控制选择所要测量的东西。
比如频率，周期，脉宽。
同时控制电路还要产生74160的清零信号，4511的锁存信号。
控制电路。
计数电路和译码显示电路详细的电路如图3-5所示。
当74153的CBA 接001、010、011的时候电路实现的是测量被测信号频率的功能。
当74153的CBA接100的时候实现的是测量被测信号周期的功能。
当74153的CBA接101的时候实现的是测量被测信号脉宽的功能。
图3-6是测试被测信号频率时的计数器CP信号波形、PT端输入波形、CLR段清零信号波形、4511锁存端波形图。