第3章集成电路制造工艺(1)
集成电路制造工艺
Here we can see the loading of 300mm wafers onto the Paddle.
12 英 寸 氧 化 扩 散 炉 装 片 工 序
12英寸氧 化扩散炉 取片工序 （已生长 Si3N4）
Process Specialties has developed the world's first production 300mm Nitride system! We began processing 300mm LPCVD Silicon Nitride in May of 1997.
非线性集成电路：如振荡器、定时器等电路。
数模混合集成电路(Digital - Analog IC) ： 例如 数模(D/A)转换器和模数(A/D)转换器等。
按应用领域分类
标准通用集成电路
通用集成电路是指不同厂家都在同时生产的用量极大
的标准系列产品。这类产品往往集成度不高，然而社会 需求量大，通用性强。 专用集成电路 根据某种电子设备中特定的技术要求而专门设计的 集成电路简称ASIC（Application Specific Integrated Circuit)，其特点是集成度较高功能较多，功耗较小，封 装形式多样。
• 现已进入到：
– VLSI – ULSI – GSI
小规模集成电路(Small Scale IC，SSI) 中规模集成电路(Medium Scale IC，MSI) 大规模集成电路(Large Scale IC，LSI) 超大规模集成电路(Very Large Scale IC，VLSI) 特大规模集成电路(Ultra Large Scale IC，ULSI) 巨大规模集成电路(Gigantic Scale IC，GSI） VLSI使用最频繁，其含义往往包括了ULSI和GSI。中文中 把VLSI译为超大规模集成，更是包含了ULSI和GSI的意义。
集成电路基本制造工艺
– Na、K、Fe、Cu、Au 等元素 – 扩散系数要比替位式扩散大6～7个数量级 – （绝对不许用手摸硅片—防止Na+沾污。）30
Sc
Sc
xJ
xJ
立体图
柱面
平面 球面
横向扩展宽度=0.8xj
剖面图
杂质横向扩散示意图
31
离子注入
离子注入是另一种掺杂技术，离子 注入掺杂也分为两个步骤：离子注入和 退火再分布。离子注入是通过高能离子 束轰击硅片表面，在掺杂窗口处，杂质 离子被注入硅本体，在其他部位，杂质 离子被硅表面的保护层屏蔽，完成选择 掺杂的过程。进入硅中的杂质离子在一 定的位置形成一定的分布。通常，离子 注入的深度(平均射程)较浅且浓度较大， 必须重新使它们再分布。掺杂深度由注 入杂质离子的能量和质量决定，掺杂浓 度由注入杂质离子的数目(剂量)决定。
27
1.2.3 掺杂工艺（扩散与离子注入）
通过掺杂可以在硅衬底上形成不同类型的半导体区
域，构成各种器件结构。掺杂工艺的基本思想就是通过 某种技术措施，将一定浓度的Ⅲ价元素，如硼，或Ⅴ价 元素，如磷、砷等掺入半导体衬底。
D
G
S
G
D
S
Al
SiO2
N
N
P-si
28
掺杂：将需要的杂质掺入特定的 半导体区域中，以达到改变半导 体电学性质，形成PN结、电阻、 欧姆接触
湿法刻蚀：利用液态化学试剂或溶液通过化 学反应进行刻蚀的方法。
干法刻蚀：主要指利用低压放电产生的等离子 体中的离子或游离基(处于激发态的分子、原子 及各种原子基团等)与材料发生化学反应或通过 轰击等物理作用而达到刻蚀的目的。
26
集成电路制造技术
Fundamentals of IC Analysis and Design (3)
• MBE的不足之处在于产量低。
Fundamentals of IC Analysis and Design (3)
英国VG Semicom公司型号为V80S-Si的MBE设备关键部分照片
Fundamentals of IC Analysis and Design (3)
3.2 掩膜(Mask)的制版工艺
30m
100 m 头发丝粗细
50m
30~50m (皮肤细胞的大小)
1m 1m (晶体管的大小)
90年代生产的集成电路中晶体管大小与人 类头发丝粗细、皮肤细胞大小的比较
Fundamentals of IC Analysis and Design (3)
芯片制造过程
Fundamentals of IC Analysis and Design (3) 硅片
3.2.1 外延生长(Epitaxy)
外延生长的目的
• 半导体工艺流程中的基片是抛光过的晶圆基片,直经 在50到200mm(2-8英寸)之间,厚度约几百微米。
• 尽管有些器件和IC可以直接做在未外延的基片上,但 大多数器件和IC都做在经过外延生长的衬底上。原 因是未外延过的基片性能常常不能满足要求。外延 的目的是在衬底材料上形成具有不同的掺杂种类及 浓度,因而具有不同性能的单晶材料。
Fundamentals of IC Analysis and Design (3)
《集成电路制造工艺与工程应用》第三章课件
LOD效应
对于利用STI作隔离的深亚微米CMOS工艺制程技术，STI沟槽中填充的是隔离介质氧化物，由于硅衬底和隔 离介质氧化物的热力膨胀系数不同，导致STI会产生压应力挤压邻近MOS的有源区，引起器件的电参数发生 变化，这种效应称为STI应力效应，也称LOD效应（Length of Diffusion effect）。LOD效应主要影响器件 的饱和电流（Idsat）和阈值电压（Vth）。
3.3V NMOS
3.3V PMOS
《集成电路制造工艺与工程应用》讲义 2018/09/28
p+
n+
n+
p+
p+
n+
PW
NW
P-sub
1.5V NMOS
1.5V PMOS
p+
n+
n+
p+
p+
PW
NW
P-sub
n+
2
《集成电路制造工艺与工程应用》讲义 2018/09/28
PN结隔离技术
PN结隔离技术，它是利用PN结反向偏置时呈高电阻性，来达到相互绝缘隔离的目的。 双极型工艺制程技术的流程。
否则会造成沟槽侧壁反型，从而造成器件的亚阈值漏电流过 大。 b) 第二个是白带效应，STI侧壁的热氧化也会引起轻微的白带 效应。 c) 第三个与STI的厚度有关，STI的氧化层高度必须比有源区高 ，因为在后续的离子注入工艺后去光刻胶步骤不断会有酸槽 ，会消耗一部分氧化物。
17
《集成电路制造工艺与工程应用》讲义 2018/09/28
14
《集成电路制造工艺与工程应用》讲义 2018/09/28
STI（浅沟槽）隔离技术
集成电路制造工艺
集成电路制造工艺第1章绪论1.1 课题背景在过去的的几十年里，一个以计算机、互联网、无线通信和全球定位系统为组成部分的信息社会逐渐形成。
这个信息社会的核心部分是由众多内建于系统中的细小集成电路（IC）芯片支持和构成的。
集成电路广泛应用于生活中的各个领域—诸如消费类产品、家庭用品、汽车、信息技术、电信、媒体、军事和空间应用。
结合纳米技术，持续不断的研究和开发即将使得集成电路更小和更强有力。
在可见的未来，计算机的尺寸将缩小到指甲盖大小，达到集成电路在尺寸、速度、价格及功耗方面实际可能的极限。
1.2 集成电路制造工艺发展概况随着硅平面工艺技术的不断完善和发展，到1958年，诞生了第一块集成电路，也就是小规模集成电路（SSL）；到了20世纪60年代中期，出现了中规模集成电路（MSL）；20世纪70年代前期，出现了大规模集成电路（LSL）；20世纪70年代后期又出现了超大规模集成电路（VLSL）；到了20世纪90年代就出现了特大规模集成电路（ULSL）。
集成电路的制造工艺流程十分复杂，而且不同的种类、不同的功能、不同的结构的集成电路，其制造工艺的流程也不一样。
人们常常以最小线宽（特征尺寸）、硅晶圆片的直径和动态随机存取存储器（DRAM）的容量，来评价集成电路制造工艺的发展水平。
在表1-1中列出了从1995年到2010年集成电路的发展情况和展望。
表1-1 集成电路的发展情况和展望年代1995 1998 2001 2004 2007 2010 特征尺寸/um 0.35 0.25 0.18 0.13 0.09 0.065DRAM容量/bit 64M 256M 1G 4G 16G 64G微处理器尺寸/mm²250 300 360 430 520 620DRAM尺寸/mm²190 280 420 640 960 1400 逻辑电路晶体管密度（晶体管数）/个4M 7M 13M 25M 50M 90M 高速缓冲器/（bit/cm²）2M 6M 20M 50M 100M 300M最大硅晶圆片直径/mm 200 200 300 300 400 400第2章半导体集成电路制造工艺流程2.1 概括本章以大量精美的图片、图表及具体详实的数据详细描述了集成电路制造的全过程。
集成电路基本工艺
第3章IC 制造工艺⏹IC 制造工艺十分复杂，简单地说，就是在衬底材料上，运用各种方法形成不同的“层”，并在选定的区域掺入杂质，以改变半导体导电性能，形成半导体器件的过程。
⏹这个过程需要许多步骤才能完成，从晶圆片到集成电路成品大约需要经过数百道工序。
关心每一步工艺对器件性能的影响，读懂PDK ，挖掘工艺潜力。
1⏹IC 制造工艺是由多种单项工艺组合而成的，主要的单项工艺通常包括三类：薄膜制备工艺、图形转移工艺、掺杂工艺。
⏹薄膜制备工艺：包括氧化工艺和薄膜淀积工艺。
通过生长或淀积的方法，生成IC 制造过程中所需的各种材料的薄膜，如金属层、绝缘层。
⏹图形转移工艺：包括光刻、刻蚀工艺。
IC 是由许多半导体元器件组合而成的，对应在晶圆上就是半导体、导体及各种不同层上的隔离材料的集合。
IC 制造工艺首先将这些结构以图形的形式制作在光刻掩膜版上，然后通过图形转换工艺最终转移到晶圆上。
⏹掺杂工艺：包括扩散和离子注入工艺，通过这些工艺将各种杂质按照设计要求掺杂到晶圆片的特定位置上，形成晶体管的源漏端及欧姆接触等。
3.1 外延生长3.2掩模版的制作3.3光刻原理与流程3.4 氧化3.5 淀积与刻蚀3.6 掺杂原理与工艺/AMuseum/ic/index_04_03_03.html3.1 外延生长(Epitaxy)⏹尽管有些器件和IC可以直接做在未外延的基片上，但是未外延过的基片性能常常不具备制作器件和电路所需的性能，不能满足要求。
大多数器件和IC都做在经过外延生长的衬底上。
⏹外延的目的是用同质材料形成具有不同的掺杂种类及浓度，因而具有不同性能的晶体层。
⏹在单晶衬底（基片）上生长一层有一定要求的、与衬底晶向相同的单晶层，犹如原来的晶体向外延伸了一段，故称外延生长。
⏹外延生长技术发展于50年代末60年代初。
当时，为了制造高频大功率器件，需要减小集电极串联电阻，又要求材料能耐高压和大电流，因此需要在低阻值衬底上生长一层薄的高阻外延层。
集成电路制造工艺教案
一、教案基本信息1. 教案名称：集成电路制造工艺教案2. 课时安排：共24 课时3. 适用年级：高中物理、化学、信息技术等相关课程4. 教学目标：a. 使学生了解集成电路的基本概念和原理b. 使学生掌握集成电路制造的基本工艺流程c. 使学生了解集成电路的应用领域和发展趋势二、教学内容与步骤1. 第一课时：集成电路概述a. 集成电路的定义和发展历程b. 集成电路的分类和特点c. 集成电路的应用领域2. 第二课时：集成电路的组成与结构a. 集成电路的组成要素b. 集成电路的常见结构类型c. 集成电路的封装与测试3. 第三课时：集成电路制造的基本工艺流程a. 晶圆制造b. 晶圆加工c. 芯片制造d. 芯片封装与测试4. 第四课时：集成电路设计基础a. 数字电路设计原理b. 模拟电路设计原理c. 集成电路设计工具与方法5. 第五课时：集成电路的应用与发展趋势a. 集成电路在电子设备中的应用b. 集成电路技术的最新发展趋势c. 我国集成电路产业的发展现状与展望三、教学方法与手段1. 采用讲授法、问答法、案例分析法等教学方法，引导学生了解和掌握集成电路的相关知识。
2. 使用多媒体教学手段，如PPT、视频等，展示集成电路的制造过程、应用场景等，增强学生的学习兴趣和理解程度。
四、教学评价1. 课后作业：要求学生完成相关的课后练习题，巩固所学知识。
2. 课堂讨论：鼓励学生积极参与课堂讨论，提高学生的思维能力和表达能力。
五、教学资源1. 教材：推荐使用《集成电路设计与制造》等教材，为学生提供系统的学习资料。
2. 参考资料：提供相关的学术论文、新闻报道等，帮助学生了解集成电路的最新发展动态。
3. 网络资源：推荐学生浏览一些集成电路相关的网站，如中国集成电路产业协会官网等，获取更多的行业信息。
六、教学内容与步骤（续）6. 第六课时：集成电路制造的关键技术a. 光刻技术b. 蚀刻技术c. 化学气相沉积d. 物理气相沉积e. 离子注入7. 第七课时：集成电路材料的性质与应用a. 硅晶圆的制备与性质b. 掺杂技术及其对材料性质的影响c. 常见半导体材料的特性与应用8. 第八课时：集成电路设计工具与方法（续）a. 硬件描述语言（HDL）b. 数字集成电路设计流程c. 模拟集成电路设计流程9. 第九课时：集成电路产业的全球化与竞争格局a. 集成电路产业的地域分布b. 主要集成电路制造商及其产品c. 我国集成电路产业的竞争策略与发展策略10. 第十课时：集成电路安全与环保a. 集成电路生产过程中的安全问题b. 集成电路废物的处理与回收c. 集成电路产业的环境保护责任七、教学方法与手段（续）4. 结合实际案例，分析集成电路制造过程中的关键技术及其应用。
集成电路生产工艺流程(一)
集成电路生产工艺流程(一)集成电路生产工艺概述集成电路生产工艺是指将所有电子元件集成在单一芯片上的生产过程。
它被广泛应用于电子设备制造业，如计算机、手机、电视等。
制造流程1.设计–集成电路设计师设计电路–使用EDA软件进行仿真与验证2.掩膜制造–制造掩膜–通过光刻技术将图案转移到硅片上3.投影光刻–使用掩膜将图案投影在硅片上–制造电路的输送4.融合–在高温下将掩膜和硅片融合–形成晶体管5.化学处理–使用化学液体进行蚀刻–将不需要的硅层去除6.金属化–在硅片表面蒸镀金属–形成线路和电极7.包装测试–切割硅片–用陶瓷或塑料封装芯片–测试芯片性能制造技术1.CMOS–基础工艺–低功耗和低噪音2.BJT–晶体管工艺–高频率和高速率3.BCD–模拟与数字工艺结合–适用于汽车、医疗和航空等领域4.MEMS–微电子机械系统–功能丰富的微型机械装置制造挑战1.芯片尺寸缩小–越来越小的芯片尺寸–需要更精密的光刻技术和更高的抗干扰能力2.成本控制–竞争日益激烈–芯片制造成本需要持续降低3.故障排除–单个芯片上有上亿个晶体管–如何排查其中的问题是一个挑战结论集成电路生产工艺是一个非常复杂的过程，需要各个流程相互合作，使用最新的技术和设备。
随着时间的推移，它将继续进化和改进，以满足越来越高的市场需求和更严格的质量控制。
制造趋势1.三维IC制造技术–将多个芯片堆叠在一起，以提高芯片效率和成本效益2.全球晶圆制造技术–分布式制造技术可帮助降低成本–全球晶圆制造可促进产业链的全球化3.自动化技术–机器学习和人工智能将推动制造工艺的自动化–减少人为干扰和错误应用领域1.通信–集成电路的高速率和低功耗等特点十分适合通信应用2.计算机–处理器、内存、存储等都需要集成电路–集成电路的不断进步也推动了计算机性能的提升3.汽车–外部环境复杂，需要集成电路来实现各种功能–集成电路技术适合于汽车电子系统的小型化和高度集成化4.医疗–集成电路技术在医疗成像、生物传感器和仿生器件等方面有广泛应用–提升了医疗设备的精度和可靠性结语随着各种工业领域的发展和需要，集成电路生产工艺将继续前进和改进。
第3章集成电路制造工艺(1)
2019/8/13
10
集成电路设计原理
引言
9. 芯片工程与多项目晶圆计划
F&F(Fabless and Foundry)模式 工业发达国家通过组织无生产线IC设计的芯片
计划来促进集成电路设计的专业发展、人才培 养、技术研究和中小企业产品开发，而取得成 效。 这种芯片工程通常由大学或研究所作为龙头单 位负责人员培训、技术指导、版图汇总、组织 芯片的工艺实现，性能测试和封装。大学教师、 研究生、研究机构、中小企业作为工程受益群 体，自愿参加，并付一定费用。
2019/8/13
45
集成电路设计原理
1.2.3 局部氧化的作用 1. 提高场区阈值电压 2. 减缓表面台阶 3. 减小表面漏电流
N-阱
P-Sub
2019/8/13
46
集成电路设计原理
1.2.4 硅栅自对准的作用 在硅栅形成后，利用硅栅的遮蔽作用
来形成MOS管的沟道区，使MOS管的沟道 尺寸更精确，寄生电容更小。
注：下次上课时需要交前一次课的作 业，做为平时成绩的一部分。不能代交！
2019/8/13
29
集成电路设计原理
§1.2 N阱硅栅CMOS 集成电路制造工艺
2019/8/13
30
集成电路设计原理
思考题
1.需要几块光刻掩膜版？各自的作用是什么？ 2.什么是局部氧化（LOCOS ) ？
（Local Oxidation of Silicon) 3.什么是硅栅自对准(Self Aligned )？ 4. N阱的作用是什么？ 5. NMOS和PMOS的源漏如何形成的？
N-阱
P-Sub
2019/8/13
47
集成电路设计原理
集成电路的基本制造工艺
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)
外延层淀积
VPE（Vaporous phase epitaxy) 气相外延生长硅 SiCl4+H2→Si+HCl 外延层淀积时考虑的设计 主要参数是外延层电阻率 和外延层厚度 Tepi>Xjc+Xmc+TBL-up+tepi-ox
第四次光刻—N+发射区扩散孔
集电极和N型电阻的接触孔；Al-Si 欧姆接触：ND≥10e19cm-3
SiO2
N+-BL
N+-BL
P
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—扩散
第五次光刻—引线接触孔
SiO2
N+-BL
P-SUB
SiO2
N+-BL
P-SUB
N+-BL
第二次光刻—P+隔离扩散孔
N+-BL P+ P+ 在衬底上形成孤立的外延层岛,实现元件的隔离
P+
N-epi
N-epi
第三次光刻—P型基区扩散孔
决定NPN管的基区扩散位置范围
SiO2
N+-BL
P-SUB
N+-BL
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—基区扩散(B)
横向PNP晶体管刨面图
PNP P+ P P
P+
N
P
PNP
P
N
p+
C
B
E
纵向PNP晶体管刨面图
集成电路制造工艺
集成电路制造工艺1.集成电路的制作可以分为三个阶段：①硅晶圆片的制作；②集成电路的制作；③集成电路的封装。
2.集成电路的技术发展趋势：是向较大的硅晶圆片及较小的特征尺寸方向发展。
3.多晶硅的制备方法：四氯化硅氢还原法；三氯氢硅氢还原法；硅烷热分解法。
4.多晶硅提纯的方法：精馏法；吸附法;区域提纯法(最有效的方法) 。
5.制备单晶硅的方法：直拉法；悬浮区熔法。
6.单晶硅的直拉法制备方法：⑴清洁处理；⑵装炉；⑶加热熔化；⑷拉晶。
7.拉晶的步骤：①下种：是指下降籽晶与硅熔液面接触进行引晶，下种之前先将温度降到比硅熔点稍低一些的温度。
待温度稳定以后，再开始下降籽晶至离高温面很近处，对籽晶进行2—3min的预热。
注意：温度要控制好，过高，籽晶很容易快速熔断；过低，引起结晶，产生多晶或者位错。
②缩颈：下种后注意观察光圈的变化，当光圈变圆之后，再略等3—5min，略升一些温度，起拉进行缩颈。
也就是说缩颈是使单晶长得比籽晶略细一些，便于消除籽晶中原有位错。
；③放肩：缩颈之后，要略微降温、降速，让晶体逐渐长大到所需的直径。
在这过程中，单晶体的特征逐步显露，单晶体表面将出现明显的对称棱线；④等径生长：当放肩到接近所需要的直径之前，提高温度，则单晶体进入等经生长。
此时要严格控制温度，使得单晶体生长外形均匀、等经，还可以避免各种热应力缺陷产生；⑤收尾拉光：当拉到尾部时，坩埚内液体较少，此时适当提高温度，加速使坩埚内液体全部拉光。
其目的是为了保持石英坩埚完整，否则，残留的石英坩埚中的少量熔硅凝固后会造成石英坩埚破裂。
8.比较直拉法和悬浮区熔法：直拉法，坩埚盛放多晶硅，经过加热变成熔融硅，在上方有机械传动装置，携带籽晶，慢慢的下降，使籽晶与熔融硅的表面接触，控制好温度，然后籽晶慢慢上升，这时候熔体沿着籽晶方向逐渐结晶，该法可以提供大直径的硅单晶锭，产量大，目前85%的单晶硅都采用该法生长：存在碳（C）、氧（O）沾污。
悬浮区熔法：多晶硅锭置于惰性气氛中，籽晶置于底部，利用射频局部加热，自底部缓缓向上移动，由此悬浮区熔法也会扫过整个多晶锭，当熔区上移，再在结晶面长出与籽晶一样的单晶。
集成电路制造工艺之-扩散课件精选全文完整版
替位式扩散
➢替位式扩散：替位杂质从一个晶格位置扩散到另一个晶格位置。 如果替位杂质的近邻没有空位．则替位杂质要运动到近邻晶格位置
上，就必须通过互相换位才能实现。这种换位会引起周围晶格发生很大 的畸变，需要相当大的能量，因此只有当替位杂质的近邻晶格上出现空 位，替位式扩散才比较容易发生。
对替位杂质来说，在晶格位置上势 能相对最低，而间隙处是势能最高 位置。
间隙式扩散
➢ 间隙式杂质：存在于晶格间隙的杂质。以 间隙形式存在于硅中的杂质，主要是那些 半径较小、不容易和硅原子键合的原子。
➢ 间隙式扩散：间隙式杂质从一个间隙位 置到另一个间隙位置的运动称为间隙式 扩散。
➢ 间隙式杂质在硅晶体中的扩散运动主要 是间隙式扩散。
对间隙杂质来说，间隙位置是势能极 小位置，相邻的两个间隙之间是势能 极大位置。间隙杂质要从一个间隙位 置运动到相邻的间隙位置上，必须要 越过一个势垒，势垒高度Wi一般为0.6 ~ 1.2eV。
②空位式：由于有晶格空位，相邻原子能 移动过来。
③填隙式：在空隙中的原子挤开晶格原子 后占据其位，被挤出的原子再去挤出其他原 子。
④在空隙中的原子在晶体的原子间隙中快 速移动一段距离后，最终或占据空位，或挤 出晶格上原子占据其位。
以上几种形式主要分成两大类：①替位式 扩散。②间隙式扩散。
常见元素在硅中的扩散方式
D0为表观扩散系数，ΔE为激活能。 扩散系数由D0、ΔE及温度T决定。
上节课内容小结
1.决定氧化速率常数的两个因素：
氧化剂分压：B、B/A均与Pg成正比，那么在一定氧化条件下，通过 改变氧化剂分压可改变二氧化硅生长速率。高压氧化、低压氧化 氧化温度： B(DSiO2)、B/A(ks)均与T呈指数关系，激活能不同 2.影响氧化速率的其他因素 硅表面晶向：表面原子密度，(111)比(100)氧化速率快些
集成电路制造和设备
THANKS
感谢观看
● 05
第五章 集成电路制造质量控制
制程控制
制程控制是集成电路制造中至关重要的一环， 包括晶圆表面质量检测和工艺参数控制。晶圆 表面质量检测需要通过高精度仪器对晶圆表面 进行检测，确保没有缺陷和杂质。工艺参数控 制则是调节工艺参数，确保每个生产环节都符 合规范。
产品检测
功能测试 测试器件功能是否正常
1970年代大规模集成电路 出现
推动了计算机和电子产品的发展
集成电路制造的重要性
集成电路制造是现代电子工业的基础，它的发展直接影 响着电子产品的性能和功能。随着技术的不断进步，集 成电路制造也在不断创新，为各行业带来更先进的解决 方案。
● 02
第2章 集成电路制造工艺
晶圆清洁工艺
晶圆清洁是集成电路制造工艺中非常重要的一 步，通常包括水洗、化学浸泡和热处理等步骤。 水洗可以去除表面杂质和污染物，化学浸泡可 以进一步清洁并修复晶圆表面，热处理则有助 于提高晶体的质量和均匀性。
● 04
第4章 集成电路制造材料
硅材料
硅材料是集成电路制造中最常用的材料之一。 单晶硅具有高纯度和均匀性，适合制作高性能 芯片；多晶硅成本较低，常用于普通电路制造 中。
金属材料
铝 常用于金属层连接
铜 具有较低电阻，适合用于导线
绝缘材料
二氧化硅
01 常用于制作晶体管绝缘层
非晶硅
02 用于制作光学薄膜等特殊应用
经济贡献 为产业发展提供动力
应用广泛 涵盖计算机、通信等领域
科技引领 引领科技创新方向
集成电路制造发展挑战
技术更新换代
01 面临芯片制造工艺的更新换代
成本控制
02 应对原材料价格波动影响
集成电路工艺基础
chip
半导体产业向前发展的两大启动点:不断扩大 晶圆尺寸和缩小芯片特征尺寸 12英寸晶圆所容裸芯片数是8英寸晶圆的 2．5倍，所以12英寸晶圆比8英寸晶圆节 省30％成本，采用12英寸晶圆的每个芯 片所耗能量、水量比8英寸少40％。
半导体产业向前发展的两大启动点:不断扩大 晶圆尺寸和缩小芯片特征尺寸
系 统 需 求
设计
掩膜版
芯片制 造过程
单晶、外 延材料
芯片检测
封装
测试
芯片制造过程
—制造业—
工艺类型简介
根据工序的不同, 可以把工艺分成三类： 前工序、 后工序及辅助工序。 1) 前工序 前工序包括从晶片开始加工到中间测试之前的所有 工序。 前工序结束时， 半导体器件的核心部分—— 管芯就形成了。 前工序中包括以下三类工艺： （1） 薄膜制备工艺： 包括氧化、 外延、 化学气 相淀积、 蒸发、 溅射等。 （2） 掺杂工艺： 包括离子注入和扩散。 （3） 图形加工技术： 包括制版和光刻。
二通 O2 流量控制 滤气球 硅片 石英管 温度控制
温度控制
氧化炉
热氧化示意图
根据氧化环境的不同，又可把热氧化分为干氧 法和湿氧法两种。 干氧法：如果氧化环境是纯氧气， 这种生成 SiO2薄膜的方法就称为干氧法。 机理： 氧气与硅表面的硅原子在高温下以 Si+O2=SiO2 式反应， 生成SiO2薄膜。 优点：SiO2 薄膜结构致密, 排列均匀, 重复性好， 不仅掩蔽能力强, 钝化效果好， 而且在光刻时与光 刻胶接触良好， 不宜浮胶。 缺点：生长速度太慢。
2. 热氧化原理与方法
二通 O2 流量控制 滤气球 硅片 石英管 温度控制
温度控制
氧化炉
集成电路制造工艺(3篇)
第1篇摘要：随着科技的飞速发展，集成电路已成为现代电子设备的核心组成部分。
集成电路制造工艺作为集成电路产业的核心技术，其技术水平直接影响到集成电路的性能、成本和市场份额。
本文将介绍集成电路制造工艺的基本原理、主要流程以及发展趋势。
一、引言集成电路（Integrated Circuit，IC）是一种将多个电子元件集成在一个半导体芯片上的微型电子器件。
自20世纪50年代诞生以来，集成电路技术取得了巨大的发展，为电子设备的小型化、智能化和功能多样化提供了强大的技术支持。
集成电路制造工艺作为集成电路产业的核心技术，其技术水平直接影响到集成电路的性能、成本和市场份额。
二、集成电路制造工艺的基本原理1. 半导体材料集成电路制造工艺的基础是半导体材料。
半导体材料具有介于导体和绝缘体之间的电导率，通过掺杂、氧化、扩散等工艺，可以实现半导体材料的导电和绝缘。
2. 光刻技术光刻技术是集成电路制造工艺中的关键技术，其主要作用是将半导体材料上的电路图案转移到硅片上。
光刻技术包括光刻胶、光刻机、光刻掩模等。
3. 沉积技术沉积技术是将材料沉积在硅片表面，形成电路图案。
沉积技术包括物理气相沉积（PVD）、化学气相沉积（CVD）等。
4. 刻蚀技术刻蚀技术是将硅片表面的材料去除，形成电路图案。
刻蚀技术包括湿法刻蚀、干法刻蚀等。
5. 化学机械抛光（CMP）化学机械抛光技术用于去除硅片表面的微米级缺陷，提高硅片的平整度。
CMP技术包括化学溶液、机械压力和抛光垫等。
6. 封装技术封装技术是将制造好的集成电路芯片封装在封装壳体内，保护芯片免受外界环境的影响。
封装技术包括塑料封装、陶瓷封装等。
三、集成电路制造工艺的主要流程1. 原材料制备首先，制备高纯度的硅材料，经过切割、抛光等工艺，得到硅片。
2. 光刻将光刻掩模与硅片对准，利用光刻胶将电路图案转移到硅片上。
3. 沉积在硅片表面沉积绝缘层、导电层等材料，形成电路图案。
4. 刻蚀利用刻蚀技术去除硅片表面的多余材料，形成电路图案。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2020/10/16
12
集成电路设计原理
代工单位与其他单位关系图2020/10/16 Nhomakorabea13
集成电路设计原理
集成电路制造工艺分类 1. 双极型工艺（bipolar） 2. MOS工艺 3. BiMOS工艺
2020/10/16
14
集成电路设计原理
§1-1 双极集成电路典型的 PN结隔离工艺
2020/10/16
代工方式已成为集成电路技术发展的一个 重要特征。
2020/10/16
3
集成电路设计原理
引言
3. PDK文件
首先，代工单位将经过前期开发确定的一套工艺 设计文件PDK（Pocess Design Kits)通过因特网 传送给设计单位。
PDK文件包括：工艺电路模拟用的器件的SPICE参 数，版图设计用的层次定义，设计规则，晶体管、 电阻、电容等元件和通孔（VIA）、焊盘等基本 结构的版图，与设计工具关联的设计规则检查 （DRC）、参数提取（EXT）和版图电路对照 （LVS）用的文件。
本节介绍PN结隔离工艺。
2020/10/16
17
集成电路设计原理
1.1.1 工艺流程 衬底准备（P型）氧化 光刻n+埋层区
n+埋层区注入 清洁表面
P-Sub
2020/10/16
18
集成电路设计原理
1.1.1 工艺流程（续1） 生长n-外延 隔离氧化 光刻p+隔离区
2020/10/16
11
集成电路设计原理
引言
9. 芯片工程与多项目晶圆计划
多项目晶圆MPW（multi-project wafer)技术服 务是一种国际科研和大学计划的流行方式。
MPW技术把几到几十种工艺上兼容的芯片拼装 到一个宏芯片（Macro-Chip）上然后以步进的 方式排列到一到多个晶圆上，制版和硅片加工 费用由几十种芯片分担，极大地降低芯片研制 成本，在一个晶圆上可以通过变换版图数据交 替布置多种宏芯片。
2020/10/16
4
集成电路设计原理
引言
4. 电路设计和电路仿真
设计单位根据研究项目提出的技术指标，在自己 掌握的电路与系统知识的基础上，利用PDK提供 的工艺数据和CAD/EDA工具，进行电路设计、电 路仿真（或称模拟）和优化、版图设计、设计规 则检查DRC、参数提取和版图电路图对照LVS， 最终生成通常称之为GDS-Ⅱ格式的版图文件。再 通过因特网传送到代工单位。
15
集成电路设计原理
思考题
1.需要几块光刻掩膜版(mask)? 2.每块掩膜版的作用是什么？ 3.器件之间是如何隔离的？ 4.器件的电极是如何引出的？ 5.埋层的作用？
2020/10/16
16
集成电路设计原理
双极集成电路的基本制造工艺，可 以粗略的分为两类：一类为在元器件间 要做隔离区。隔离的方法有多种，如PN 结隔离，全介质隔离及PN结-介质混合隔 离等。另一类为器件间的自然隔离。
集成电路设计原理
第一章 集成电路制造工艺
集成电路（Integrated Circuit） 制造工艺是集成电路实现的手段， 也是集成电路设计的基础。
2020/10/16
1
集成电路设计原理
引言
1.无生产线集成电路设计技术
随着集成电路发展的过程，其发展的总趋 势是革新工艺、提高集成度和速度。
设计工作由有生产线集成电路设计到无生 产线集成电路设计的发展过程。
2020/10/16
10
集成电路设计原理
引言
9. 芯片工程与多项目晶圆计划
F&F(Fabless and Foundry)模式 工业发达国家通过组织无生产线IC设计的芯片
计划来促进集成电路设计的专业发展、人才培 养、技术研究和中小企业产品开发，而取得成 效。 这种芯片工程通常由大学或研究所作为龙头单 位负责人员培训、技术指导、版图汇总、组织 芯片的工艺实现，性能测试和封装。大学教师、 研究生、研究机构、中小企业作为工程受益群 体，自愿参加，并付一定费用。
工艺)
2020/10/16
7
集成电路设计原理
引言
7. 在建、筹建半导体厂家
宏力 8英寸晶圆0.25/0.18 mCMOS工艺 华虹 NEC 8英寸晶圆0.25mCMOS工艺 台积电(TSMC) 在松江筹建 8英寸晶圆
0.18 mCMOS工艺 联华(UMC) 在苏州筹建 8英寸晶圆
0.18 mCMOS工艺等等。
无生产线（Fabless）集成电路设计公司。 如美国有200多家、台湾有100多家这样的 设计公司。
2020/10/16
2
集成电路设计原理
引言
2. 代客户加工（代工）方式
芯片设计单位和工艺制造单位的分离，即 芯片设计单位可以不拥有生产线而存在和 发展，而芯片制造单位致力于工艺实现， 即代客户加工（简称代工）方式。
2020/10/16
5
集成电路设计原理
引言
5. 掩模与流片
代工单位根据设计单位提供的GDS-Ⅱ格式的版图 数据，首先制作掩模（Mask），将版图数据定义 的图形固化到铬板等材料的一套掩模上。
一张掩模一方面对应于版图设计中的一层的图形， 另一方面对应于芯片制作中的一道或多道工艺。
在一张张掩模的参与下，工艺工程师完成芯片的 流水式加工，将版图数据定义的图形最终有序的 固化到芯片上。这一过程通常简称为“流片”。
2020/10/16
6
集成电路设计原理
引言
6. 代工工艺
代工（Foundry）厂家很多，如：
无锡上华（0.6/0.5 mCOS和4 mBiCMOS 工艺)
上海先进半导体公司(1 mCOS工艺) 首钢NEC(1.2/0.18 mCOS工艺) 上海华虹NEC(0.35 mCOS工艺) 上海中芯国际(8英寸晶圆0.25/0.18 mCOS
2020/10/16
8
集成电路设计原理
8.境外代工厂家一览表
2020/10/16
9
集成电路设计原理
引言
9. 芯片工程与多项目晶圆计划
F&F(Fabless and Foundry)模式 工业发达国家通过组织无生产线IC设计的芯片
计划来促进集成电路设计的专业发展、人才培 养、技术研究和中小企业产品开发，而取得成 效。 这种芯片工程通常由大学或研究所作为龙头单 位负责人员培训、技术指导、版图汇总、组织 芯片的工艺实现，性能测试和封装。大学教师、 研究生、研究机构、中小企业作为工程受益群 体，自愿参加，并付一定费用。