第3章集成电路制造工艺(1)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
2020/10/16
11
集成电路设计原理
引言
9. 芯片工程与多项目晶圆计划
多项目晶圆MPW(multi-project wafer)技术服 务是一种国际科研和大学计划的流行方式。
MPW技术把几到几十种工艺上兼容的芯片拼装 到一个宏芯片(Macro-Chip)上然后以步进的 方式排列到一到多个晶圆上,制版和硅片加工 费用由几十种芯片分担,极大地降低芯片研制 成本,在一个晶圆上可以通过变换版图数据交 替布置多种宏芯片。
2020/10/16
8
集成电路设计原理
8.境外代工厂家一览表
2020/10/16
9
集成电路设计原理
引言
9. 芯片工程与多项目晶圆计划
F&F(Fabless and Foundry)模式 工业发达国家通过组织无生产线IC设计的芯片
计划来促进集成电路设计的专业发展、人才培 养、技术研究和中小企业产品开发,而取得成 效。 这种芯片工程通常由大学或研究所作为龙头单 位负责人员培训、技术指导、版图汇总、组织 芯片的工艺实现,性能测试和封装。大学教师、 研究生、研究机构、中小企业作为工程受益群 体,自愿参加,并付一定费用。
2020/10/16
4
集成电路设计原理
引言
4. 电路设计和电路仿真
设计单位根据研究项目提出的技术指标,在自己 掌握的电路与系统知识的基础上,利用PDK提供 的工艺数据和CAD/EDA工具,进行电路设计、电 路仿真(或称模拟)和优化、版图设计、设计规 则检查DRC、参数提取和版图电路图对照LVS, 最终生成通常称之为GDS-Ⅱ格式的版图文件。再 通过因特网传送到代工单位。
2020/10/16
12
集成电路设计原理
代工单位与其他单位关系图
2020/10/16
13
集成电路设计原理
集成电路制造工艺分类 1. 双极型工艺(bipolar) 2. MOS工艺 3. BiMOS工艺
2020/10/16
14
集成电路设计原理
§1-1 双极集成电路典型的 PN结隔离工艺
2020/10/16
无生产线(Fabless)集成电路设计公司。 如美国有200多家、台湾有100多家这样的 设计公司。
2020/10/16
2
集成电路设计原理
引言
2. 代客户加工(代工)方式
芯片设计单位和工艺制造单位的分离,即 芯片设计单位可以不拥有生产线而存在和 发展,而芯片制造单位致力于工艺实现, 即代客户加工(简称代工)方式。
2020/10/16
5
集成电路设计原理
引言
5. 掩模与流片
代工单位根据设计单位提供的GDS-Ⅱ格式的版图 数据,首先制作掩模(Mask),将版图数据定义 的图形固化到铬板等材料的一套掩模上。
一张掩模一方面对应于版图设计中的一层的图形, 另一方面对应于芯片制作中的一道或多道工艺。
在一张张掩模的参与下,工艺工程师完成芯片的 流水式加工,将版图数据定义的图形最终有序的 固化到芯片上。这一过程通常简称为“流片”。
集成电路设计原理
第一章 集成电路制造工艺
集成电路(Integrated Circuit) 制造工艺是集成电路实现的手段, 也是集成电路设计的基础。
2020/10/16
1
集成电路设计原理
引言
1.无生产线集成电路设计技术
随着集成电路发展的过程,其发展的总趋 势是革新工艺、提高集成度和速度。
设计工作由有生产线集成电路设计到无生 产线集成电路设计的发展过程。
2020/10/16
10
集成电路设计原理
引言
9. 芯片工程与多项目晶圆计划
F&F(Fabless and Foundry)模式 工业发达国家通过组织无生产线IC设计的芯片
计划来促进集成电路设计的专业发展、人才培 养、技术研究和中小企业产品开发,而取得成 效。 这种芯片工程通常由大学或研究所作为龙头单 位负责人员培训、技术指导、版图汇总、组织 芯片的工艺实现,性能测试和封装。大学教师、 研究生、研究机构、中小企业作为工程受益群 体,自愿参加,并付一定费用。
工艺)
2020/10/16
7
集成电路设计原理
引言
7. 在建、筹建半导体厂家
宏力 8英寸晶圆0.25/0.18 mCMOS工艺 华虹 NEC 8英寸晶圆0.25mCMOS工艺 台积电(TSMC) 在松江筹建 8英寸晶圆
0.18 mCMOS工艺 联华(UMC) 在苏州筹建 8英寸晶圆
0.18 mCMOS工艺等等。
本节介绍PN结隔离工艺。
2020/10/16
17
集成电路设计原理
1.1.1 工艺流程 衬底准备(P型)氧化 光刻n+埋层区
n+埋层区注入 清洁表面
P-Sub
2020/10/16
18
集成电路设计原理
1.1.1 工艺流程(续1) 生长n-外延 隔离氧化 光刻p+隔离区
2020/10/16
பைடு நூலகம்
6
集成电路设计原理
引言
6. 代工工艺
代工(Foundry)厂家很多,如:
无锡上华(0.6/0.5 mCOS和4 mBiCMOS 工艺)
上海先进半导体公司(1 mCOS工艺) 首钢NEC(1.2/0.18 mCOS工艺) 上海华虹NEC(0.35 mCOS工艺) 上海中芯国际(8英寸晶圆0.25/0.18 mCOS
15
集成电路设计原理
思考题
1.需要几块光刻掩膜版(mask)? 2.每块掩膜版的作用是什么? 3.器件之间是如何隔离的? 4.器件的电极是如何引出的? 5.埋层的作用?
2020/10/16
16
集成电路设计原理
双极集成电路的基本制造工艺,可 以粗略的分为两类:一类为在元器件间 要做隔离区。隔离的方法有多种,如PN 结隔离,全介质隔离及PN结-介质混合隔 离等。另一类为器件间的自然隔离。
代工方式已成为集成电路技术发展的一个 重要特征。
2020/10/16
3
集成电路设计原理
引言
3. PDK文件
首先,代工单位将经过前期开发确定的一套工艺 设计文件PDK(Pocess Design Kits)通过因特网 传送给设计单位。
PDK文件包括:工艺电路模拟用的器件的SPICE参 数,版图设计用的层次定义,设计规则,晶体管、 电阻、电容等元件和通孔(VIA)、焊盘等基本 结构的版图,与设计工具关联的设计规则检查 (DRC)、参数提取(EXT)和版图电路对照 (LVS)用的文件。