常用的组合逻辑电路

合集下载

4常用组合逻辑电路

4选1数据选择器功能表输入输出使能地址数据 G A1 A0 D3D2D1D0 Y 1 X X XXXX 0 X X X D0 D0 0 0 0 1 X X D1 X D1 0 1 0 X D2 X X D2 1 1 D3 X X X D3
RBI =0且A3 ～ A0=0时,使Ya ～ Yg=0,全灭. RBO :RBI=0,A3～A0=0时,RBO=0;否则RBO=1
多个译码器的连接
三,数据分配器
数据分配器是将一个输入数据根据需要送到多个不同的输出通道上.
Y0 Y1 Y2n-1
数据输入
n位通道选择信号
数据输入例: 地址输入
00 X
&
01
& 1
B 11 10
X
B
Y3
A
1
X
01 11 X
X X
X
+UCX X
X X
Y2 10 Y X Y1 0
2,二 — 十进制编码器将十个状态(对应于十进制的十个代码)编制成BCD码. 十个输入输入:Y0 Y9 输出:ABCD 列出状态表如下: 四位
2,二 — 十进制编码器
8421BCD编码表输出十进制数 ABCD 0 ( y0 ) 0000 1 ( y1 ) 0001 2 ( y2 ) 0010 3 ( y3 ) 0011 4 ( y4 ) 0100 5 ( y5 ) 0101 6 ( y6 ) 0110 7 ( y7 ) 0111 8 ( y8 ) 1000 9 ( y9 ) 1001 输入
&
Y2 = B A
1
Y3 = BA
EI=0 — 译码器工作
EI
EI=1—译码器被封锁

常用组合逻辑电路模块

4.6 加法器
4.6.1半加器半加器可如组合逻辑电路分析的例3.1中介绍的用与非门组成，也可以如图 (a)由异或门及与门组成。
4.6.2全加器
1．1位全加器
全加器：进行加数、被加数和低位来的进位信号相加，并根据求和结果输出该位的进位信号。
Ai 0 0 0 0 1 1 1 1
全加器的真值表输入输出 Bi Ci Si Ci+1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 1 1 1
所示。
2．考虑低位比较结果的多位比较器
74LS85符号及其扩展接法
3．数据比较器的应用
（1）四舍五入电路
B3B2B1B0=[4]D，当 A3A2A1A0>B3B2 B1B0时，输出 F=1，否则F=0，若把F当作进位，则该电路可实现四舍五入。
(2)中断优先判断电路
中断优先判别电路Biblioteka 工作原理0 0 0 传送端由译码器连成的数据分配器
接收端
0
0 1
1 0 译码
1
禁止译码
4．5 数据比较器
1、 1 位数值比较器
设1位数值比较器输入 1位二进制数为A、B。当A大于B时，对应输出YA>B为高电平；当A<B时，对应输出 YA<B为高电平；当A=B时，对应输出 YA=B为高电平。由此可得其真值表如表4.9
优先权编码器首先将外部中断请求信号排队，需要紧急处理的请求一般级别最高，优先权编码器把对应的输入位编成三位二进制作为比较器的输入，比较器的另一端的数据输入连到现行状态寄存器的输出端，接受的数据是计算机正在处理的中断请求信号系统。如果比较器A>B=1表示，当前的中断请求对象级别比现行处理的事件级别高，计算机必须暂停当前的事件处理转而响应新的中断请求。如果A>B=0表示，则表示中断请求对象级别比现行处理的事件级别低，比较器不发出中断信号，直到计算机处理完当前的事件后再将现行状态寄存器中的状态清除，转向为别的低级中断服务。

常见的组合逻辑电路

常见的组合逻辑电路一、引言组合逻辑电路是由多个逻辑门组成的电路，它们根据输入信号的不同组合，产生不同的输出信号。

在现代电子技术中，组合逻辑电路被广泛应用于数字电路、计算机系统、通信系统等领域。

本文将介绍几种常见的组合逻辑电路及其工作原理。

二、多路选择器（MUX）多路选择器是一种常见的组合逻辑电路，它具有多个输入端和一个输出端。

根据控制信号的不同，选择器将其中一个输入信号传递到输出端。

例如，一个4选1多路选择器有4个输入端和1个输出端，根据2个控制信号可以选择其中一个输入信号输出。

多路选择器常用于数据选择、多输入运算等场合。

三、译码器（Decoder）译码器是一种将输入信号转换为对应输出信号的组合逻辑电路。

常见的译码器有2-4译码器、3-8译码器等。

以2-4译码器为例，它有2个输入信号和4个输出信号。

根据输入信号的不同组合，译码器将其中一个输出信号置为高电平，其他输出信号置为低电平。

译码器常用于地址译码、显示控制等应用。

四、加法器（Adder）加法器是一种用于实现数字加法运算的组合逻辑电路。

常见的加法器有半加器、全加器等。

半加器用于两个1位二进制数的相加，而全加器用于多位二进制数的相加。

加法器通过多个逻辑门的组合，将两个二进制数进行相加，并输出相应的和与进位。

加法器广泛应用于数字电路、计算机算术单元等领域。

五、比较器（Comparator）比较器是一种用于比较两个数字大小关系的组合逻辑电路。

常见的比较器有2位比较器、4位比较器等。

以2位比较器为例，它有两组输入信号和一个输出信号。

当两组输入信号相等时，输出信号为高电平；当第一组输入信号大于第二组输入信号时，输出信号为低电平。

比较器常用于数字大小判断、优先级编码等应用。

六、编码器（Encoder）编码器是一种将多个输入信号转换为对应输出信号的组合逻辑电路。

常见的编码器有2-4编码器、8-3编码器等。

以2-4编码器为例，它有2个输入信号和4个输出信号。

常用组合逻辑电路(3线—8线译码器 138)

常用组合逻辑电路(3线—8线译码器 138)3线—8线译码器是一种常用的数字电路，用于将一个三位二进制数映射到八个输出信号上。

它通常被用作地址译码器，将CPU发出的地址信号译码成与之对应的设备的CS（片选）信号。

以下是一些常见的组合逻辑电路及其应用：1. 2进制加法器2进制加法器是一种常见的电路，它用于将两个二进制数相加。

它的输入通常为两个二进制数和一个进位信号，输出为一个二进制数和一个进位信号，其中进位信号由前一位相加的进位和当前位的两个输入信号决定。

2进制加法器通常被用于CPU中的ALU（算术逻辑单元）中，实现加法操作。

2. 4位全加器4位全加器是一种电路，用于将四位二进制数相加。

它由四个2进制加法器组成，每个加法器的进位都与前一个加法器的进位相连。

4位全加器通常也被用于ALU中，实现更高精度的加法操作。

3. 反相器反相器是一种电路，将输入信号取反输出。

它通常由一个晶体管或MOS管构成，当输入信号为高电平时，电路关闭，输出为低电平；当输入信号为低电平时，电路开启，输出为高电平。

反相器在数字电路中有广泛应用，用于信号处理、计数器、寄存器等电路。

4. 与门与门是一种电路，当所有输入信号都为高电平时，输出为高电平；否则输出为低电平。

与门通常由两个PNP晶体管或两个NPN晶体管组成，输入信号通过两个晶体管的基极输入到集电极，当所有输入信号都为高电平时，晶体管都开启，输出信号为高电平。

5. 或门或门是一种电路，当任意一个输入信号为高电平时，输出为高电平；否则输出为低电平。

与门和或门是组合逻辑电路常用的基本逻辑门，它们可以通过多次组合实现更复杂的电路功能。

实用组合逻辑电路

实用组合逻辑电路组合逻辑电路是由逻辑门组成的电路，根据输入的信号进行逻辑运算并输出结果。

它是数字电路中的一种重要类型，广泛应用于计算机、通信、控制系统等领域。

本文将介绍几种常见的实用组合逻辑电路及其应用。

一、多路选择器多路选择器是一种常用的组合逻辑电路，它根据控制信号选择其中一个输入信号作为输出。

多路选择器的输入端有多个，输出端只有一个，控制端决定了哪个输入信号被选择输出。

多路选择器常用于数据选择、信号调制等场景。

二、译码器译码器是一种将编码信号转换为特定输出信号的组合逻辑电路。

它通常用于将输入信号转换为对应的输出信号，例如将二进制编码转换为BCD码或者将BCD码转换为七段数码管的控制信号。

译码器在数字电路中起到了非常重要的作用。

三、加法器加法器是一种实现数字加法运算的组合逻辑电路。

它可以将两个二进制数相加，并输出相应的结果。

加法器通常由半加器和全加器组成，其中半加器用于处理两个二进制位的加法操作，而全加器可以处理进位的情况。

加法器在计算机算术运算中扮演着重要的角色。

四、减法器减法器是一种实现数字减法运算的组合逻辑电路。

它可以将两个二进制数相减，并输出相应的结果。

减法器通常由加法器和补码运算组成，其中补码运算可以将减法转换为加法。

减法器在计算机中广泛应用于算术运算和逻辑运算。

五、比较器比较器是一种用于比较两个数字的大小关系的组合逻辑电路。

它可以比较两个二进制数的大小，并根据比较结果输出相应的信号。

比较器通常由减法器和逻辑门组成，其中减法器用于进行减法运算，逻辑门用于判断大小关系。

比较器在计算机中广泛应用于逻辑判断和条件执行。

六、编码器编码器是一种将多个输入信号转换为少量输出信号的组合逻辑电路。

它通常用于将多个输入信号编码为相应的二进制编码。

编码器广泛应用于数据传输和信号处理等领域，例如将多个开关信号编码为二进制编码进行传输。

七、解码器解码器是一种将二进制编码信号转换为相应输出信号的组合逻辑电路。

知识点二常用的组合逻辑电路_电工电子技术基本功_[共5页]

182 电工电子技术基本功
②圈的数目越少越好；
③同一个“1”方格可以被多次圈，但每一个圈内至少应有一个方格未被其他圈圈
过，否则该项所表示的乘积项是多余的。

知识点二常用的组合逻辑电路
按照电路的结构和工作原理，数字电路可分为组合逻辑电路和时序逻辑电路两大类。

在任何时刻电路的稳定输出只取决于同一时刻各输入变量的取值，而与电路以前的状态
无关，就称为组合逻辑电路，简称组合电路。

1．编码器
数字电路中只有“1”和“0”两种数码，也就是只有“高电平”和“低电平”两种
工作状态，需要将若干个“0”和“1”按一定规律排列在一起，代表不同的数码和不同
的含义，这样的过程就叫做“编码”。

图9-23所示是常见的10-4 线编码器，也是8421BCD
编码器，其真值表如表9-11所示。

图9-23 10-4 线编码器
表9-11 8421BCD编码器真值表
十进制数输入变量
输出变量
Y3Y2Y1Y0
0 A00 0 0 0
1 A10 0 0 1
2 A20 0 1 0
3 A30 0 1 1
4 A40 1 0 0
5 A50 1 0 1
6 A60 1 1 0
7 A70 1 1 1
8 A8 1 0 0 0
9 A9 1 0 0 1
逻辑表达式为
Y0=A1+A3+A5+A7+A9
Y1=A2+A3+A6+A7
Y2=A4+A5+A6+A7
Y3=A8+A9
2．译码器
译码是编码的逆过程，即将代码译为一定的输出信号，常用的是将二进制数转换为。

3-3常用的组合逻辑电路

1.明确输入变量、输出变量、控制变量； 2.分析芯片正常工作的输入条件、控制条件及输出状态； 3.分析控制信号的作用。
LE L L L L
L L L L L L × × H
BI H H H H
H H H H H H × L H
LT H H H H
H H H H H H L H H
D 0 0 0 0
主题
一、编码器和译码器
02
译码器
常用的组合逻辑电路
译码器是将代表特定信息的二进制代码翻译成对应的输出信号，以表示其原来含意的电路。是编码器的逆过程。
输入为二进制数据输出的状态
n位二进制数据输入
最多有2n种不同输出状态
（1）二进制译码器：输出控制信号 2线—4线；3线—8线；4线—16线…… （2）二—十进制译码器：输出十个数码，可直接通过辉光数码管显示；（3）显示译码器：输出若干个（如七个）信号，可通过字段显示器显示。
常用的组合逻辑电路
数字电子技术之
主讲教师：谢永超
湖南铁道职业技术学院作品
学习导入
常用的组合逻辑电路
本次课主要内容
编码器和译码器
半加器和全加器
数据分配器和数据选择器第三点
第一点
第二点
主题
一、编码器和译码器
01
编码器
常用的组合逻辑电路
所谓编码就是将具有特定含义的信息（如数字、文字、符号等）用二进制代码来表示的过程。能实现编码功能的电路称为编码器。
谢谢观看
湖南铁道职业技术学院作品
A0 A1 Am-1
m个
编码器
Y0 Y1 Yn-1
n位

常见的组合逻辑电路

常见的组合逻辑电路组合逻辑电路指的是由多个逻辑门组成的电路，其输出只与输入信号的组合有关，而与输入信号的时间顺序无关。

在现代电子设备中，组合逻辑电路被广泛应用于数字电子系统的设计中。

下面将介绍几种常见的组合逻辑电路及其应用。

一、与门（AND Gate）与门是最基本的逻辑门之一，它只有当所有输入信号都为高电平时，输出才为高电平。

与门在数字电路中扮演着非常重要的角色，可以用于实现多个输入信号的复合判断。

在计算机的算术逻辑单元（ALU）中，与门经常用于进行逻辑运算。

二、或门（OR Gate）或门也是一种常见的逻辑门，它只要任意一个输入信号为高电平，输出就为高电平。

与门和或门可以相互组合使用，实现更复杂的逻辑运算。

或门常用于电子开关和电路选择器等应用中。

三、非门（NOT Gate）非门是最简单的逻辑门，它只有一个输入信号，输出信号是输入信号的反向。

非门常用于信号反转的场合，例如数字信号进行取反操作。

四、与非门（NAND Gate）与非门是由与门和非门组合而成的逻辑门，其输出是与门输出信号取反。

与非门的应用非常广泛，可以用于各种数字电路的设计中，例如计算机内存、固态硬盘等。

五、或非门（NOR Gate）或非门由或门和非门组合而成，其输出是或门输出信号取反。

与与非门类似，或非门也可以用于各种数字电路的设计中，例如译码器、比较器等。

六、异或门（XOR Gate）异或门是一种特殊的逻辑门，只有当输入信号中的奇数个为高电平时，输出为高电平；偶数个为高电平时，输出为低电平。

异或门在编码器、加法器以及数据传输方面有着重要的应用。

七、多路选择器（Multiplexer）多路选择器是一种可以根据选择信号选择不同输入信号的逻辑电路。

它可以将多个输入信号中的一个或多个输出至一个输出线上。

多路选择器可以在数字信号的选择和转换中起到关键作用。

八、译码器（Decoder）译码器是一种将多位输入信号转换为多位输出信号的逻辑电路。

它可以将某个特定的输入编码成高电平，从而实现对多个输入信号的解码和处理。

常用的组合逻辑电路

常用的组合逻辑电路
加法器：实现1位二进制数之间加法运算的电路称为1位加法器。

依据加数的不同，1位加法器又分为半加器和全加器两种电路类型。

假如不考虑来自低位的进位而是只将两个1位二进制数相加，即只有加数和被加数相加，这种加法运算称为半加运算。

实现半加运算的电路叫做半加器。

串行进位加法器的优点是电路比较简洁，缺点是速度比较慢。

编码器：在数字系统中，所谓编码，就是将字母、数字、符号等信息编成一组二进制代码的过程。

编码器是数字电路中常用的集成电路之一。

最常见的计算机键盘中就含有编码器器件，当按下键盘上的按键时，编码器将按键信息转换成二进制代码，并将这组二进制代码送到计算机进行处理。

目前常常使用的编码器有一般编码器和优先编码器两类。

译码器：译码是编码的反过程。

编码是将信号转换成二进制代码，译码则是将二进制代码转换成特定的信号。

将输入的二进制代码转换成特定的高（低）电平信号输出的规律电路称为译码器。

数据选择器：数据选择器的功能是依据地址选择码从多路输入数据中选择一路送到输出。

当输入信号经过不同的路径传输到同一个门电路时，由于信号所经过的门电路的传输延时不同，或者所经过的门电路的级数不同，导致信号到达汇合点门电路的时间不同，从而可能引起该门电路的输出波
形消失尖峰脉冲（干扰信号），这一现象称为组合规律电路中的竞争-冒险现象。

产生竞争-冒险的缘由是由于一个门的两个互补的输入信号分别经过两条不同的路径传输，由于延迟时间不同，而到达的时间不同引起的。

消退竞争-冒险的方法主要有引入封锁脉冲、引入选通脉冲、接滤波电容或修改规律设计等。

常用组合逻辑电路及应用

（2）进行化简：
W A AB + ABB AB AB A B X WC +W C ( A B ) C A B C A B C Y XD XD ( A B C ) D A B C D A B C D
功能表
输入使能端——只有其输入有效信号时，该器件才处于工作状态，器件才具有其逻辑功能。输出使能端——当其输出有效信号时，指示该器件正处于工作状态，器件具有其逻辑功能。
• 8线-3线优先编码器74148的应用 @
3.4.1 编码器——集成电路编码器
3.4.2 译码器和数据分配器——定义及功能
B2 B1 B0
＝1
G0
＝1
G1
＝1
（5）、由逻辑代数式画出逻辑图 @
B3
G2
G3
3.2 组合逻辑电路的分析和设计
小结：
• 逻辑代数是分析和设计逻辑电路的工具 • 组合逻辑电路的输出状态只决定于同一时刻的输入状态。 • 组合逻辑电路的分析目的是为了确定已知电路的逻辑功能，步骤：写出各输出端的逻辑表达式、化简和变换各逻辑表达式、列出真值表、确定功能。 • 应用逻辑门电路设计组合逻辑电路的步骤是：列出真值表、写出逻辑表达式、化简和变换、画出逻辑图
Y0 EI AB Y B 1 EI A Y2 EI AB Y B 3 EI A
@
3.4.2 译码器和数据分配器——集成译码器
• 74138集成译码器功能表三位输入二进制码，八个输出信号其逻辑表达式为： Y G G 2 A G 2B C B A
0 1
Y1 G1 G 2 A G 2 B C B A Y2 G1 G 2 A G 2 B C B A Y3 G1 G 2 A G 2 B C B A Y4 G1 G 2 A G 2 B C B A Y5 G1 G 2 A G 2 B C B A Y6 G1 G 2 A G 2 B C B A Y7 G1 G 2 A G 2 B C B A

组合逻辑电路-血型匹配电路.doc

组合逻辑电路-血型匹配电路.doc血型匹配电路是一种常用的组合逻辑电路，通过判断输入的两个血型是否匹配，输出匹配与否的信号。

该电路通常由与门和反相器组成。

首先，我们需要了解一下血型的基本知识。

人体的血液中有A、B、AB、O四种血型，它们的命名来源于红细胞表面的不同抗原。

除此之外，还有Rh血型，它表示的是一种蛋白质，如果人体血液中有这种蛋白质，则是Rh阳性，否则是Rh阴性。

血型匹配分为以下几种情况：1. A型血只能和O型血或A型血配型，不能和B型血或AB型血配型；2. B型血只能和O型血或B型血配型，不能和A型血或AB型血配型；3. AB型血可以和所有血型配型；4. O型血只能和O型血配型。

根据上述规则，我们可以设计血型匹配电路。

假设电路的输入为两个开关，分别表示血型A和Rh的有无。

经过三个与门和两个反相器的组合，最终输出匹配与否的信号。

具体来说，如果输入的是A型血和Rh阳性，那么经过第一个与门得到的结果是A型血；经过第二个与门得到的结果是非B型血（因为B型血和AB型血中都包含B抗原）；经过第三个与门得到的结果是非O型血（因为O型血不包含任何抗原）。

这三个结果经过两个反相器取反后连接最后一个与门，可以得到最终的匹配信号。

如果输入的是B型血和Rh阳性，则与门中的判断条件不同，但电路的组成方式相同。

如果输入的是AB型血和Rh阳性，则三个与门都可以输出1，因为AB型血既包含A抗原又包含B抗原。

如果输入的是O型血和Rh阳性，则第一个与门和第二个与门的输出均为0，第三个与门的输出为1。

对于Rh阴性的判断，只需要在电路中增加一个反相器，在血型判断的结果后面再经过这个反相器即可。

如果输入的是Rh阴性，则输出信号取反。

总体而言，血型匹配电路的设计比较简单，但需要考虑全面，遵循科学的规则。

在实际应用中，它的作用也非常重要，能够为医学诊断和治疗提供帮助。

电路电子技术常用组合逻辑电路介绍

同理可得Y1、Y0的表达式如下：
Y 1 I 7 I 7 I 6 I 7 I 6 I 5 I 4 I 3 I 7 I 6 I 5 I 4 I 3 I 2 I 7 I 6 I 5 I 4 I 3 I 5 I 4 I 2
Y 0 I 7 I 7 I 6 I 5 I 7 I 6 I 5 I 4 I 3 I 7 I 6 I 5 I 4 I 3 I 2 I 1 I7 I6 I5 I6 I4 I3 I6 I4 I2 I1
图8-10
电路电子技术常用组合逻辑电路介绍
（2）优先编码器8线—3线特点：允许同时输入两个以上的编码信号，但只对其中优先
权最高的一个进行编码。优先编码器常用于优先中断系统和键盘编码。与普通编码器不
同，优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。
生活中常用十进制数及文字、符号等表示事物。
编码器
译码器
数字电路只能处理二进制信号
编码原则：n位二进制代码可以组成2n种不同的状态，也就可
以表示2n个不同的信息。若要对N个输入信息进行编码，则满足 N ≤ 2n （8-2）
n为二进制代码的位数，也即输入变量的个数。当N = 2n时，是利用了n个输入变量的全部组合进行的编码，称为全编码，实现全编码的电路叫做全编码器（或称二进制编码器）；当N ＜2n时，是利用了n个输入变量的部分状态进行的编码，称为部分编码。
8.2.1 编码器
1. 什么是编码
一般地说，用文字、符号或者数字表示特定事物的过程都可以叫做编码。例如，人一出生就要起名字，入学后被编上学号，运动员身上带的号码布等等，都属于编码。而数字电路中的编码，是指用二进制代码表示不同的事物。能够实现编码功能的电路称做编码器。

《组合逻辑电路设计》课件

《组合逻辑电路设计》ppt 课件
目录
• 组合逻辑电路概述 • 组合逻辑电路设计方法 • 常用组合逻辑电路设计 • 组合逻辑电路的分析 • 组合逻辑电路的实现
01 组合逻辑电路概述
组合逻辑电路的定义
01
02
03
组合逻辑电路
由门电路组成的数字电路，其输出仅与当前的输入有关，而与之前的输入无关。
04 组合逻辑电路的分析
组合逻辑电路的分析步骤
确定输入和输出变量
首先需要确定组合逻辑电路的输入和输出变量，以便了解电路的功能需求。
பைடு நூலகம்
列出真值表
根据输入和输出变量的取值，列出组合逻辑电路的真值表，以便了解电路在不同输入下的输出情况。
化简逻辑表达式
根据真值表，化简输出函数的逻辑表达式，以便了解电路的逻辑关系。
分析电路的完备性
检查电路是否实现了所需的功能，并确定是否存在冗余的元件或不必要的电路结构。
组合逻辑电路的分析实例
实例一
2-2=1的组合逻辑电路：该电路有两个输入变量A和B，一个输出变量Y，满足条件A和 B不同时为1时Y为0，其他情况下Y为1。通过分析可以得出输出函数的逻辑表达式为 Y=A'B'+AB。
THANKS
感谢观看
特点
无记忆功能，仅根据当前的输入确定输出。
应用
如编码器、译码器、多路选择器等。
组合逻辑电路的基本组成
门电路
是构成组合逻辑电路的基本单元，如AND门、OR 门、NOT门等。
输入和输出
组合逻辑电路有多个输入和输出，输入用于接收外部信号，输出用于传递处理后的信号。
连线
连接门电路，将输入与输出连接起来，实现信号的传递和处理。

常用的组合逻辑电路

4常用组合逻辑电路

常用组合逻辑电路模块

常见的组合逻辑电路

常用组合逻辑电路(3线—8线译码器 138)

实用组合逻辑电路

知识点二 常用的组合逻辑电路_电工电子技术基本功_[共5页]

3-3常用的组合逻辑电路

常见的组合逻辑电路

常用的组合逻辑电路

常用组合逻辑电路及应用

组合逻辑电路-血型匹配电路.doc

电路电子技术常用组合逻辑电路介绍

《组合逻辑电路设计》课件

知识点二常用的组合逻辑电路_电工电子技术基本功_[共5页]