VHDL多功能数字钟

基于VHDL语言

数

字

钟

设

计

学院：信息工程学院

专业：

姓名：

学号：

2010年6月15日

一、设计要求

1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。

2、设计精度要求为1秒。

二、设计目的

1.掌握各类计数器以及计数器的级联方式；

2.掌握数码管动态显示的原理与方法；

3.掌握用FPGA技术的层次化设计方法；

4.理解数字逻辑硬件和软件的设计思想；

三、设计环境：Quartus II CPLD-5型试验箱

四、系统功能描述

1、系统输入：系统状态及较时、定时转换的控制信号为enset、k、set；

时钟信号clk采用50MHz；校时复位信号为reset，输入信号均由按键信号产生。

2、系统输出：LED显示输出；蜂鸣器声音信号输出。

3、多功能数字电子钟系统功能的具体描述如下：

（一）计时：正常工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报时。

（二）校时：在计时显示状态下，按下“enset”键，接着按下“k”键，进入“小时”待校准状态，若此时按下“set”键，小时开始校准；之后按上“k”键则进入“分”待校准状态；继续按下“k”键则进入“秒”待复零状态；再次按上“k”键数码管显示闹钟时间，并进入闹钟“小时”待校准状态；再次按下“k”键则进入闹钟“分”待校准状态；若再按上“k”键恢复到正常计时显示状态。若校时过程中按下“reset”键，则系统恢复到正常计数状态。

（1）“小时”校准状态：在“小时”校准状态下，显示“小时”的数码管以2Hz 闪烁，并以2Hz的频率递增计数。

（2）“分”校准状态：在“分”校准状态下，显示“分”的数码管以2Hz闪烁，并以2Hz的频率递增计数。

（3）“秒”校准状态：在“秒复零”状态下，显示“秒”的数码管以2Hz闪烁，并以1Hz的频率递增计数。

（4）闹钟“小时”校准状态：在闹钟“小时”校准状态下，显示“小时”的数码管以2Hz闪烁，并以2Hz的频率递增计数。

（5）闹钟“分”校准状态：在闹钟“分”校准状态下，显示“分”的数码管以2Hz闪烁，并以2Hz的频率递增计数。

（三）整点报时：蜂鸣器在“59”分钟的第“51”、“53”、“55”、“57”秒发频率为500Hz的低音，在“59”分钟的第“59”秒发频率为1000Hz的高音，结束时为整点。

（四）显示：要求采用扫描显示方式驱动6个LED数码管显示小时、分、秒。（五）闹钟：闹钟定时时间到，蜂鸣器发出频率为1000Hz的高音，持续时间为60秒。

五、各个模块分析说明

1、分频器模块

（1）模块说明：输入一个频率为50MHz的CLK，利用计数器分出

1KHz的q1KHz，500Hz的q500Hz，2Hz的q2Hz和1Hz的q1Hz。

（2）源程序：

LIBRARY ieee;

USE ieee.std_logic_1164.all;

use ieee.std_logic_unsigned.all;

ENTITY fdiv IS

PORT (CLK: IN STD_LOGIC ; --输入时钟信号

q1KHz: BUFFER STD_LOGIC;

q500Hz: BUFFER STD_LOGIC;

q2Hz: BUFFER STD_LOGIC;

q1Hz: OUT STD_LOGIC);

END fdiv ;

ARCHITECTURE bhv OF fdiv IS

BEGIN

P1KHZ:PROCESS(CLK)

VARIABLE cout:INTEGER:=0;

BEGIN

IF CLK'EVENT AND CLK='1' THEN

cout:=cout+1; --每来个时钟上升沿时cout开始计数IF cout<=25000 THEN q1KHz<='0'; --当cout<=25000时，q1KHz输出“0” ELSIF cout<50000 THEN q1KHz<='1'; --当25000

END IF;

END IF;

END PROCESS;

P500HZ:PROCESS(q1KHz) --q1KHz作为输入信号，分出q500Hz VARIABLE cout:INTEGER:=0;

BEGIN

IF q1KHz'EVENT AND q1KHz='1' THEN

cout:=cout+1;

IF cout=1 THEN q500Hz<='0'; --二分频

ELSIF cout=2 THEN cout:=0;q500Hz<='1';

END IF;

END IF;

END PROCESS;

P2HZ:PROCESS(q500Hz)

VARIABLE cout:INTEGER:=0;

BEGIN

IF q500Hz'EVENT AND q500Hz='1' THEN

cout:=cout+1;

IF cout<=125 THEN q2Hz<='0';

ELSIF cout<250 THEN q2Hz<='1';

ELSE cout:=0;

END IF;

END IF;

END PROCESS;

P1HZ:PROCESS(q2Hz)

VARIABLE cout:INTEGER:=0;

BEGIN

IF q2Hz'EVENT AND q2Hz='1' THEN

cout:=cout+1;

IF cout=1 THEN q1Hz<='0';

ELSIF cout=2 THEN cout:=0;q1Hz<='1';

END IF;

END IF;

END PROCESS;

END bhv;

（3）模块图:

2、控制器模块

（1）模块说明：输入端口enset，k，set键来控制6个状态，这六个状态分别是显示计时时间状态，调计时的时、分、秒状态，调闹铃的时、分的状态，reset 键是复位键，用来回到显示计时时间的状态。

（2）源程序：

library ieee;

use ieee.std_logic_1164.all;

entity contl is

port(clk,enset,k,set,reset:in std_logic;

cth,ctm,cts,cbh,cbm,flashh,flashm,flashs,sel_show:out

std_logic);

end contl;

architecture rtl of contl is

type stats is (s0,s1,s2,s3,s4,s5); --定义6个状态

signal current_state,next_state:stats:=s0;

begin

process(clk,reset)

begin

if reset='1' then