第四章--主存储器PPT课件
合集下载
第4章1-存储器管理PPT课件
28.01.2021
.
13
⑵ 不必给程序分配连续的内存空间，可以较好地利 用较小的内存块，这便于存储器用紧缩来解决存储 器的碎片问题。 动态地址再定位的缺点：需要附加的硬件支持，而 且实现存储管理的软件算法比较复杂。
28.01.2021
.
14
4.3 连续分配存储方式
计算机对装入内存的程序有两种分配方式：连续分配 和离散分配。 连续分配：为一个用户程序分配一个连续的内存空间， 主要用于60－70年代。它又分为二种：单一连续分配方 式和分区式分配方式 离散分配：将一个用户程序离散的分配到内存空间中 去，它有分页和分段两种分配方式。
区没有被使用的空间最小；
☻仅仅保证所选择的分区能够放得下相关进程即可。
28.01.2021
.
20
☻长处：
实现简单； 系统开销小。
☻不足：
因已分配分区存在内零头(Internal Fragment)而
使存储利用率不高；
因分区尺寸固定而使系统无法运行大程序； 因分区数目固定而使活动进程的数目受限。
28.01.2021
28.01.2021
.
5
逻辑地址（相对地址）：相对用户程序模块，以0
地址为起始地址的编址方式。
物理地址（绝对地址）：相对于内存，每一单元有
唯一地址的编址方式。
地址重定位（Relocation)：把相对地址转换成内存
中的绝对地址的过程，也叫地址映射（map）。
28.01.2021
.
6
4.2.1 程序的装入
28.01.2021
.
12
当CPU取一条访问内存的指令时，地址变换硬件逻辑 自动将指令中的相对地址与重定位寄存器中的值相加， 再根据和值作为内存的绝对地址去访问该单元的数据。
计算机组成与结构课件 第四章 主存储器
源极
电容Cs
VDD
写入: 字线为高电平,T导通 写1: 位线为低电平,VDD通过T对Cs充电， 电容中 有电荷则保持不变。 写0: 位线为高电平,Cs通过T放电，电容中无电荷 则不变。
读出:位线预充电至高电平; 当字线出现 高电平后,T导通,若原来Cs充有电荷,则Cs放 电,使位线电位下降,经放大后,读出为1; 若原 来Cs上无电荷,则位线无电位变化,放大器无 输出,读出为0。
主存储器处于全机中心地位，原因有三点： （1）主存储器存放当前计算机正在 执行的程序和数据，CPU直接从存储器 取指令或存取数据。 （2）利用DMA（直接存储器存取） 技术和输入输出通道技术，在存储器与 输入输出系统之间直接传送数据。 （3）共享存储器的多处理机利用存储 器存放共享数据，并实现处理机之间的 通信。
一、主存的基本知识
—— 主存储器处于全机中心地位
按在计算机系统中的作用存储器可分为三 种： ⑴ 高速缓冲存储器（cache）：用来存放 正在执行的程序段和数据，以便CPU高速地使 用它们。 ⑵ 主存储器（简称主存或内存）：用来存 放计算机运行期间所需要的程序和数据，CPU 可直接随机地进行读写访问。 ⑶ 辅助存储器：用来存放当前暂不参与运 行的程序和数据，以及一些需要永久性保存的 信息，CPU不能直接访问它。
（3）可编程的只读存储器（PROM） 一次性写入后只能读不能修改。 （4）可擦除可编程的只读存储器（EP ROM ） 用紫外线擦除内容的PROM，擦除后可再写 入内容。 （5）可电擦除的可编程只读存储器（E2 PROM） 用电擦除。
按信息的保存性是否长久来分，存储 器可分为如下两类： (1)易失性存储器：断电后，存储信息 即消失的存储器。 (2)非易失性存储器：断电后信息仍然 保存的存储器。 RAM属于易失性存储器 ROM、P ROM、EP ROM、 E2 PROM 属于非易失性存储器
主存储器与存储体系PPT
写（存）操作 ：将要写入的信息存入CPU所指定 的存储单元中。
（1）地址->AR->AB （2）数据->DR->DB （3）Write （4）Wait for MFC CPU将地址信号送至地址总线 CPU将要写入的数据送到数据总线 CPU发写信号 等待存储器工作完成信号
5.主存储器的基本结构
地 址 译 码 驱 动 I/O 和 读 写 电 路 存储体是存储器的核心，是存储单元 的集合体，而存储单元又是由若干个记忆 单元组成的。 数据 线 地址译码驱动电路包含译码器 和驱动器两部分组成。译码器将地 址总线输入的地址码转换成与之对 应的译码输出线上的有效电平，以 表示选中了某一存储单元，然后由 驱动器提供驱动电流去驱动相应的 读/写电路，完成对被选中存储单 元的读/写操作。
重点难点
存储器芯片的原理、主存的容量扩展技术。 cache的工作原理. Cache的存储器组织:存储映象与地址转换
4.1
一.存储器的作用
存储器概述
计算机真正工作的场所是主存（内存），所 有驱动程序、操作系统、工作数据、成品/半成 品应用程序必须加载到主存中才能由CPU读取。 高速缓存的速度比主存储器快，作为CPU与 内存的缓冲区，主要起到平衡CPU与主存这间的 速度的作用，有效解决了CPU速度与主存速度的 不匹配问题。 辅助存储器（如硬盘、软盘）也称为外存， 用来存放暂时不参加运行的程序和数据，以及永 久存储信息。辅助存储器的容量很大，但存取速 度慢，并且不能为CPU直接访问，必须先将其中 信息调入主存后，才能为CPU所访问。
A0~A4:X地址译码器
控制端：
A5~A9:Y地址译码器
组成32*32的存储矩阵
CS : 片选 WE ：允许写 CS ＝0， WE ＝0： 允许写 CS ＝0， WE ＝1： 允许读 CS ＝1， WE ＝x： 未选
计算机组成原理4第四章存储器PPT课件精选全文
4.2
11
4.2
请问： 主机存储容量为4GB，按字节寻址，其地址线 位数应为多少位？数据线位数多少位？ 按字寻址（16位为一个字）,则地址线和数据线 各是多少根呢？
12
数据在主存中的存放
设存储字长为64位（8个字节），即一个存 取周期最多能够从主存读或写64位数据。
读写的数据有4种不同长度:
字节 半字 单字 双字
34
3. 动态 RAM 和静态 RAM 的比较
主存
DRAM
SRAM
存储原理
电容
触发器
集成度
高
低
芯片引脚
少
多
功耗
小
大
价格
低
高
速度
慢
快
刷新
有
无
4.2
缓存
35
内容回顾: 半导体存储芯片的基本结构 4.2
…… ……
地
译
存
读
数
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
D0
…… D 7
22
(2) 重合法（1K*1位重合法存储器芯片）
0 A4
0,00
…
0,31
0 A3
X 地
X0
32×32
… …
0址
矩阵
A2
译
0码
31,0
…
31,31
A1
器 X 31
0 A0
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
最新计算机组成原理第4章主存储器
2. 动态存储器（DRAM）（6） RAS的一个周期时间。
②写工作方式（ WE=0） 写工作周期 tCWR
RAS CAS WE DIN DOUT
高阻态
22
2. 动态存储器（DRAM）（7）
③读一改写工作方式
读-改写周期 tCRMW
RAS
CAS
WE
td
DIN
数据对写允许的建立 时间tsuDIN
CPU必须在这段时 间内输出数据
16
2. 动态存储器（DRAM）（1）
有存储电荷：1 无存储电荷：0
(1) 存储单元和存储器原理
高电平写0，低电平写1
读出选择线 写入选择线
位线 数据线
T3
读出数据线
T1
C
T2
字线
T
Cs
写入数据线
3管存储单元
(读出和写入部分分开)
K
UGG
S
D
1.当UGG>UT 时，MOS管导通，忽略导通电阻，漏--源极相当短路， 相当于开关“闭合”。
2.当UGG<UT 时，MOS管截止，漏--源极相当开路。
10
1. 静态存储器（SRAM）（1）
(1) 存储单元和存储器
位线1
（高电平写0）
T3 T5 T1
字选择线
VDD
VGG
T4
位线2
（高电平写1）
DRAM采用“读出”方式进行再生。而接在单元数据线上的读放是 一个再生放大器。
由于DRAM每列都有自己的读放，因此，只要依次改变行地址，轮 流对存储矩阵的每一行所有单元同时进行读出，直到把所有行全部 读出一遍，就完成了对存储器的再生。
19
2. 动态存储器（DRAM）（5）
②写工作方式（ WE=0） 写工作周期 tCWR
RAS CAS WE DIN DOUT
高阻态
22
2. 动态存储器（DRAM）（7）
③读一改写工作方式
读-改写周期 tCRMW
RAS
CAS
WE
td
DIN
数据对写允许的建立 时间tsuDIN
CPU必须在这段时 间内输出数据
16
2. 动态存储器（DRAM）（1）
有存储电荷：1 无存储电荷：0
(1) 存储单元和存储器原理
高电平写0，低电平写1
读出选择线 写入选择线
位线 数据线
T3
读出数据线
T1
C
T2
字线
T
Cs
写入数据线
3管存储单元
(读出和写入部分分开)
K
UGG
S
D
1.当UGG>UT 时，MOS管导通，忽略导通电阻，漏--源极相当短路， 相当于开关“闭合”。
2.当UGG<UT 时，MOS管截止，漏--源极相当开路。
10
1. 静态存储器（SRAM）（1）
(1) 存储单元和存储器
位线1
（高电平写0）
T3 T5 T1
字选择线
VDD
VGG
T4
位线2
（高电平写1）
DRAM采用“读出”方式进行再生。而接在单元数据线上的读放是 一个再生放大器。
由于DRAM每列都有自己的读放，因此，只要依次改变行地址，轮 流对存储矩阵的每一行所有单元同时进行读出，直到把所有行全部 读出一遍，就完成了对存储器的再生。
19
2. 动态存储器（DRAM）（5）
(精选)《主存储器》PPT课件
计算机组成原理
——第4章 主存储器
1
4.8 半导体存储器的组成与控制
1. 存储器容量扩展
位扩展 字扩展 字位扩展
2. 存储控制
集中刷新 分散刷新 异步刷新
3. 存储校验线路
2
复习（一）
❖RAM存储器芯片总结
RAM存储器芯片有多种型号，每一RAM存储器芯 片具有：
地址线Ai：引脚数与存储芯片的单元数有关； 数据线Di：引脚数与存储芯片的字长有关； 片选信号CS：只有CS有效时，芯片才被选中，
❖ 位扩展特点： 存储器的单元数不变，位数增加。
…
9
1、存储器容量扩展——字扩展
例3 使用16K×8位的RAM芯片组成一个 64K×8位的存储器。
分析： ①芯片的字数不够，需进行字扩展。 ②共需芯片数目是64K÷16K＝4。将4片RAM的地 址线、数据线、读写线一一对应并联。 ③出现地址线不够问题，如何解决？ 可以用高2位 地址作为选片端。 ④详细的连接见下图：
12
…
1、存储器容量扩展——字位扩展
❖ 实际存储器往往需要在字向、位向两个方向同时 扩展。
❖ 一个存储器的容量为M×N位，若使用L×K位的存 储芯片，则该存储器共需的芯片个数为：
M× N
L
K
❖ 需解决：芯片的选用、
…
地址分配与片选逻辑、
…
…
信号线的连接。 …
13
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
10
16K×8位的RAM芯片组成一个64K×8位的存储器
10
地 CS
址 端
WE
地 CS
址 端
WE
地 CS
址 端
WE
——第4章 主存储器
1
4.8 半导体存储器的组成与控制
1. 存储器容量扩展
位扩展 字扩展 字位扩展
2. 存储控制
集中刷新 分散刷新 异步刷新
3. 存储校验线路
2
复习（一）
❖RAM存储器芯片总结
RAM存储器芯片有多种型号，每一RAM存储器芯 片具有：
地址线Ai：引脚数与存储芯片的单元数有关； 数据线Di：引脚数与存储芯片的字长有关； 片选信号CS：只有CS有效时，芯片才被选中，
❖ 位扩展特点： 存储器的单元数不变，位数增加。
…
9
1、存储器容量扩展——字扩展
例3 使用16K×8位的RAM芯片组成一个 64K×8位的存储器。
分析： ①芯片的字数不够，需进行字扩展。 ②共需芯片数目是64K÷16K＝4。将4片RAM的地 址线、数据线、读写线一一对应并联。 ③出现地址线不够问题，如何解决？ 可以用高2位 地址作为选片端。 ④详细的连接见下图：
12
…
1、存储器容量扩展——字位扩展
❖ 实际存储器往往需要在字向、位向两个方向同时 扩展。
❖ 一个存储器的容量为M×N位，若使用L×K位的存 储芯片，则该存储器共需的芯片个数为：
M× N
L
K
❖ 需解决：芯片的选用、
…
地址分配与片选逻辑、
…
…
信号线的连接。 …
13
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
10
16K×8位的RAM芯片组成一个64K×8位的存储器
10
地 CS
址 端
WE
地 CS
址 端
WE
地 CS
址 端
WE
XIN第04章 主存储器与存储系统 4-2PPT课件
Y1
码
Y2
器
Y3
OE
2716
(2)
CE
OE
2716
(3)
CE
OE
2716
(4)
CE
15
部分译码法地址范围
芯片 #1 #2 #3 #4
A15 A14 A13 A12 A11 A10 …. A0
× × × 0 0 0 …. 0 × × × 0 0 1 …. 1
× × × 0 1 0 …. 0 × × × 0 1 1 …. 1
不同的片选方式对CPU剩余的5根地址线 的处理是不同的。
9
(1) 线选法
线选法是指利用地址总线的剩余高位地 址线直接作为存储器芯片的片选信号，低 位地址线和存储器地址线相连。用低位地 址线对每片内的存储单元进行寻址，所需 地址线由每片的单元数确定。
10
线选法扩展存储器容量
A10～A0
RD
CPU
A11 A12 A13 A14 D7～D0
(2)
OE I/O0 .. I/O7
18
全译码法地址范围
芯片 组1 组2
A19 A18 A17 A16 A15 A14 …. A0 0 0 0 0 0 0 …. 0 0 0 0 0 0 1 …. 1
0 0 0 0 1 0 …. 0 0 0 0 0 1 1 …. 1
地址范围
0000H~ 7FFFH
8000H~ FFFFH
计算机系统中， 存储器芯片与 CPU之间的连接， 读/写 实质上就是其与 数据总线、地址 总线和控制总线 三种系统总线的 连接。
CPU AR
k
DR n 地址总线
数据总线 控制总线
Ready
主存储器
主存储器培训课件
（1）地址->AR->AB （2） Read （3）Wait for MFC （4）(AR)->DB->DR CPU将地址信号送至地址总线 CPU发读命令 等待存储器工作完成信号 读出信息经数据总线送至CPU
写（存）操作 ：将要写入的信息存入CPU所指 定的存储单元中。
（1）地址->AR->AB CPU将地址信号送至地址总线 （2）数据->DR->DB CPU将要写入的数据送到数据总线 （3）Write CPU发写信号 （4）Wait for MFC 等待存储器工作完成信号 精品
到将被选单元的内容读出为止所用的时间。 *写入时间： 指从CPU向MEM发出有效地址和写命令开始，直 到信息写入被选中单元为止所用的时间。
精品
3. 存储周期时间（又隔的最 小时间。（目前一般存储器可达几纳秒（ns））
4.4主存储器的基本操作
精品
存储器各个概念之间的关系
存储元
单元地址
00…00 00…01
. . . .
存储单元
存储容量 存储体
.
. . .
XX…XX
精品
4.2存储器分类
1. 按存储介质分 半导体存储器：用半导体器件组成的存储器。 磁表面存储器：用磁性材料做成的存储器。 2. 按存储方式分
随机存储器：任何存储单元的内容都能被随机存取，且存取
4.5 读/写存储器(即随机存储(RAM)) 存储器
双极型
工艺 电路结构 MOS型 工作方式 TTL型 ECL型
速度很快、功耗大、容量小
PMOS 功耗小、容量大 NMOS （静态MOS除外） CMOS 静态MOS 动态MOS
ECL:发射集耦合逻辑电路的简称 精品
写（存）操作 ：将要写入的信息存入CPU所指 定的存储单元中。
（1）地址->AR->AB CPU将地址信号送至地址总线 （2）数据->DR->DB CPU将要写入的数据送到数据总线 （3）Write CPU发写信号 （4）Wait for MFC 等待存储器工作完成信号 精品
到将被选单元的内容读出为止所用的时间。 *写入时间： 指从CPU向MEM发出有效地址和写命令开始，直 到信息写入被选中单元为止所用的时间。
精品
3. 存储周期时间（又隔的最 小时间。（目前一般存储器可达几纳秒（ns））
4.4主存储器的基本操作
精品
存储器各个概念之间的关系
存储元
单元地址
00…00 00…01
. . . .
存储单元
存储容量 存储体
.
. . .
XX…XX
精品
4.2存储器分类
1. 按存储介质分 半导体存储器：用半导体器件组成的存储器。 磁表面存储器：用磁性材料做成的存储器。 2. 按存储方式分
随机存储器：任何存储单元的内容都能被随机存取，且存取
4.5 读/写存储器(即随机存储(RAM)) 存储器
双极型
工艺 电路结构 MOS型 工作方式 TTL型 ECL型
速度很快、功耗大、容量小
PMOS 功耗小、容量大 NMOS （静态MOS除外） CMOS 静态MOS 动态MOS
ECL:发射集耦合逻辑电路的简称 精品
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2114芯片为1K×4位，片内寻址需要10根地址线，为A0~A9
17
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
芯片 芯片地址 片选信号 片选逻辑
1K
A9～A0
CS0
1K
A9～A0
CS1
1K
A9～A0
CS2
1K
A9～A0
CS3
整个存储器的地址范围：000H~FFFH
A11A10 A11A10 A11A10 A11A10
0 0 1 …… 1 0 1 0 …… 0
0 1 1 …… 1 1 0 0 …… 0
1 0 1 …… 1 1 1 0 …… 0
1 1 1 …… 1
64K1K×4 1K×4 1K×4
4KB
需12位地 址寻址：
A11～A0
低位地址分配给芯片，高位地址形成片选逻辑。
例4 用2114（1K×4）SRAM芯片组成容量为 4K×8的存储器。
要求： 1、确定整个存储器所需的芯片数及芯片的分
组情况 ； 2、确定存储器及每组芯片的地址范围； 3、说明地址线的分配方法，并画出存储器的
结构图。
14
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
分析：
1.计算芯片数
计算机组成原理
——第4章 主存储器
-
1
4.8 半导体存储器的组成与控制
1. 存储器容量扩展
位扩展 字扩展 字位扩展
2. 存储控制
集中刷新 分散刷新 异步刷新
3. 存储校验线路
2
复习（一）
❖RAM存储器芯片总结
RAM存储器芯片有多种型号，每一RAM存储器芯 片具有：
地址线Ai：引脚数与存储芯片的单元数有关； 数据线Di：引脚数与存储芯片的字长有关； 片选信号CS：只有CS有效时，芯片才被选中，
7
8K×1位RAM芯片组成8K×8位的存储器
地 A0 址 线 A12
D0
数 据 线
D7
CS
I/O I/O I/O I/O
8K×1
I/O I/O I/O
I/O
WE
8
位扩展总结：
❖当构成内存的存储芯片的字长 < 内存单元的字长时， 就要进行位扩展，使每个单元的字长满足要求。
❖ 位扩展方法： 将每片的地址线、片选CS、读写控制线并联，数据 线分别引出。
10
16K×8位的RAM芯片组成一个64K×8位的存储器
10
地 CS
址 端
WE
地 CS
址 端
WE
地 CS
址 端
WE
地 CS
址 端
WE
11
字扩展总结：
❖ 特点: 地址空间的扩展。芯片每个单元中的字长满足，
但单元数不满足。 ❖ 扩展原则：
每个芯片的地址线、数据线、读写控制线并 联，仅片选端分别引出，以实现每个芯片占据不 同的地址范围。
18
地址端： A9～A0（入）
1
2114（1K×4） 10
9
数据端： D3～D0（入/出）
A6 A5 A4 A3 A0 A1 A2 CS GND
控制端： 片选CS
= 0 选中芯片 = 1 未选中芯片
写使能WE 电源、地
=0写 =1读
5
1、存储器容量扩展
位扩展 —— 扩展每个存储单元的位数 (扩展宽度)
字扩展 —— 扩展存储单元的个数 (扩展长度)
字位扩展—— 两者的综合
(扩展宽度和长度)
假设扩展同种芯片，则需要的芯片 ： 总片数＝总容量/（容量/片）
… … …
… …
位扩展
字扩展
6
…
字位扩展
1、存储器容量扩展——位扩展
例2 使用8K×1位RAM芯片组成8K×8位的存 储器，画出逻辑框图。
分析： ①芯片位数小于存储器所要求的位数，需进行位扩 展。 ②8个芯片的关系是平等的，同时工作，并联的，对 应的地址一一相连。 ③详细的连接见下图：
12
…
1、存储器容量扩展——字位扩展
❖ 实际存储器往往需要在字向、位向两个方向同时 扩展。
❖ 一个存储器的容量为M×N位，若使用L×K位的存 储芯片，则该存储器共需的芯片个数为：
M× N
L
K
❖ 需解决：芯片的选用、
…
地址分配与片选逻辑、
…
…
信号线的连接。 …
13
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
共分为4组，每组的地址范围为：
第一组：000H~3FFH
第二组：400H~7FFH
第三组：800H~BFFH
第四组：C00H~FFFH 18
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
芯片外的地址分配与片选逻辑
为芯片分配哪几位地址， 以便寻找片内的存储单元
由哪几位地址形成芯 片选择逻辑，以便寻 找芯片
存储空间分配： 4KB存储器在16位地址空间(64KB）中占据任意 连续区间。
16
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
片选 芯片地址 A11 A10 A9 …… A0 0 0 0 …… 0
所连地址线才有效，才能进行读/写操作。
读/写信号WE：为0，控制写入电路进行写入； 为1，控制读出电路进行读出。
电源线、地线
3
复习（二）
例1：某RAM芯片，其存储容量为16K×8位，问： （1）该芯片引出线的最小数目应为多少？ （2）存储器芯片的地址范围是什么？
解： （1）16K=214，所以地址线14根；字长8位，所以数据线8根。
整个存储器所需要芯片数=（4×8）/ （1×4）=8片
先扩展位数，再扩展单元数。
2片1K×4 4组1K×8
1K×8
8片
4K×8
每组需2114（1K×4）SRAM 芯片2片，共4组。
位扩展2片芯片CS连在一起，4组字扩展CS要分开。
15
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
2.地址分配与片选逻辑 存储器寻址逻辑 芯片内的寻址系统(二级译码)
14 + 8 + 1 + 1 + 1 + 1 = 26
地址线 数据线 片选 读/写 电源线 地线
（2）存储器芯片的地址范围为0000H~3FFFH
存储器芯片的地址范围： 地址线从全“0”到全“1”的所有编码
4
复习（三）
❖SRAM芯片2114（1K×4位）
外特性：
Vcc A7 A8 A9 D0 D1 D2 D3 WE
❖ 位扩展特点： 存储器的单元数不变，位数增加。
…
9
1、存储器容量扩展——字扩展
例3 使用16K×8位的RAM芯片组成一个 64K×8位的存储器。
分析： ①芯片的字数不够，需进行字扩展。 ②共需芯片数目是64K÷16K＝4。将4片RAM的地 址线、数据线、读写线一一对应并联。 ③出现地址线不够问题，如何解决？ 可以用高2位 地址作为选片端。 ④详细的连接见下图：