基于MicroBlaze的FPGA重配置系统设计

第７卷第２３期２００７年１２月１６７１—１８１９（２００７）２３—６１９０—０３科学技术与工程ＳｃｉｅｎｃｅＴｅｃｈｎｏｌｏｇｙａｎｄＥｎｇｉｎｅｅｒｉｎｇＶ０１．７Ｎｏ．２３Ｄｅｃ．２００７⑥２００７Ｓｃｉ．Ｔｅｃｈ．Ｅｎｇｎｇ．基于ＭｉｃｒｏＢｌａｚｅ的ＦＰＧＡ重配置系统设计李炜Ｊｌ’（电子科技大学自动化工程学院，成都６１００５４）摘要介绍了ＸｉｌｉｎｘＦＰＧＡ的配置模式和配置原理，提出一种基于ＭｉｃｒｏＢｌａｚｅ软核处理器的ＦＰＧＡ重配置系统设计方案。

该方案灵活简便，具有很高的应用价值。

关键词ＸｉｌｉｎｘＦＰＧＡＭｉｃｒｏＢｌａｚｅ微处理器重配置中图法分类号ＴＮ９１９．３；文献标识码Ａ基于ＳＲＡＭ工艺的ＦＰＧＡ集成度高，逻辑功能强，可无限次重复擦写，被广泛应用于现代数字系统的设计中。

基于ＳＲＡＭ工艺的ＦＰＧＡ在掉电后数据会丢失，当系统重新上电时，需要对其重新配置。

在系统重构或更换系统工作模式时，往往也需要对ＦＰＧＡ进行在线重配置，以获得更加灵活的设计和更加强大的功能。

在这些过程中，如何根据系统的需求，快速高效地将配置数据写入ＦＰＧＡ，对ＦＰＧＡ进行在线重配置，是整个系统重构的关键。

在ＦＰＧＡ的重配置系统设计中，通过外部控制器对ＦＰＧＡ进行在线重配置的方案是上佳选择。

在这种方案中，可以由外部控制器模拟ＦＰＧＡ的配置时序，并采用串行化，或者并行化的方式发送ＦＰＧＡ所需要的配置时钟和数据。

同时，在配置过程中控制器可以监控配置进程，很好地保证在线重配置的实时陛和高效性。

现基于ＭｉｃｒｏＢｌａｚｅ软核处理器，提出了一种灵活简便的ＦＰＧＡ在线重配置系统设计方案。

１ＸｉｌｉｎｘＦＰＧＡ配置方式及配置流程实现ＦＰＧＡ的数据配置方式比较多，以Ｘｉｌｉｎｘ公司的Ｖｉｒｔｅｘ－４系列ＦＰＧＡ为例，主要有从串模式、主串模式、８位从并模式、３２位从并模式、主并模式及ＪＴＡＧ模式这六种配置方式。

这些模式是通过２００７年７月３１３收到第一作者简介：李炜（１９８３一），男，成都电子科技大学自动化工程学院研究生，研究方向：基于ＦＰＧＡ的嵌入式系统开发。

Ｅ—ｍａｉｌ：ｋｅｖｉｎｗａｙ＠１６３．ｃｏｒｎ。

ＦＰＧＡ模式选择引脚Ｍ２、Ｍ１、Ｍ０上设定的电平组合来决定的。

Ｖｉｒｔｅｘ－４的配置流程主要由四个阶段组成。

当系统复位或上电后，配置即开始，ＦＰＧＡ首先清除内部配置存储器，然后采样模式选择引脚Ｍ２、Ｍ１、Ｍ０以确定配置模式，之后下载配置数据并进行校验，最后由一个Ｓｔａｒｔ—ｕｐ过程激活ＦＰＧＡ，进入用户状态。

在配置过程中，通过置低Ｖｉｒｔｅｘ－４的ＰＲＯＧ—Ｂ引脚可以重启配置过程。

在ＦＰＧＡ清除内部配置存储器完毕后，ＩＮＩＴ—Ｂ引脚会由低电平变高，如果通过外部向ＩＮＩＴ＿Ｂ引脚置低电平，则可以暂停ＦＰＧＡ的配置过程，直到ＩＮＩｒｌｌ一Ｂ变为高电平。

在配置数据下载完毕且ＦＰＧＡ经过Ｓｔａｒｔ—ｕｐ过程启动成功后，其ＤＯＮＥ引脚将会由低电平变高。

２从串配置模式及时序在Ｖｉｒｅｘ－４的配置模式中，从串配置模式是最为简便和最容易控制的，本设计就采用从串模式对Ｖｉｒｔｅｘ－４进行重配置。

在从串模式下需要使用到Ｖｉｒｔｅｘ－４ＦＰＧＡ的几个相应配置管脚，其管脚功能和方向如表１所示。

在从串配置模式下，当ＭｉｃｒｏＢｌａｚｅ微处理器通过ＧＰＩＯ口输出将ＰＲＯＧ＿Ｂ引脚置为低电平后，Ｖｉｒ．ｔｅｘ－４ＦＰＧＡ将开始复位片内的配置逻辑，这一复位过程持续时间大约为３３０ｎｓ。

在ＰＲＯＧ＿Ｂ输入低电平的同时，ＦＰＧＡ将置低ＩＮＩＴ＿Ｂ和ＤＯＮＥ信号，表明其正处于配置过程中。

片内配置逻辑复位完毕后，２３期李炜：基于ＭｉｃｒｏＢｌａｚｅ的ＦＰＧＡ重配置系统设计６１９１ＦＰＧＡ会置高ＩＮＩＴ—Ｂ引脚电平并采样模式选择引脚Ｍ［２：０］确定所采用的配置模式（在从串配置模式下，Ｍ０、Ｍ１、Ｍ２输人均为高电平）。

之后，ＦＰＧＡ进入配置数据装载阶段，ＭｉｃｒｏＢｌａｚｅ微处理器检测到ＩＮＩＴ＿Ｂ高电平信号后，便可通过ＧＰＩＯ通道向ＦＰＧＡ发送配置数据ｂｉｔ位，而ＦＰＧＡ将在每个外部ＣＣＬＫ时钟上升沿采样配置数据ｂｉｔ位。

所有配置数据发送完毕后ＦＰＧＡ便会进入Ｓｔａｒｔ—ｕｐ启动过程，默认设置下经过４个内部时钟周期，ＦＰＧＡ便启动完毕并会置高ＤＯＮＥ引脚电平，表明配置成功，已进入用户状态。

从串配置模式具体的配置时序如图１所示。

表１从串模式配置管脚ＰＲＯＧＢ］厂———————————一ＩＮＩＴ旷——＼／＿＿——————————一八几厂、厂、…＿、ＣＣＬＫＤＩＮ—————矩匦蜒煎Ⅺ遁×甄…）—一厂一Ｔ）ｏＮＦ图１从串模式配置时序图３重配置系统硬件电路设计设计选用了ＭｉｃｒｏＢｌａｚｅ微处理器作为Ｖｉｒｔｅｘ－４ＦＰＧＡ在线重配置的外部主控制器。

ＭｉｃｒｏＢｌａｚｅ是Ｘｉｌｉｎｘ公司的微处理器ＩＰ软核，采用了ＲＩＳＣ指令集和哈佛体系结构的３２位指令和数据总线，可嵌入在Ｘｉｌｉｎｘ公司ＦＰＧＡ中，并和其他外设ＩＰ核及用户ＩＰ核一起，构成系统级集成电路（ＳｙｓｔｅｍＯｎＣｈｉｐ，ＳＯＣ）。

由于ＭｉｃｒｏＢｌａｚｅ处理器在ＦＰＧＡ中实现，并且可以灵活的选择其外设ＩＰ，对外部电路的控制非常方便，因此利用ＭｉｃｒｏＢｌａｚｅ微处理器作为’ＦＰＧＡ在线重配置系统的控制器是较好的选择。

Ｖｉｒｔｅｘ－４ＦＰＧＡ的配置数据量较大，本设计选用了Ｆｌａｓｈ存储器Ｓ２９ＧＬ５１２Ｎ作为配置数据的外部存储器。

此外设计还选用了Ｘｉｌｉｎｘ公司的小规模ＦＰ．ＧＡＸＣ３Ｓ２００作为ＭｉｃｒｏＢｌａｚｅ微处理器的实现平台，足以充分发挥ＭｉｃｒｏＢｌａｚｅ的强大功能。

图２所示为本设计方案的电路结构框图。

ＷＥ驻｜ＨＧ唧ＤＩＮｏＥＧ玛ＤｌＰＲｏＧＢＣＥＧｍ２ＣＣＬＫ一ＦｌａｓｈＭｉｃｒｏＢｌａｚｅⅥＩｔｅｘ．４Ａ［０：２４】ＧＰｌ０３ｎ盯ＴＢＧＰｌ０４ＤｏＮＥＤ［０：１５］图２在线重配置系统电路结构系统设计中，ＭｉｃｒｏＢｌａｚｅ处理器通过挂接在其片内外设总线上的ＯＰＢ—ＥＭＣ（外部存储器控制器）ＩＰ核对Ｈａｓｈ存储器进行读写操作。

当系统进行在线重配置操作时，由ＯＰＢ—ＥＭＣ模块从Ｆｌａｓｈ存储器中读出ＦＰＧＡ的配置数据，并进行相应的地址递增操作和读写使能操作，然后通过片内外设总线将数据传送给ＭｉｃｒｏＢｌａｚｅ处理器。

ＭｉｃｒｏＢｌａｚｅ处理器则通过ＧＰＩＯ输出口与ＦＰＧＡ的各配置引脚相连，负责向ＦＰＧＡ发送配置数据和时钟信号，监控ＦＰＧＡ配置过程中的状态信号变化并做出相应处理，保证配置成功。

４重配置系统软件程序设计在配置过程中，时序配合要求十分严格，需要完全按照Ｖｉｒｔｅｘ－４ＦＰＧＡ的配置时序进行，否则将导致配置过程失败。

重配置系统以Ｘｉｌｉｎｘ公司的嵌入式系统开发软件ＥＤＫ作为平台，设计了ＦＰＧＡ在线重配置的软件程序，此程序运行在ＭｉｃｒｏＢｌａｚｅ处理器上，经实验证明效率较高。

按图１所示配置时序，程序首先通过ＧＰＩＯ口向ＦＰＧＡ的ＰＲＯＧ＿Ｂ引脚输出一个时间长度大于３３０ｎｓ的负脉冲并等待ＦＰＧＡ清除内部配置存储器。

延时一段时间后，若ＭｉｃｒｏＢｌａｚｅ检测到ＩＮＩＴ—Ｂ电平为低，则表明清除配置存储器失败，需要重新向ＰＲＯＧ—Ｂ发送负脉冲以重启配置过程。

当ＭｉｃｒｏＢｌａｚｅ检测到ＩＮＩＴ＿Ｂ引脚变为高电平后，程序便开始以ｂｉｔ为单位串行的向ＤＩＮ引脚发送配置数据，同时向ＣＣＬＫ引脚发送配置时钟以保证Ｖｉａｅｘ－４ＦＰＧＡ在外部配置时钟６１９２科学技术与工程７卷的上升沿采样配置数据。

每次发送配置数据ｂｉｔ后，程序中的配置数据计数器也会递增以判断所有的配置数据是否发送完毕。

当所有的配置数据发送完毕之后，ＭｉｃｒｏＢｌａｚｅ处理器通过ＧＰＩＯ通道检测ＤＯＮＥ引脚电平，若ＤＯＮＥ信号变高，说明配置ＦＰＧＡ成功；若ＤＯＮＥ信号为低，则说明配置失败，程序将重新进行配置。

软件程序流程图如图３所示。

图３在线重配置软件流程图５结束语本文提出了一种基于ＭｉｃｒｏＢｌａｚｅ软核微处理器的对Ｘｉｌｉｎｘ系列ＦＰＧＡ进行在线重配置的系统方案。

该方案适用于采用ＭｉｃｒｏＢｌａｚｅ处理器的ＦＰＧＡ嵌入式系统中，具有高效性和实时性。

经实验结果验证，在ＸＣ３￥２００中实现的ＭｉｃｒｏＢｌａｚｅ处理器核心频率运行在５０ＭＨｚ，对一片Ｖｉｒｔｅｘ－４ＬＸ６０的高端大容量ＦＰＧＡ进行在线重配置，整个配置过程仅需要４—５秒时间，软件程序执行效率较高且配置数据的发送准确无误，能很好的保证在线重配置的实时性和可靠性要求。

同时由于ＭｉｃｒｏＢｌａｚｅ软核处理器能够在ＦＰＧＡ中实现，所以在使用ＦＰＧＡ设计的数字系统中，此方案能够省去额外的外部控制器芯片，减小ＰＣＢ电路板面积，最大限度地精简系统结构，在智能化系统设计、信号测试系统设计等领域都具有良好的应用前景。

参考文献１ＭｉｃｒｏＢｌａｚｅＰｒｏｃｅｓｓｏｒＲｅｆｅｒｅｎｃｅＧｕｉｄｅ．ＸｉｌｉａｘＣｏｒｐｏｒａｔｉｏｎ，Ｊｕｎｅ１４，２００５２Ｖｉｒｔｅｘ－４ＣｏｎｆｉｇｕｒａｔｉｏｎＧｕｉｄｅ．ＸｉｌｉｎｘＣｏｒｐｏｒａｔｉｏｎ，Ｊａｎ２４，２００６３徐志军，徐光辉．ＣＰＬＤ／ＦＰＧＡ的开发与应用．北京：电子工业出版社，２００２ＤｅｓｉｇｎｏｆＦＰＧＡＲｅｃｏｎｆｉｇｕｒａｔｉｏｎＳｙｓｔｅｍＢａｓｅｄｏｎＭｉｃｒｏＢｌａｚｅＬＩＷｅｉ（ＣｏｌｌｅｇｅｏｆＡｕｔｏｍａｔｉｏｎ，ＵｎｉｖｅｒｓｉｔｙｏｆＥｌｅｃｔｒｏｎｉｃＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙｏｆＣｈｉｎａ，Ｃｈｅｎｇｄｕ６１００５４，Ｐ．Ｒ．Ｃｈｉｎａ）［Ａｂｓｔｒａｃｔ］ＴｈｅｃｏｎｆｉｇｕｒａｔｉｏｎｍｏｄｅｓａｎｄｃｏｎｆｉｇｕｒａｔｉｏｎｔｈｅｏｒｙｏｆＸｉｌｉｎｘＦＰＧＡｉｓｉｎｔｒｏｄｕｃｅｄ，ｔｈｅｎａｓｙｓｔｅｍｌｅｖｅｌｓｏｌｕｔｉｏｎｕｓｉｎｇＭｉｅｒｏＢｌａｚｅｅｍｂｅｄｄｅｄｐｒｏｃｅｓｓｏｒｔｏｒｅｅｏｎｆｉｇｕｒｅＦＰＧＡｉｓｐｒｅｓｅｎｔｅｄ．Ｔｈｉｓｄｅｓｉｇｎｉｓｆｌｅｘｉｂｌｅａｎｄｃｏｎ－ｖｅｎｉｅｎｔ，ａｌｓｏｈａｓｇｒｅａｔｖａｌｕｅｉｎｔｈｅａｐｐｌｉｃａｔｉｏｎｆｉｅｌｄｓ．［ＫｅｙＷｏｒｄｓ］ＸｉｌｉｎｘＦＰＧＡＭｉｃｒｏＢｌａｚｅｐｒｏｃｅｓｓｏｒｒｅｃｏｎｆｉｇｕｒａｔｉｏｎ。