第一章 集成电路制造工艺
《集成电路制造工艺》课件
CMOS工艺
适用广泛，消耗低功率，集成 度高
光刻和电子束刻蚀工 艺
芯片制造中影响巨大，直接决 定芯片精度和质量
IC封装技术
通过引线焊接连接芯片与外部 电路
集成电路制造工艺的未来发展方向
量子计算机
利用量子位的并行性，比传统计 算机更快速、更准确
纳米技术
更加精细的芯片制造和量子效应 的应用
3D打印
高质量、低成本的芯片制造和量 产
1 革命性
集成电路是现代科技的基础。无集成电路，无现代智能设备。
2 市场需求
集成电路产业是信息产业的核心，随着通讯和计算机的快速发展，需求量将节节攀升
集成电路制造工艺的发展历程
1
早期阶段
简单的扩散工艺和光刻工艺，可制造简单
集成度提高
2
的逻辑门和模拟器件
计算机辅助设计、离子注入、金属蒸镀等
新技术的应用，集成度不断提高
《集成电路制造工艺》 PPT课件
课程介绍：本课程将深入浅出地介绍集成电路制造的核心流程和未来发展方 向。欢迎大家学习！
什么是集成电路？
定义
集成电路是由数百万个微小电子元器件组成的电子 电路系统，它可以完成特定的功能。
历史
集成电路的起源可以追溯到20世纪60年代，它是计 算机和通讯技术的重要基础。
为什么集成电路制造工艺如此重要？
3
现代集成电路工艺
光刻、浸没/化学机械抛光、等离子刻蚀 等高级技术的应用，如今我们拥有极复杂 的芯片设计和制造工艺。
集成电路制造工艺的工作流程
芯片设计
设计加工工艺，布图加工
芯片构造
渗透、离子注入、扩散、腐蚀
芯片掩膜制作制作掩Fra bibliotek板、晶圆复制封装测试
集成电路基本制造工艺
– Na、K、Fe、Cu、Au 等元素 – 扩散系数要比替位式扩散大6～7个数量级 – （绝对不许用手摸硅片—防止Na+沾污。）30
Sc
Sc
xJ
xJ
立体图
柱面
平面 球面
横向扩展宽度=0.8xj
剖面图
杂质横向扩散示意图
31
离子注入
离子注入是另一种掺杂技术，离子 注入掺杂也分为两个步骤：离子注入和 退火再分布。离子注入是通过高能离子 束轰击硅片表面，在掺杂窗口处，杂质 离子被注入硅本体，在其他部位，杂质 离子被硅表面的保护层屏蔽，完成选择 掺杂的过程。进入硅中的杂质离子在一 定的位置形成一定的分布。通常，离子 注入的深度(平均射程)较浅且浓度较大， 必须重新使它们再分布。掺杂深度由注 入杂质离子的能量和质量决定，掺杂浓 度由注入杂质离子的数目(剂量)决定。
27
1.2.3 掺杂工艺（扩散与离子注入）
通过掺杂可以在硅衬底上形成不同类型的半导体区
域，构成各种器件结构。掺杂工艺的基本思想就是通过 某种技术措施，将一定浓度的Ⅲ价元素，如硼，或Ⅴ价 元素，如磷、砷等掺入半导体衬底。
D
G
S
G
D
S
Al
SiO2
N
N
P-si
28
掺杂：将需要的杂质掺入特定的 半导体区域中，以达到改变半导 体电学性质，形成PN结、电阻、 欧姆接触
湿法刻蚀：利用液态化学试剂或溶液通过化 学反应进行刻蚀的方法。
干法刻蚀：主要指利用低压放电产生的等离子 体中的离子或游离基(处于激发态的分子、原子 及各种原子基团等)与材料发生化学反应或通过 轰击等物理作用而达到刻蚀的目的。
26
集成电路制造工艺PPT课件
掺杂工艺（Doping）
掺杂：将需要的杂质掺入特定的半导体区域 中，以达到改变半导体电学性质，形成PN结 、电阻、欧姆接触。
掺入的杂质主要是： 磷(P)、砷(As) —— N型硅 硼(B) —— P型硅 掺杂工艺主要包括：扩散（diffusion)、离
子注入(ion implantation)。
亮场版和暗场版
曝光的几种方法
接触式光刻：分辨率较高， 但是容易造成掩膜版和光刻 胶膜的损伤。
接近式曝光：在硅片和掩膜 版之间有一个很小的间隙 (10～25mm)，可以大大减 小掩膜版的损伤，分辨率较 低。
投影式曝光：利用透镜或反 射镜将掩膜版上的图形投影 到衬底上的曝光方法，目前 用的最多的曝光方式。（特 征尺寸：0.25m)
❖等离子刻蚀(Plasma Etching)：利用放电产生的游离 基与材料发生化学反应，形成挥发物，实现刻蚀。选择 性好、对衬底损伤较小，但各向异性较差。
❖反应离子刻蚀(Reactive Ion Etching，简称为RIE)： 过活性离子对衬底的物理轰击和化学反应双重作用刻蚀 。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各 向异性和选择性好的优点。目前，RIE已成为VLSI工艺 中应用最广泛的主流刻蚀技术。
–激活杂质：使不在晶格位置上的离子运动到晶格 位置，以便具有电活性，产生自由载流子，起到 杂质的作用。
–消除损伤
❖ 退火方式：
–炉退火
–快速退火：脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)。
氧化（Oxidation）
❖ 氧化：制备SiO2层 ❖ SiO2 是 一 种 十 分 理 想 的 电 绝 缘 材 料 ， 它 的 化 学 性
集成电路制造工艺百度文库精
从电路设计到芯片完成离不开集成电路的制备工艺, 本章主要介绍硅衬底上的CMOS 集成电路制造的工艺过程。
有些CMOS 集成电路涉及到高压MOS 器件（例如平板显示驱动芯片、智能功率CMOS 集成电路等）, 因此高低压电路的兼容性就显得十分重要, 在本章最后将重点说明高低压兼容的CMOS 工艺流程。
1.1 基本的制备工艺过程CMOS 集成电路的制备工艺是一个非常复杂而又精密的过程, 它由若干单项制备工艺组合而成。
下面将分别简要介绍这些单项制备工艺。
1.1.1 衬底材料的制备任何集成电路的制造都离不开衬底材料——单晶硅。
制备单晶硅有两种方法: 悬浮区熔法和直拉法, 这两种方法制成的单晶硅具有不同的性质和不同的集成电路用途。
1 悬浮区熔法悬浮区熔法是在20世纪50年代提出并很快被应用到晶体制备技术中。
在悬浮区熔法中, 使圆柱形硅棒固定于垂直方向, 用高频感应线圈在氩气气氛中加热, 使棒的底部和在其下部靠近的同轴固定的单晶籽晶间形成熔滴, 这两个棒朝相反方向旋转。
然后将在多晶棒与籽晶间只靠表面张力形成的熔区沿棒长逐步向上移动, 将其转换成单晶。
悬浮区熔法制备的单晶硅氧含量和杂质含量很低, 经过多次区熔提炼, 可得到低氧高阻的单晶硅。
如果把这种单晶硅放入核反应堆, 由中子嬗变掺杂法对这种单晶硅进行掺杂, 那么杂质将分布得非常均匀。
这种方法制备的单晶硅的电阻率非常高, 特别适合制作电力电子器件。
目前悬浮区熔法制备的单晶硅仅占有很小市场份额。
2 直拉法随着超大规模集成电路的不断发展, 不但要求单晶硅的尺寸不断增加, 而且要求所有的杂质浓度能得到精密控制, 而悬浮区熔法无法满足这些要求, 因此直拉法制备的单晶越来越多地被人们所采用, 目前市场上的单晶硅绝大部分采用直拉法制备得到的。
拉晶过程：首先将预处理好的多晶硅装入炉内石英坩埚中, 抽真空或通入惰性气体后进行熔硅处理。
熔硅阶段坩埚位置的调节很重要。
开始阶段, 坩埚位置很高, 待下部多晶硅熔化后, 坩埚逐渐下降至正常拉晶位置。
集成电路制造工艺
集成电路制造工艺
一、集成电路(Integrated Circuit)制造工艺
1、光刻工艺
光刻是集成电路制造中最重要的一环，其核心在于成膜工艺，这一步
将深受工业生产，尤其是电子产品的发展影响。
光刻工艺是将晶体管和其
它器件物理分开的技术，可以生产出具有高精度，高可靠性和低成本的微
电子元器件。
a.硅片准备：在这一步，硅片在自动化的清洁装置受到清洗，并在多
次乳液清洗的过程中被稀释，从而实现高纯度。
b.光刻：在这一步，光刻技术中最重要的参数是刻蚀精度，其值很大
程度上决定着最终的制造成本和产品的质量。
光刻体系中有两个主要部分：照明系统和光刻机。
光刻机使用一种特殊的光刻液，它可以将图形转换成
光掩膜，然后将它们转换成硅片上的图形。
在这一步，晶圆上的图像将逐
步被清楚的曝光出来，刻蚀精度可以达到毫米的程度。
c.光刻机烙印：在这一步，将封装物理图形输出成为光刻机可以使用
的信息，用于控制光刻机进行照明和刻蚀的操作。
此外，光刻机还要添加
一定的标识，以方便晶片的跟踪。
2、掩膜工艺
掩膜工艺是集成电路制造的一个核心过程。
它使用掩模薄膜和激光打
击设备来将特定图案的光掩膜转换到晶圆上。
使用的技术包括激光掩膜、
紫外光掩膜等。
集成电路制造工艺流程
P N+ N-P+
23
1.1.1 工艺流程（续5） 蒸镀金属 反刻金属
P P+ N+ N- P+
P-Sub
2021/1/7 韩良
P N+ N-P+
24
1.1.1 工艺流程（续6） 钝化 光刻钝化窗口后工序
P P+ N+ N- P+
P-Sub
2021/1/7 韩良
P N+ N-P+
25
1.1.2 光刻掩膜版汇总
N–-epi
钝化层
SiO2
P+
P-Sub 2021/1/7 韩良
N+埋层 27
EB C
N+ P
N+
N–-epi
P+
1.1.4 埋层的作用
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
光P+刻胶
SiO2
EB C
N+ P
计公司。
2021/1/7
2
韩良
引言
2. 代客户加工（代工）方式
➢ 芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发 展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式。
➢ 代工方式已成为集成电路技术发展的一个重要特征。
2021/1/7
3
韩良
引言
3. PDK文件
2021/1/7
5
韩良
引言
5. 掩模与流片
➢ 代工单位根据设计单位提供的GDS-Ⅱ格式的版图 数据，首先制作掩模（Mask），将版图数据定义 的图形固化到铬板等材料的一套掩模上。
集成电路制造工艺
集成电路制造工艺第1章绪论1.1 课题背景在过去的的几十年里，一个以计算机、互联网、无线通信和全球定位系统为组成部分的信息社会逐渐形成。
这个信息社会的核心部分是由众多内建于系统中的细小集成电路（IC）芯片支持和构成的。
集成电路广泛应用于生活中的各个领域—诸如消费类产品、家庭用品、汽车、信息技术、电信、媒体、军事和空间应用。
结合纳米技术，持续不断的研究和开发即将使得集成电路更小和更强有力。
在可见的未来，计算机的尺寸将缩小到指甲盖大小，达到集成电路在尺寸、速度、价格及功耗方面实际可能的极限。
1.2 集成电路制造工艺发展概况随着硅平面工艺技术的不断完善和发展，到1958年，诞生了第一块集成电路，也就是小规模集成电路（SSL）；到了20世纪60年代中期，出现了中规模集成电路（MSL）；20世纪70年代前期，出现了大规模集成电路（LSL）；20世纪70年代后期又出现了超大规模集成电路（VLSL）；到了20世纪90年代就出现了特大规模集成电路（ULSL）。
集成电路的制造工艺流程十分复杂，而且不同的种类、不同的功能、不同的结构的集成电路，其制造工艺的流程也不一样。
人们常常以最小线宽（特征尺寸）、硅晶圆片的直径和动态随机存取存储器（DRAM）的容量，来评价集成电路制造工艺的发展水平。
在表1-1中列出了从1995年到2010年集成电路的发展情况和展望。
表1-1 集成电路的发展情况和展望年代1995 1998 2001 2004 2007 2010 特征尺寸/um 0.35 0.25 0.18 0.13 0.09 0.065DRAM容量/bit 64M 256M 1G 4G 16G 64G微处理器尺寸/mm²250 300 360 430 520 620DRAM尺寸/mm²190 280 420 640 960 1400 逻辑电路晶体管密度（晶体管数）/个4M 7M 13M 25M 50M 90M 高速缓冲器/（bit/cm²）2M 6M 20M 50M 100M 300M最大硅晶圆片直径/mm 200 200 300 300 400 400第2章半导体集成电路制造工艺流程2.1 概括本章以大量精美的图片、图表及具体详实的数据详细描述了集成电路制造的全过程。
集成电路的制造工艺与发展趋势
集成电路的制造工艺与发展趋势集成电路是现代电子技术的重要组成部分，广泛应用于计算机、通信、消费电子、汽车电子等领域。
随着科技的不断进步，集成电路制造工艺也在不断发展。
下面将详细介绍集成电路制造工艺与发展趋势。
一、集成电路制造工艺1. 掩膜制作：通过光刻技术，将集成电路的设计图案绘制在光刻胶上，然后通过曝光和显影等步骤，制作出掩膜。
2. 清洗和蚀刻：将掩膜覆盖在硅片上，然后进行清洗，去除表面的杂质。
接着进行蚀刻，将掩膜图案暴露在硅片表面。
3. 沉积：使用化学气相沉积、物理气相沉积等方法，在硅片表面沉积上一层薄膜，常用的有氮化硅、氧化硅等。
4. 电镀：通过电解方法，在薄膜上电镀上一层金属薄膜，如铜、铂等，用于导电和连接电路中的元件。
5. 线路化：使用光刻技术，在薄膜上绘制导线、晶体管等电路元件。
然后通过金属蒸镀或电镀方法填充导线，形成完整的电路结构。
6. 封装：将制造好的芯片封装在塑料或陶瓷封装中，以保护芯片并方便与外界连接。
二、集成电路制造工艺的发展趋势1. 微缩化：随着技术的进步，集成电路的元件结构和线宽越来越小。
目前，主流制造工艺已经实现亚微米级别的线宽。
微缩化使得芯片的性能提高、功耗降低，并能够把更多的电路集成在一个芯片中。
2. 三维集成：为了提高集成度和性能，三维集成成为未来的发展方向。
通过堆叠多层芯片，可以实现更高的密度和更快的信号传输速度。
3. 更环保的制造过程：随着人们对环境保护的意识增强，集成电路制造过程也在朝着更环保的方向发展。
研究人员正在探索替代有害化学物质的材料和工艺，以减少对环境的污染。
4. 更高的集成度：随着技术的发展，未来的集成电路将实现更高的集成度。
通过设计更多的功能和更复杂的结构，可以实现更多的应用和更好的性能。
5. 新材料的应用：为了满足更高的性能需求，研究人员正在开发新的材料，如石墨烯、二维材料等，以用于集成电路制造。
总结：集成电路制造工艺是实现电子产品中心处理器及其他电子元件的制造过程。
集成电路生产工艺流程(一)
集成电路生产工艺流程(一)集成电路生产工艺概述集成电路生产工艺是指将所有电子元件集成在单一芯片上的生产过程。
它被广泛应用于电子设备制造业，如计算机、手机、电视等。
制造流程1.设计–集成电路设计师设计电路–使用EDA软件进行仿真与验证2.掩膜制造–制造掩膜–通过光刻技术将图案转移到硅片上3.投影光刻–使用掩膜将图案投影在硅片上–制造电路的输送4.融合–在高温下将掩膜和硅片融合–形成晶体管5.化学处理–使用化学液体进行蚀刻–将不需要的硅层去除6.金属化–在硅片表面蒸镀金属–形成线路和电极7.包装测试–切割硅片–用陶瓷或塑料封装芯片–测试芯片性能制造技术1.CMOS–基础工艺–低功耗和低噪音2.BJT–晶体管工艺–高频率和高速率3.BCD–模拟与数字工艺结合–适用于汽车、医疗和航空等领域4.MEMS–微电子机械系统–功能丰富的微型机械装置制造挑战1.芯片尺寸缩小–越来越小的芯片尺寸–需要更精密的光刻技术和更高的抗干扰能力2.成本控制–竞争日益激烈–芯片制造成本需要持续降低3.故障排除–单个芯片上有上亿个晶体管–如何排查其中的问题是一个挑战结论集成电路生产工艺是一个非常复杂的过程，需要各个流程相互合作，使用最新的技术和设备。
随着时间的推移，它将继续进化和改进，以满足越来越高的市场需求和更严格的质量控制。
制造趋势1.三维IC制造技术–将多个芯片堆叠在一起，以提高芯片效率和成本效益2.全球晶圆制造技术–分布式制造技术可帮助降低成本–全球晶圆制造可促进产业链的全球化3.自动化技术–机器学习和人工智能将推动制造工艺的自动化–减少人为干扰和错误应用领域1.通信–集成电路的高速率和低功耗等特点十分适合通信应用2.计算机–处理器、内存、存储等都需要集成电路–集成电路的不断进步也推动了计算机性能的提升3.汽车–外部环境复杂，需要集成电路来实现各种功能–集成电路技术适合于汽车电子系统的小型化和高度集成化4.医疗–集成电路技术在医疗成像、生物传感器和仿生器件等方面有广泛应用–提升了医疗设备的精度和可靠性结语随着各种工业领域的发展和需要，集成电路生产工艺将继续前进和改进。
集成电路的制造工艺与特点
集成电路的制造工艺与特点集成电路（Integrated Circuit，简称IC）是现代电子技术的核心和基础，广泛应用于各个领域。
制造一颗集成电路需要经历多道复杂的工艺流程，下面将详细介绍集成电路的制造工艺与特点。
一、制造工艺步骤：1.掺杂：首先，将硅片（制造IC的基础材料）通过掺杂工艺，添加特定的杂质元素，如硼、磷等。
掺杂过程中，杂质元素会改变硅片的电学性质，形成P型或N 型半导体材料。
2.沉积：接下来，将制造IC所需的氧化层或其他特殊材料沉积在硅片表面。
这些材料可以保护芯片，也可以作为电气隔离层或其他功能层。
3.光刻：在硅片上涂上光刻胶，并通过光刻机器曝光、显影、清洗等步骤，将设计好的电路图案转移到光刻胶上。
然后，根据光刻胶的图案，在硅片上进行蚀刻或沉积等处理。
4.蚀刻：利用蚀刻工艺，在未被光刻胶保护的区域上去除多余的材料。
蚀刻可以采用化学腐蚀或物理蚀刻等方法。
5.离子注入：通过离子注入工艺，将特定的杂质元素注入硅片中，以改变硅片的电学性质。
这个过程可以形成导线、二极管、晶体管等功能器件。
6.金属化：在硅片上涂上金属层，以形成电路的金属导线。
经过一系列的金属化工艺，如光刻、蚀刻等，可以形成复杂的电路连接。
7.封装：将完成的芯片连接到封装基板上，通过线缆与外部器件连接。
封装的目的是保护芯片，并提供外部电路与芯片之间的连接。
8.测试：对制造完成的芯片进行测试，以确保其性能和质量符合设计要求。
测试可以包括功能测试、可靠性测试等多个方面。
二、制造工艺特点：1.微小化：集成电路的制造工艺趋向于微小化，即将电路的尺寸缩小到纳米级别。
微小化可以提高电路的集成度，减小体积，提高性能，并降低功耗和成本。
2.精密性：制造集成电路需要高度精密的设备和工艺。
尺寸误差、浓度误差等都可能影响电路的功能和性能。
因此，工艺步骤需要严格控制，以确保芯片的准确性和一致性。
3.多工艺组合：集成电路的制造通常需要多种不同的工艺组合。
集成电路制造工艺
集成电路制造工艺介绍集成电路制造工艺是指将电子元器件、线路和互连形成集成电路产品的过程。
随着技术的进步，集成电路制造工艺已经成为现代电子行业的关键环节之一。
本文将介绍集成电路制造工艺的基本概念、流程和主要制造工艺技术。
基本概念集成电路集成电路（Integrated Circuit，简称IC）是将大量的电子元器件（如晶体管、电容器等）、电路和互连线路集成在一个单一的芯片上的电子器件。
这种集成能够大幅度提高电路的可靠性和性能。
集成电路广泛应用于计算机、通信、嵌入式系统等领域。
制造工艺集成电路制造工艺是指在半导体材料上通过一系列的生产步骤，将电子元器件、线路和互连形成集成电路产品的过程。
制造工艺的核心目标是将集成电路的功能元件和互连线路精确地制造到芯片上，并与其他元器件进行可靠的连接。
制造工艺流程集成电路制造工艺通常包括以下几个主要步骤：1. 半导体材料准备半导体材料是制造集成电路的基础材料，常见的半导体材料包括硅、砷化镓等。
在制造工艺开始之前，需要对半导体材料进行准备和处理，包括去除杂质、增加纯度等。
2. 晶圆制备晶圆是制造芯片的基板，通常由半导体材料制成。
晶圆一般具有圆形形状，平整度非常高。
晶圆制备过程包括材料切割、研磨、抛光等步骤，以获得适合制造芯片的晶圆。
3. 光刻光刻是制造工艺中非常关键的一个步骤，主要用于在晶圆上形成图案。
光刻过程中使用光刻胶和掩模，通过光照、显影等步骤，将芯片的图案形成在光刻胶层上。
4. 刻蚀刻蚀是将光刻胶层和晶圆上不需要的部分删除的过程。
刻蚀过程中使用化学物质或物理方法，将芯片上的材料去除，只留下光刻胶层下的图案。
5. 沉积沉积是向晶圆上添加新的材料的过程。
沉积常用于填充刻蚀后的结构空隙，形成连接线或其他元器件。
6. 金属化金属化是为了增加电路的导电性，将金属材料沉积在晶圆上，形成连线和连接电路。
7. 封装测试封装是将制造好的芯片通过封装工艺封装成完整的芯片产品的过程。
第一章集成电路的基本制造工艺ppt课件
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
半导体材料：硅
扩散
➢ 替位式扩散：杂质离子占据硅原子的位：
Ⅲ、Ⅴ族元素
一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数
均远小于在硅中的扩散系数，可以利用氧 化层作为杂质扩散的掩蔽层。
➢ 间隙式扩散：杂质离子位于晶格间隙：
Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级
2(Dt) 2
其中，NT：预淀积后硅片表面浅层的P原子浓度
N T311 0 5 (1cm )
D：P的扩散系数 t ：扩散时间 x：扩散深度
只要控制NT 、T、t 三个因素就可以决定扩散深度及浓度。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
集成电路芯片的显微照片
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
V ss
p o ly 栅
V dd 布 线 通 道 参考孔
N+
P+
有源区
集成电路的内部单元(俯视图)
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
集成电路制造工艺及常用设备培训
集成电路制造工艺及常用设备培训导言集成电路（Integrated Circuit, IC）是由多个电子器件（如晶体管、电容等）制作在一块半导体材料上，并通过导线连接而形成的一种电路结构。
它的出现极大地推动了电子技术的发展和应用。
集成电路制造工艺及常用设备是制造集成电路过程中必不可少的环节，本文将对集成电路制造工艺及常用设备进行全面的介绍。
一、集成电路制造工艺集成电路制造工艺是指在半导体材料上制造并互相连接电子器件的过程。
它包括了多个工序，涵盖了材料准备、光刻、薄膜沉积、离子注入、腐蚀、激光退火、热处理等。
以下是集成电路制造工艺的主要步骤：1.材料准备：选择合适的半导体材料，并进行材料清洗和择优切片。
通常使用的半导体材料有硅、镓化合物等。
2.光刻：在半导体表面施加光刻胶，并通过光刻机将光刻胶曝光、显影，形成光刻胶图案。
3.薄膜沉积：将薄膜材料沉积在半导体表面，通常使用的方法有物理气相沉积（PECVD）和化学气相沉积（CVD）。
4.离子注入：通过加速离子束轰击半导体材料，将外部杂质注入半导体内部，以改变半导体的电学特性。
5.腐蚀：使用化学溶液或离子束对半导体表面进行腐蚀处理，以去除不需要的材料或形成所需的结构。
6.激光退火：使用激光对半导体材料进行局部退火，以改善电学特性或修复损坏的晶体结构。
7.热处理：通过加热和冷却的方式，对半导体材料进行热处理，以提高晶体质量和电学性能。
以上只是集成电路制造工艺的部分步骤，实际的制造过程非常复杂，需要严格的工艺控制和精确的设备操作。
二、常用设备介绍在集成电路制造过程中，需要使用多种设备来完成各个工艺步骤。
下面是常用的集成电路制造设备及其功能介绍：1.光刻机：光刻机是进行光刻工艺的核心设备。
它用于将光刻胶图案转移到半导体表面，形成所需的结构。
光刻机主要由光源、掩膜对准系统、光刻胶显影系统等组成。
2.刻蚀机：刻蚀机用于对半导体表面进行腐蚀处理，通过化学反应或物理加工去除不需要的材料。
集成电路制造工艺流程
*
磷穿透扩散：减小串联电阻 离子注入：精确控制参杂浓度和结深
B
P-Sub
N+埋层
SiO2
光刻胶
P+
P+
P+
P
P
N+
P-Sub
1.2.2 N阱硅栅CMOS工艺主要流程 2. 氧化、光刻N-阱(nwell)
*
1.2.2 N阱硅栅CMOS工艺主要流程 3. N-阱注入，N-阱推进,退火，清洁表面
P-Sub
N阱
*
1.2.2 N阱硅栅CMOS工艺主要流程 4.长薄氧、长氮化硅、光刻场区(active反版)
N阱
P-Sub
*
集成电路（Integrated Circuit） 制造工艺是集成电路实现的手段，也是集成电路设计的基础。
单击添加副标题
第一章 集成电路制造工艺流程
*
无生产线集成电路设计技术
引言
随着集成电路发展的过程，其发展的总趋势是革新工艺、提高集成度和速度。 设计工作由有生产线集成电路设计到无生产线集成电路设计的发展过程。 无生产线（Fabless）集成电路设计公司。如美国有200多家、台湾有100多家这样的设计公司。
*
P-Sub
1.2.2 N阱硅栅CMOS工艺主要流程 13. 钝化层淀积，平整化，光刻钝化窗孔(pad)
*
N阱
有源区
多晶
Pplus
Nplus
接触孔
金属1
通孔
金属2
PAD
1.2.3 N阱硅栅CMOS工艺 光刻掩膜版汇总简图
*
2. 减缓表面台阶
3. 减小表面漏电流
P-Sub
N-阱
《集成电路制造工艺与工程应用》第一章课件
d) 功耗和散热成为限制芯片性能的瓶颈， 限制了NMOS工艺技术在超大规模集成电路的应用。（集成
度不断提高，每颗芯片可能含有上万门器件） 。
VDD
(a)NMOS反相器 (b)NMOS或非门 (c)NMOS与非门
VDD
VDD
输入
输出
A
B
VSS （a）
VSS
VSS
（b）
A 输出
B
输出
VSS
（c）
6
多晶硅栅工艺技术
NMOS和PMOS阈值电压的调节问题。
15
《集成电路制造工艺与工程应用》讲义 2018/09/28
栅极金属硅化物和漏端轻掺杂结构工艺技术
随着MOS器件的特征尺寸缩小到亚微米阶段： 1. 多晶硅栅的缺点： 电阻率高，严重影响了MOS器件的高频特性。（厚度3KÅ的多晶硅的方块电阻高达
36ohm/sq。 ） 2. 金属硅化物（polycide）：
输出 PNP
p+
n+
Rp
n+
p+
p+
Rn P-sub
(a)
n+ NW Rp
输出 NPN
VSS (b)
输入
输出
Hale Waihona Puke VSS8SOS CMOS集成电路和硅CMOS集成电路
蓝宝石（Silicon-on-Sapphire SOS）是通过 外延生长技术把硅生长在蓝宝石上，SOS CMOS工艺集成电路被应用在人造卫星和导 弹等军事电子领域。
3. 20世纪60年代之前集成电路基本是双极型工艺集成电路，20世纪70年代NMOS和CMOS工艺集成电路 开始在逻辑运算领域逐步取代双极型工艺集成电路的统治地位。
集成电路制造习题
《集成电路制造工艺》习题集第一章序言1.简述集成电路制造工艺发展的大致状况。
2.描述圆片和芯片的关系和区别。
3.和分立器件相比，集成电路有何特有的工艺？4.你如何理解集成电路制造工艺课程的性质和任务。
第二章 薄膜制备2.二氧化硅在半导体生产中有何作用？3.二氧化硅要阻挡杂质要满足什么条件？4.组成二氧化硅基本单元是什么？它有哪两种主要的结构？5.氧在二氧化硅中起何作用？它有哪两种基本形态？5.二氧化硅中的杂质主要有哪几种形式？它们对二氧化硅的结构有何影响？6.什么是热氧化生长法？热氧化后硅的体积如何变化？7.如果要行长20000A的二氧化硅膜，要消耗多少厚度的硅？8.写出三种的热氧化生长法的原理及各自的特点。
9.写出热氧化生长法的主要规律。
10.影响氧化生长速率的因素有哪些？11.在半导体生产中为何常采用干—湿—干的氧化方法。
如果要生长5000纳米的膜，需要多长的氧化时间？（已知在T=1200℃，B湿=117.5um2/min）12.描述二氧化硅-硅系统电荷的种类、产生原因及改进措施。
13.如何测试二氧化硅的厚度？14.二氧化硅的缺陷包括哪几个方面？15.叙述氢氧合成氧化的原理及特点。
16.叙述高压氧化的原理及特点。
17.什么叫掺氯氧化？它有何优点？掺氯氧化时要注意哪些问题？18.热分解氧化和热氧化有何区别？它有何特点？19.简述外延在半导体生产中的主要作用有哪些？20.叙述最常用的外延生长的化学原理？21.外延生长系统包括哪几个主要部份？加热炉的形状有哪几种，各有什么特点？22.画出四氯化硅汽化器的结构框图并说明其工作原理。
23.说明在外延生长过程中如何适当的选择四氯化硅的浓度和外延生长温度？24.外延生长中的热扩散效应对外延质量有何影响？如何减小热扩散现象？25.什么是外延中的自掺杂效应？自掺杂的原因是什么？如何减小自掺杂现象？26.什么是层错？产生的原因是什么？以（111）晶向为例说明如何用层错法测外延层的厚度？测量时要注意些什么问题？27.说明外延厚度的检测方法？28.说明用三探针法测外延层电阻率的原理和方法？29.简述硅烷热分解外延法的原理及特点？30.简述SOS外延的作用及方法。
集成电路制造工艺(3篇)
第1篇摘要：随着科技的飞速发展，集成电路已成为现代电子设备的核心组成部分。
集成电路制造工艺作为集成电路产业的核心技术，其技术水平直接影响到集成电路的性能、成本和市场份额。
本文将介绍集成电路制造工艺的基本原理、主要流程以及发展趋势。
一、引言集成电路（Integrated Circuit，IC）是一种将多个电子元件集成在一个半导体芯片上的微型电子器件。
自20世纪50年代诞生以来，集成电路技术取得了巨大的发展，为电子设备的小型化、智能化和功能多样化提供了强大的技术支持。
集成电路制造工艺作为集成电路产业的核心技术，其技术水平直接影响到集成电路的性能、成本和市场份额。
二、集成电路制造工艺的基本原理1. 半导体材料集成电路制造工艺的基础是半导体材料。
半导体材料具有介于导体和绝缘体之间的电导率，通过掺杂、氧化、扩散等工艺，可以实现半导体材料的导电和绝缘。
2. 光刻技术光刻技术是集成电路制造工艺中的关键技术，其主要作用是将半导体材料上的电路图案转移到硅片上。
光刻技术包括光刻胶、光刻机、光刻掩模等。
3. 沉积技术沉积技术是将材料沉积在硅片表面，形成电路图案。
沉积技术包括物理气相沉积（PVD）、化学气相沉积（CVD）等。
4. 刻蚀技术刻蚀技术是将硅片表面的材料去除，形成电路图案。
刻蚀技术包括湿法刻蚀、干法刻蚀等。
5. 化学机械抛光（CMP）化学机械抛光技术用于去除硅片表面的微米级缺陷，提高硅片的平整度。
CMP技术包括化学溶液、机械压力和抛光垫等。
6. 封装技术封装技术是将制造好的集成电路芯片封装在封装壳体内，保护芯片免受外界环境的影响。
封装技术包括塑料封装、陶瓷封装等。
三、集成电路制造工艺的主要流程1. 原材料制备首先，制备高纯度的硅材料，经过切割、抛光等工艺，得到硅片。
2. 光刻将光刻掩模与硅片对准，利用光刻胶将电路图案转移到硅片上。
3. 沉积在硅片表面沉积绝缘层、导电层等材料，形成电路图案。
4. 刻蚀利用刻蚀技术去除硅片表面的多余材料，形成电路图案。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
如NEC公司用0.15mCMOS工艺生产的4GB DRAM, 芯 片中含44亿个晶体管，芯片面积985.6mm2。 英特尔公司用0.25 m工艺生产的333MHz的 奔腾Ⅱ处理 器，在一个芯片中集成了750万个晶体管。
集成电路之所以能迅速发展，完全由于巨大的经济 效益。工业发达国家竞相投资。我国在“九五” 期间投 资100个亿组建了集成电路“909”专项工程。2002年推 出首款可商业化、拥有自主知识产权、通用高性能的 CPU-龙芯1号，它采用0.18 m工艺生产，主频最高达 266MHz。 今年研制的龙芯2号通过使用SPECE CPU2000对龙芯2 号的性能分析表明，相同主频下龙芯2号的性能已经明显 超过PII的性能，是龙芯1号的3-5倍
17
思考题
1.与分立器件工艺有什么不同？ 2.需要几块光刻掩膜版(mask)?
3.每块掩膜版的作用是什么？
4.器件之间是如何隔离的？ 5.器件的电极是如何引出的？
18
1.1.1 工艺流程(三极管和一个电阻）
衬底准备（P型）氧化 光刻n+埋层区 n+埋层区注入 清洁表面
P-Sub
19
1.1.1 工艺流程（续1） 生长n-外延 隔离氧化 光刻p+隔离区 p+隔离注入 p+隔离推进
+ +
P+
E B C N N P
+ +
P+
30
P-Sub
N+埋层
1.1.7 习题 P14: 1.1 工艺流程及光刻掩膜版的作用 1.3（1）①② 识版图 1.5 集成度与工艺水平的关系 1.6 工作电压与材料的关系
31
§1.2 MOS集成电路工艺 （N阱硅栅CMOS工艺）
(P9~11)
参考P阱硅栅CMOS工艺
北京清华同方微电子有限公司 展讯通信(上海)有限公司
12
• 2006年度中国集成电路与分立器件制造前十大企 业是： • 中芯国际集成电路制造有限公司 • 上海华虹(集团)有限公司 • 华润微电子(控股)有限公司 • 无锡海力士意法半导体有限公司 • 和舰科技(苏州)有限公司 • 首钢日电电子有限公司 • 上海先进半导体制造有限公司 • 台积电(上海)有限公司 • 上海宏力半导体制造有限公司 • 吉林华微电子股份有限公司
半导体集成电路原理
1
课程地位
集成电路 传感器 光电器件 微波器件 MEMS
微电子工艺基础
半导体物理与器件
固体物理
半导体物理
微电子器件原理
2
集成电路的发展
定义：集成电路就是把许多分立组件制作在同一个半导 体芯片上所形成的电路。在制作的全过程中作为一个整 体单元进行加工。 早在1952年，英国的杜默 (Geoffrey W. A. Dummer) 就提出集成电路的构想。 1958年9月12日，德州仪器公司(Texas Instruments) 的基尔比 (Jack Kilby， 1923~ )，细心地切了一块锗 作为电阻，再用一块pn结面做为电容，制造出一个震荡 器的电路，并在1964年获得专利，首度证明了可以在同 一块半导体芯片上能包含不同的组件。 1964年，快捷半导体(Fairchild Semiconductor)的诺 宜斯(Robert Noyce，1927~1990)，则使用平面工艺方 法，即借着蒸镀金属、微影、蚀刻等方式，解决了集成 电路中，不同组件间导线连结的问题。
13
• 2006年度中国集成电路封装测试前十大企业是： • 飞思卡尔半导体(中国)有限公司 • 奇梦达科技(苏州)有限公司 • 威讯联合半导体(北京)有限公司 • 深圳赛意法半导体有限公司 • 江苏新潮科技集团有限公司 • 上海松下半导体有限公司 • 英特尔产品(上海)有限公司 • 南通富士通微电子有限公司 • 星科金朋(上海)有限公司 • 乐山无线电股份有限公司
5
在 内存芯片方面： 1965年，快捷公司的施密特 (J. D. Schmidt) 使 用金氧半技术做成实验性的随机存取内存。1969 年，英特尔公司推出第一个商业性产品，这是一 个使用硅栅极、p型沟道的256位随机存取内存。
•
发展过程中最重要的一步，就是1969年，IBM 的迪纳 (R. H. Dennard) 发明了只需一个晶体管 和一个电容器，就可以储存一个位的记忆单元； 由于结构简单，密度又高，现今半导体制程的发 展水平常以动态随机存取内存的容量为标志。
7
60年代发展出来的平面工艺，可以把越 来越多的金氧半组件放在一块硅芯片上，从 1960年的不到十个组件，倍数成长到1980年 的十万个，以及1990年约一千万个，这个微芯 片上集成的晶体管数目每两年翻一番的现象称 为摩尔定律 (Moore’s law)，是Intel创始人摩 尔(Gordon Moore)在1964年的一次演讲中提 出的，后来竟成了事实。
33
1.2.1 MOS IC 主要工艺流程 1.衬底准备
P型单晶片
P+/P外延片
34
1.2.1 MOS IC主要工艺流程 2. 氧化、光刻N 阱(nwell)
-
P-Sub
35
1.2.1 MOS IC 主要工艺流程 3. N-阱注入，N-阱推进,退火，清洁表面
N阱
P-Sub
36
1.2.1 MOS IC 主要工艺流程 4. 长薄氧、长氮化硅、光刻场区(active反版)
P+ P-Sub
P N+ N-
P+
P N+
N-
P+
23
1.1.1 工艺流程（续5） 蒸镀金属 反刻金属
P+ P-Sub
P N+ N-
P+
P N+
N-
P+
24
1.1.1 工艺流程（续6） 钝化 光刻钝化窗口后工序
P+ P-Sub
P N+ N-
P+
P N+
N-
P+
25
1.1.2 光刻掩膜版汇总 埋层区隔离墙硼扩区 磷扩区 引线孔 金属连线钝化窗口
GND
Vi T
Vo
R
VDD
26
1.1.3 外延层电极的引出
欧姆接触电极：金属与掺杂浓度较低的外延 层相接触易形成整流接触（金半接触势垒二极 管）。因此，外延层电极引出处应增加浓扩散。
钝化层
E
N+
B P
C
N+
SiO2
E B
N+
C
N+
P+
光刻胶 SiO2
N–-epi
P+
P
N–-epi
P+
P-Sub
N+埋层
14
第一章 集成电路制造工艺
集成电路（Integrated Circuit）
制造工艺是集成电路实现的手段， 也是集成电路设计的基础。
15
集成电路制造工艺分类 1. 双极型工艺（bipolar）
2. MOS工艺 3. BiMOS工艺
16
§1-1 双极型集成电路工艺
(典型的PN结隔离工艺)
(P1~5)
N阱
P-Sub
37
1.2.1 MOS IC主要工艺流程 5.场区氧化（LOCOS）, 清洁表面 (场区氧化前可做N管场区注入和P管场区注入）
P-Sub
38
1.2.1 MOS IC主要工艺流程 6. 栅氧化,淀积多晶硅，多晶硅N+掺杂，反 刻多晶 （polysilicon—poly)
P-Sub
39
N+
N-
N+
N20
P-Sub
1.1.1 工艺流程（续2） 光刻硼扩散区 硼扩散 氧化
P+ P-Sub
N+
N-
P+
N+
N-
P+
21
1.1.1 工艺流程（续3） 光刻磷扩散区 磷扩散 氧化
P+ P-Sub
P N+ N-
P+
P N+
N-
P+
22
1.1.1 工艺流程（续4） 光刻引线孔 清洁表面
27
1.1.4 埋层的作用 1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
钝化层
E
N+
B
C
N+
SiO2
E B
N+
C
N+
P+
光刻胶 SiO2
N–-epi
P
P+
P
N–-epi
P+
P-Sub
N+埋层
28
1.1.5 隔离的实现
3
• 在1970年代，决定半导体工业发展方向的，有两个最 重要的因素，那就是微处理器 (micro processor)与半 导体内存 (semiconductor memory) 。 • 在微处理器方面： • 1968年，诺宜斯和摩尔成立了英特尔 (Intel) 公司，不 久，葛洛夫 (Andrew Grove) 也加入了。 • 1969年，一个日本计算器公司比吉康 (Busicom) 和英 特尔接触，希望英特尔生产一系列计算器芯片，但当 时任职于英特尔的霍夫 (Macian E. Hoff) 却设计出一 个单一可程序化芯片，
•
4
• 1971年11月15日，世界上第一个微处理器 4004诞生了，它包括一个四位的平行加法器、 十六个四位的缓存器、一个储存器 (accumulator) 与一个下推堆栈 (push-down stack)，共计约二千三百个晶体管；4004与其 它只读存储器、移位缓存器与随机取内存，结 合成MCS-4微电脑系统；从此之后，各种集成 度更高、功能更强的微处理器开始快速发展， 对电子业产生巨大影响。三十年后，英特尔的 Pentium III已经包含了一千万个以上的晶体 管。