康华光《数字电子技术基础》第五版课后答案全
电子技术基础数电部分课后答案(第五版康华光3-1少讲解
15
高速CMOS
＋5
8
1×10－3
8 ×10－3
1.0 1.5
5
3.1.3 MOS开关及其等效电路
当υI < VT 当υI > VT
: MOS管截止，iD=0, 输出高电平 ：MOS管工作在可变电阻区，输出低电平
5．74LS系列——为低功耗肖特基系列。 6．74AS系列——为先进肖特基系列，它是74S系列的后继产品。 7．74ALS系列——为先进低功耗肖特基系列，是74LS系列的后继产品。
3.1.2 逻辑门电路的一般特性
1. 输入和输出的高、低电平
1 vO
vI 1
驱动门 G1
vO
输出
高电平
+VDD VOH(min)
平均传输延迟时间
tpd
tPLH tPHL 2
上升时间tr、下降时间tf
50% 输入
t PHL
50% tPLH
输出 90%
50%
10%
t
f
90%
50% 10%
tr
类型 参数
tPLH或tPHL(ns)
74HC VDD=5V
74HCT VDD=5V
74LVC VDD=3.3V
74AUC VDD=1.8V
3. 逻辑门电路
教学基本要求： 1、了解半导体器件的开关特性。 2、熟练掌握基本逻辑门（与、或、与非、或非、异或 门）、三态门、OD门（OC门）和传输门的逻辑功能。 3、学会门电路逻辑功能分析方法。 4、掌握逻辑门的主要参数及在应用中的接口问题。
3.1 MOS逻辑门
3.1.1 数字集成电路简介
1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。
《电子技术基础》第五版高教康华光版部分课后答案
第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制2 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于4（2）127 （4）2.718解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章 逻辑代数 习题解答2.1.1 用真值表证明下列恒等式 (3)A B AB AB ⊕=+（A ⊕B ）=AB+AB 解：真值表如下A B A B ⊕ABAB A B ⊕AB +AB0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 11111由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。
电子技术基础数字部分第五版康光华主编第1~6章章节详细习题答案
第一章习题答案1.1.4 一周期性信号的波形如图题1.1.4所示，试计算：（1）周期；（2）频率；（3）占空比012（ms）图题1.1.4解： 周期T=10ms 频率f=1/T=100Hz 占空比q=t w /T ×100%=1ms/10ms ×100%=10%1.2.2 将下列十进制数转换为二进制数、八进制数和十六进制数，要求误差不大于2-4： （1）43 （2）127 （3）254.25 （4）2.718 解：1. 转换为二进制数：（1）将十进制数43转换为二进制数，采用“短除法”，其过程如下：2 43 ………………………余1……b 02 21 ………………………余1……b 12 1 ………………………余1……b 52 2 ………………………余0……b 42 5 ………………………余1……b 32 10 ………………………余0……b20高位低位从高位到低位写出二进制数，可得（43）D =（101011）B（2）将十进制数127转换为二进制数，除可用“短除法”外，还可用“拆分比较法”较为简单： 因为27=128，因此（127）D =128-1=27-1=（1000 0000）B -1=（111 1111）B（3）将十进制数254.25转换为二进制数，整数部分（254）D =256-2=28-2=（1 0000 0000）B -2=（1111 1110）B 小数部分（0.25）D =（0.01）B （254.25）D =（1111 1110.01）B（4）将十进制数2.718转换为二进制数 整数部分（2）D =（10）B小数部分（0.718）D =（0.1011）B 演算过程如下：0.718×2=1.436……1……b-1 0.436×2=0.872……0……b-2 0.872×2=1.744……1……b-3 0.744×2=1.488……1……b-4 0.488×2=0.976……0……b-5 0.976×2=1.952……1……b-6高位低位要求转换误差小于2-4，只要保留小数点后4位即可，这里算到6位是为了方便转换为8进制数。
数字电子技术基础康华光第五答案
第一章数字逻辑习题1．1 数字电路与数字信号图形代表的二进制数1．1．4 一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%数制将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于24（2）127 （4）解：（2）（127）D= 27 -1=（）B-1=（1111111）B=（177）O=（7F）H（4）（）D=B=O=H二进制代码将下列十进制数转换为 8421BCD 码：（1）43 （3）解：（43）D=（01000011）BCD试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为 0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为 1000000,(01000000)B=(40)H(3)you 的ASCⅡ码为本 1111001,1101111,1110101,对应的十六进制数分别为 79,6F,75(4)43 的ASCⅡ码为 0110100,0110011,对应的十六紧张数分别为 34,33 逻辑函数及其表示方法在图题 1. 中，已知输入信号 A，B`的波形，画出各门电路输出 L 的波形。
解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答用真值表证明下列恒等式(3)A⊕ =B AB AB+（A⊕B）=AB+AB用逻辑代数定律证明下列等式(3)A+ABC ACD C D E A CD E+ + +( ) = + + 解：A+ABC ACD C D E+ + +( )=A(1+BC ACD CDE)+ += +A ACD CDE+= +A CD CDE+ = +A CD+ E用代数法化简下列各式(3) ABC B( +C) 解：ABC B( +C)= + +(A B C B C)( + )=AB AC BB BC CB C++ + + +=AB C A B B+ ( + + +1)=AB C+(6)(A+ + + +B A B AB AB) ( ) ()( ) 解：(A+ + + +B A B ABAB) ( ) ( )( )= A B + A B+(A+ B A)(+ B)=AB(9)ABCD ABD BCD ABCBD BC+ + + + 解：ABCD ABD BCD ABCBD BC+ + + + =ABC D D ABD BC D C( + +) + ( + ) =B AC AD C D( + + + ) =B A C A D( + + + ) =B A C D( + + ) =AB BC BD+ +画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门B AB AB = + + AB B = + A B= + (1) L AB AC= + (2) ( ) L DAC= +已知函数L （A ，B ，C ，D ）的卡诺图如图所示，试写出函数L 的最简与或表达式用卡诺图化简下列个式(3)( )() L ABCD=+ + 解： ( , , , ) L ABCDBCDBCDBCDABD= + + +（1）ABCD ABCD AB AD ABC++ + + 解：ABCD ABCD AB AD ABC+ + + +=ABCD ABCD ABC C D D AD B B C C ABC D D+ + ( + )( + +) ( + )( + +) ( + ) =ABCD ABCD ABCD ABCD ABCD ABCD ABCD+ + ++ + +（6）L A B C D( , , , ) =∑m (0,2,4,6,9,13)+∑d(1,3,5,7,11,15)L= +A D（7）L A B C D( , , , ) =∑m (0,13,14,15)+∑d(1,2,3,9,10,11)L AD AC AB=+ +解：解:已知逻辑函数L AB BC CA= + +，试用真值表,卡诺图和逻辑图（限用非门和与非门）表示解:1>由逻辑函数写出真值表A B C L0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 0用摩根定理将与或化为与非表达式L = AB + BC + AC = AB BC AC4>由已知函数的与非-与非表达式画出逻辑图2>由真值表画出卡诺图3>由卡诺图,得逻辑表达式LABBCAC=++第三章习题MOS 逻辑门电路根据表题所列的三种逻辑门电路的技术参数，试选择一种最合适工作在高噪声环境下的门电路。
电子技术基础(数字部分)第五版答案康华光 电子技术基础第五版康华光课后答案
电子技术基础(数字部分)第五版答案康华光电子技术基础第五版康华光课后答案第一章数字逻辑习题1、1数字电路与数字信号图形代表的二进制数0001、1、4一周期性数字波形如图题所示，试计算：周期；频率；占空比例MSBLSB0121112解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms频率为周期的倒数，f=1/T=1/=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%数制将下列进制数转换为二进制数，八进制数和六进制数127 解：D=-1=B-1=B=O=H72D=B=O=H二进制代码将下列进制数转换为8421BCD码：43解：D=BCD试用六进制写书下列字符繁荣ASCⅡ码的表示：P28+ @ you43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为六进制数表示。
“+”的ASCⅡ码为0011，则B=H@的ASCⅡ码为1000000,B=Hyou的ASCⅡ码为本1111001,1111,1101,对应的六进制数分别为79,6F,7543的ASCⅡ码为0100,0110011,对应的六紧张数分别为34,33 逻辑函数及其表示方法在图题1、中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: 为与非，为同或非，即异或第二章逻辑代数习题解答用真值表证明下列恒等式ABABAB⊕=+=AB+AB解：真值表如下ABAB⊕ABABAB⊕AB+AB111111111111由最右边2栏可知，与AB+AB的真值表完全相同。
用逻辑代数定律证明下列等式AABCACDCDEACDE++++=++解：AABCACDCDE++++ABCACDCDE=+++AACDCDE=++ACDCDE=++ACDE=++用代数法化简下列各式ABCBC+解：ABCBC+ABABABAB=、+、+++BABAB=++ABB=+AB=+AB=ABCDABDBCDABCBDBC++++解：ABCDABDBCDABCBDBC++++ABCDDABDBCDCBACADCDBACADBACDABBCBD=++++=+++=+++=++=++画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门LABAC=+LDAC=+LABCDBCDBCDBCDABD=+++用卡诺图化简下列个式ABCDABCDABADABC++++解：ABCDABCDABADABC++++ ABCDABCDABCCDDADBBCCABCDD=+++++++++ ABCDABCDABCDABCDABCDABCDABCD=++++++LABCDmd=+ΣΣ解：LAD=+LABCDmd=+ΣΣ解:LADACAB=++已知逻辑函数LABBCCA=++，试用真值表,卡诺图和逻辑图表示解:1>由逻辑函数写出真值表ABCL1111111111111111112>由真值表画出卡诺图3>由卡诺图,得逻辑表达式LABBCAC=++用摩根定理将与或化为与非表达式LABBCACABBCAC=++=、、4>由已知函数的与非-与非表达式画出逻辑图第三章习题MOS逻辑门电路根据表题所列的三种逻辑门电路的技术参数，试选择一种最合适工作在高噪声环境下的门电路。
电子技术基础数电部分课后答案(第五版康华光--
反馈延迟环节（ RC电路）：利用RC电路的充放电特路 的输出状态,以获得脉冲波形输出。
RC延时环节
开 关 电 路
8.3.1 由CMOS门电路组成的多谐振荡器
1. 电路组成
υo1与υo 反相,电容接在υo与υI之间:
C
0
t
2. 工作原理
（2）第二暂稳态电容放电，电路自动翻转到第一暂稳态
电容放电
vC
vI
当 v I =VTH 时，
vI
v O1
D1
vI
D2
G1
TP D3
vO1
TN
D4
R
v O 迅速使得G1截止、G2导通
υ O1 =1υ O =0 电路返回第一暂稳态
G2 VDD TP
vI VDD
VDD＋V＋
放电
VTH
导通
不变
3、555定时器功能表
阈值输入 (VI1)
×
2 3 VCC
2 3 VCC
2 3 VCC
输入
输出
触发输入
(VI2)
×
1 3 VCC
1 3 VCC
1 3 VCC
复位(RD) 0 1 1 1
输出 (VO)
0 1
0
不变
放电管 T
导通 截止
导通
不变
8.4.2 用555定时器组成施密特触发器
555
双555型号的最后几位数码
556
7555 7556
优点
驱动能力较大 低功耗、高输入阻抗
电源电压工作范围
5~16V
3~18V
负载电流
可达200mA
可达4mA
8.4.1 555定时器
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解-时序逻辑电路【圣才出品】
号。同步时序电路的时钟脉冲 CP 或 CP 一般是不作为输入变量考虑的。
②找出所有可能的状态和状态转换之间的关系，则建立起原始状态图。 ③根据原始状态图建立原始状态表。 （2）状态化简 原始状态图或原始状态表很可能隐含多余的状态，去除多余状态的过程称为状态化简， 其目的是减少电路中触发器及门电路的数量，但不能改变原始状态图或原始状态表所表达的 逻辑功能。 状态化简建立在等价状态的基础上：如果两个状态作为现态，其任何相同输入所产生的 输出及建立的次态均完全相同，则这两个状态称为等价状态。凡是两个等价状态都可以合并 成一个状态而不改变输入-输出关系。 （3）状态分配 对每个状态指定一个特定的二进制代码，称为状态分配或状态编码。 ①要确定状态编码的位数。
3 / 61
圣才电子书 十万种考研考证电子书、题库视频学习平台
2．米利型和穆尔型时序电路 电路输出是输入变量及触发器状态的函数，这类时序电路称为米利型电路或米利型状态 机，它的一般化模型如图 6-2 所示。 电路输出仅仅取决于各触发器的状态，而不受电路当时的输入信号影响或没有输入变 量，这类电路称为穆尔型电路或穆尔型状态机，其模型如图 6-3 所示。
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解-数字系统设计基础【圣才出
第10章数字系统设计基础10.1复习笔记本章主要介绍了数字系统的基本概念，数字系统的设计方法以及数字系统的实现方法，以及两种常用的设计工具：算法状态机ASM 图和寄存器传输语言RTL 。
基本上没有学校的考研试题涉及到本章内容。
因此，读者可以简单了解，本部分也就不再整理相关的复习笔记。
10.2课后习题详解10.2算法状态机10.2.1初始状态为T 0的数字系统，有两个控制信号X 和Y ，当XY ＝10时，寄存器R 加1，系统转到第二个状态T 1。
如果XY ＝01时，寄存器R 清零，同时系统从T 0转到第三个状态T 2。
其他情况下系统处于初始状态T 0。
试画出该数字系统的ASM 图。
解：假设0T 、1T 、2T 的状态代码分别为00、01、10，则数字系统的ASM 图如图10-1所示。
图10-110.2.2一个数字系统的数据处理单元由触发器E和F、4位二进制计数器A以及必要的门电路组成。
计数器的各位为A4、A3、A2、A1。
系统开始处于初始状态，当信号S＝0时，系统保持在初始状态；当信号S＝1时，计数器A和触发器F清零。
从下一个时钟脉冲开始，计数器进行加1计数，直到系统操作停止。
A4和A3的值决定了系统的操作顺序。
当A3＝0时，触发器E清零，计数器继续计数。
当A3＝1时，触发器E置1，并检测到A4，A4＝0时，继续计数；当A4＝1时，触发器F置1，并停止计数，回到系统初始状态。
(1)试画出该系统的ASM图。
(2)画出该系统控制单元的状态图，并用D触发器及必要的门电路设计控制单元。
解：（1）该系统的ASM图如图10-2所示。
图10-2（2）该系统控制单元的状态图如图10-3所示。
图10-3由于系统只有两个状态0T 和1T ，故可仅有一个D 触发器来表示，用Q ＝0表示0T 状态，用Q ＝1表示1T 状态。
该系统控制单元状态转换表如表10-1所示。
表10-1作出输入和输出的卡诺图，如图10-4所示。
图10-4由卡诺图可得：所以设计的控制单元如图10-5所示。
电子技术基础数字部分第五版康光华主编第4章习题答案
第四章习题答案4.1.4 试分析图题4.1.4所示逻辑电路的功能。
解：（1）根据逻辑电路写出逻辑表达式：()()L A B C D =⊕⊕⊕ （2）根据逻辑表达式列出真值表：由真值表可知，当输入变量ABCD中有奇数个1时，输出L=1，当输入变量中有偶数个1时，输出L=0。
因此该电路为奇校验电路。
4.2.5 试设计一个组合逻辑电路，能够对输入的4位二进制数进行求反加1 的运算。
可以用任何门电路来实现。
解：（1）设输入变量为A、B、C、D，输出变量为L3、L2、L1、L0。
（2）根据题意列真值表：（3）由真值表画卡诺图（4）由卡诺图化简求得各输出逻辑表达式()()()3L AB A C AD ABCD A B C D A B C D AB C D =+++=+++++=⊕++()()()2L BC BD BCD B C D B C D B C D =++=+++=⊕+ 1L CD CD C D =+=⊕0L D =（5）根据上述逻辑表达式用或门和异或门实现电路，画出逻辑图如下：A B CDL 3L 2L 1L 04.3.1判断下列函数是否有可能产生竞争冒险，如果有应如何消除。
（2）(,,,)(,,,,,,,)2578910111315L A B C D m =∑ （4）(,,,)(,,,,,,,)4024612131415L A B C D m =∑解：根据逻辑表达式画出各卡诺图如下：（2）2L AB BD =+，在卡诺图上两个卡诺圈相切，有可能产生竞争冒险。
消除办法：在卡诺图上增加卡诺圈（虚线）包围相切部分最小项，使2L AB BD AD =++，可消除竞争冒险。
（4）4L AB AD =+，在卡诺图上两个卡诺圈相切，有可能产生竞争冒险。
消除办法：在卡诺图上增加卡诺圈（虚线）包围相切部分最小项，使4L AB AD BD =++，可消除竞争冒险。
4.3.4 画出下列逻辑函数的逻辑图，电路在什么情况下产生竞争冒险，怎样修改电路能消除竞争冒险。
电子专业技术基础(数字部分)第五版答案康华光
第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSBLSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 42. （2）127 （4）2.718解：（2）（127）D=-1=（10000000）B-1=（1111111）B=（177）O=（7F）H 72 （4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式(3)ABABAB⊕=+（A⊕B）=AB+AB 解：真值表如下ABAB⊕ABABAB⊕AB+AB111111111111由最右边2栏可知，与AB+AB的真值表完全相同。
电子技术基础数字部分第五版康光华主编第6章习题答案
第六章作业答案解：根据状态表作出对应的状态图如下：6.1.3 已知状态图如题图6.1.3所示，试列出其状态表。
00/010/06.1.8已知状态表如表题6.1.8所示，若电路的初始状态为Q 1Q 0=00，输入信号A 的波形如图题6.1.8所示，输出信号为Z ，试画出Q 1Q 0的波形（设触发器对下降沿敏感）。
解：根据已知的状态表及输入信号A=011001，该电路将从初始状态Q1Q0=00开始，按照下图所示的顺序改变状态：Q1Q0的波形图如下：CPAQQ16.2.1试分析图题6.2.1（a）所示时序电路，画出其状态表和状态图。
设电路的初始状态为0，试画出在图题6.2.1（b）所示波形的作用下，Q和Z的波形图。
CP AZ解：由电路图可写出该电路的状态方程和输出方程分别为：1n n Q A Q Z AQ+=⊕=状态图如下所示：0/1Q 和Z 的波形如下所示：CP A Q Z6.2.4分析图题6.2.4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状态表和状态图。
A CPZ解：电路的激励方程组为：10101011J Q K AQ J Q K ==== 状态方程组为：()11101101100nn n nnnnnn n Q Q Q QQ Q AQ Q Q Q A ++==+=+输出方程为： 10Z AQ Q =根据状态方程组和输出方程可列出状态表如下：状态图如下：6.3.2 某同步时序电路的状态图如图题6.3.2所示，试写出用D 触发器设计时的最简激励方程组。
解：由状态图可知，要实现该时序电路需要用3个D 触发器。
（2）画出各激励信号的卡诺图，在状态转换真值表中未包含的状态为不可能出现的，可作无关项处理。
（3）由卡诺图得到各激励信号的最简方程如下：22110nnnD Q D Q D Q === 6.3.5试用下降沿触发的JK 触发器和最少的门电路实现图6.3.5所示的Z 1和Z 2输出波形。
Z Z解：从Z 1和Z 2输出波形可以看出，对于每一个Z 1或Z 2周期，均可等分为4段时间间隔相等的状态，即Z 2 Z 1=00、Z 2 Z 1=01、Z 2 Z 1=11和Z 2 Z 1=01，因此要设计的时序电路可以有4个状态,分别用00、01、10、11来表示。