边界扫描及其描述语言

7.2IEEE 1149.1 JTAG 先进的边界扫描& 描述语言(BSDL)7.2IEEE 1149.1 JTAG 先进的边界扫描& 描述语言(BSDL)

专用扫描单元和引腿

单元时序/ 连线约束

单元延迟测量

边界扫描描述语言 小结

仅观察扫描单元仅观察扫描单元

控制& 观察扫描单元控制& 观察扫描单元

双向引腿双向引腿

三态引腿—

1个使能引腿控制

三态引腿—1个使能引腿控制

违法单元的应用违法单元的应用

数据非-倒置要求数据非-倒置要求

系统数据非-倒置系统数据非-倒置

单元延迟约束

单元延迟约束

TCK下降沿之间的延迟和器件输出引腿的变化可能是歪斜的

避免同时输出开关减小功耗或避免烧毁

具有锁存并行输出的边界扫描寄存器单元

可设置到逻辑0或1

当进入Test-Logic-Reset TAP 控制器状态时

在Test-Logic-Reset状态的第一个TCK下降沿

设置和保持时间设置和保持时间延迟测量

延迟测量

传播延迟

传播延迟延迟测量方法

延迟测量方法

板级总线测试板级总线测试

测试老化问题采用的电路测试老化问题采用的电路

边界扫描描述语言(BSDL)的用途

边界扫描描述语言(BSDL)的用途 便于描述的部件测试逻辑信息的通信: 公司和CAD 工具之间

自动测试矢量生成器所采用

综合工具综合测试逻辑所测试

不能作为模拟模型

不能描述电压, 电流, 或时序 VHDL 的子集

对特定的VHDL 工具必须修改

BSDL可描述的特点

BSDL可描述的特点

可描述的:

边界扫描寄存器的长度&结构.

任选的TRST引腿的有效性

TAP 引腿的物理定位

指令代码

器件标识码

不可描述的:

TAP 控制器状态图

旁路寄存器

器件标识寄存器的长度

SAMPLE / PRELOAD, BYPASS, EXTEST指令的存在

用户定义指令的工作

BSDL 描述构成

BSDL 描述构成

主体（Entity ）描述–组成特殊测试逻辑参数 标准VHDL组件（package ）& 组件体（package body ）

定义BSDL VHDL的子集

通常用于定义边界扫描单元的类型

用户专用的VHDL组件& 组件体

BSDL 例子

BSDL 例子

entity diff is

generic (Physical_Pin_Map: string:= “Pack”); port ( TDI, TMS, TCK: in bit;

TDO: out bit; IN1, IN2: in bit;

OUT1: out bit; OUT2: buffer bit;

OUT3: out bit_vector (1 to 8);

OUT4: out bit_vector (4 downto 1);

BIDIR1, BIDIR2, BIDIR3: inout bit;

GND, VCC: linkage bit);

use STD_1194_1_1994.all;

attribute BOUNDARY_REGISTER of

diff:entity is ...

Pin 描述

Pin 描述

Standard USE statement (required):

use STD_1149_1_1994.all;

PIN Types:

in(input-only)

out(may be tri-state or open-collector)

buffer(active, 2-state, always driven)

inout(bidirectional)

linkage(power, ground, analog, non-connect) Relate logical signals to package physical pins Group ports --differential voltage or current pairs (one signal is always complement of other)

TAP 描述

TAP 描述

TAP包含的逻辑信号

指出输入端口逻辑值使能JTAG兼容(部件可遵循JTAG 或不遵循)

指令寄存器描述:

长度

操作代码–增加任选的指令

从位矢量影射为指令操作代码

定义专用指令

在Capture-IR控制器状态下(2 LSB’s 总是“01”) 指出俘获的位矢量

IDCODE和USERCODE寄存器内容

扫描单元定义

扫描单元定义

定义边界扫描寄存器单元的存在和长度–类型包括: INPUT--control & observe, observe-only

CLOCK--cell at clock input

OUTPUT2--drives 2-state output

OUTPUT3--drivers 3-state output

CONTROL--controls 3-state output

CONTROLR--disabled in Test-Logic-Reset

state

INTERNAL--not associated with digital pin BIDIR--reversible cell for bidirectional pin

OBSERVE_ONLY--single input observe-only cell

定义访问寄存器的指令