液晶显示屏LCD显示设计课程设计

江西理工大学应用科学学院

SOPC/EDA综合课程设计报告1.1 液晶显示屏原理

1.1.1 液晶显示屏的LCD的使用原理和设置；

1.1.2 液晶显示模块设计方法。

1.1.3 查询有关课程设计汉字的国标码

1.1.4 有关FPGA的知识

1.1.5 端口的设计方法

1.1.6 熟悉GW48系列SOPC/EDA实验开发系统及现代DSP实验开发系统的使用方

法。

1.2 课程设计题目：液晶显示屏LCD显示接口设计

1.2.1 课程设计目的及基本要求

液晶显示屏已广泛应用于人们的日常生活中，在各种领域中起到越来越重要

的位置。因此，掌握和控制液晶显示屏是非常重要的技能。进行课程设计是加

强实践，提高动手能力的重要环节，通过课程设计，同时在软件编程，排错调

试，相关仪器设备的使用技术等方面得到全面的提高。掌握液晶显示屏实现的

相关方法，为将来的实际工作打下一定的基础。

本课程设计是以SED1520控制器为基础，基本要求是：

1、掌握SED1520控制器基本结构

2、掌握液晶显示屏的工作原理及使用方法

3、掌握用VHDL语言编写程序

4、掌握Quartus II的使用方法

5、掌握GW48系列SOPC/EDA实验开发系统：

a：闲置不用GW48系统时，必须关闭电源，拔下电源插头！！！

Sopc/EDA 课程设计：液晶显示屏LCD 显示接口设计

b ：在实验中，当选中某种模式后，要按一下右侧的复位键，以使系统进入 该结构模式工作。

c ：换目标芯片时要特别注意，不要插反或插错，也不要带电插拔，确信插

对后才能开电源。其它接口都可带电插拔。请特别注意，尽可能不要随 意插拔适配板，及实验系统上的其他芯片。 d ：并行口工作模式设置在“EPP ”模式！

e: 跳线座“SPS ” 默认向下短路（PIO48）；右侧开关默认拨向“TO MCU ”。 f: 对于GW48-PK2系统，左下角拨码开关除第4档“DS8使能”向下拨（8数

码管显示）外，其余皆默认向上

1.3、设计要求

使用FPGA 设计一个液晶显示屏LCD 显示的控制器，使其能够显示文字、 数字或图形（根据需要选择LCD 屏），至少需要显示“江西理工大学应用科学 学院课程设计”字样，另外需要显示班级姓名和日期。其它功能可自行增加！ （型号GW48-PK2）

2.1 元件原理图

nCS 1DATA 2Vcc 3GND 4

ASDI 5DCLK 6Vcc 7

Vcc 8U4

EPCS 1

VDD 3.3

VDD 3.3

nCSO DATA 0

DCLK ASDO

123456789

10

JP2

AS DOWNLOAD

DCLK

CONF _DONE VDD 3.3

nCONFIG nCE DATA 0ASDO

nCSO

AS DOWNLOAD

JATG

12345678910

JP1

JATG

TCK R41K

TDO TMS R31K VDD 3.3

TDI

VDD 3.3R2

1K VDD 3.3

图1 下载/编程接口电路图

设计者：刘文志

图2 液晶显示屏2.1.1 模块引脚说明

表1 模块引脚

逻辑工作电压（VDD）：3.3~5.5V

电源地（GND）：0V

工作温度（Ta）：0~+50℃（常温）/ -20~70℃（宽温）

Sopc/EDA课程设计：液晶显示屏LCD显示接口设计

2.1.2 接口时序

模块有并行和串行两种连接方法（时序如下）：

a) 8位并行连接时序图

图3 MPU写资料到模块

图4 MPU从模块读出资料

a)串行连接时序图

图5 串行时序图

设计者：刘文志

表2 时钟周期表

串行数据传送共分三个字节完成：

第一字节：串口控制——格式 11111ABC

A为数据传送方向控制：H表示数据从LCD到MCU，L表示数据从MCU到LCD。 B为数据类型选择： H表示数据室显示数据，L表示数据室控制指令

C固定为0

第二字节：（并行）8位数据的高4位——格式DDDD0000

第三字节：（并行）8位数据的低4位——格式DDDD0000

串行接口时序参数：（测试条件： T=25℃ VDD=4.5V）

2.1.3 用户指令集

指令表1：（RE=0：基本指令集）

Sopc/EDA课程设计：液晶显示屏LCD显示接口设计

表3 基本指令表

指令表2：（RE=1：扩充指令集）

表4 扩充指令表

设计者：刘文志

2.1.4 FPGA 与LCD 连接方式

FPGA 与LCD 连接方式：（仅PK2型含此）。由实验电路结构图COM 可知，默认情况下， FPGA 是通过89C51单片机控制LCD 液晶显示的，但若FPGA 中有Nios 嵌入式系统，则能使 FPGA 直接控制LCD 显示。方法是拔去此单片机（在右下侧），用连线将座JP22/JP21（LCD 显示器引脚信号）各信号分别与座JP19/JP20（FPGA 引脚信号）相连接即可。

D+（PIO65）D-（PIO64）

GND

VCC

SLAVE

USB PIO65

PIO64O

O O O

选择开关

T O F P G A T O M C U

键

复位接PC 机

串行通讯接口接口电路

2

35RS-232B4P27P26P25P24P23P22P21P20

PSEN ALE EA P07P06P05P04P03P02P01P00VCC A T 89C 51

4039383736353433323130292827262524222321

20

19181716151413121110987654321GND

X1X2PIO66PIO67PIO77PIO76PIO79PIO78P31P30RESET PIO75PIO74PIO73PIO72PIO71PIO70PIO69PIO68LCD

液晶显示屏

VCC GND P22

P21P20P00P01P02P03P04P05P06P07P23P241

234567891011121314151617181920

图6 实验电路结构图COM

本方案采用的FPGA 为Alter 公司的ACEX1K30芯片，它可提供系统的时钟及读写控制， ACEX 系列的FPGA 由逻辑数组块LAB （Logic array block ）、嵌入式数组块EAB （embedded arr ay block ）、快速互联以及IO 单元构成，每个逻辑数组块包含8个逻辑单元LE （logic element ）和一个局部互联[1]。每个逻辑单元则由一个4输入查找表（LUT ）、一个可 编程触发器、快速进位链、级连链组成，多个LAB 和多个EAB 则可通过快速通道互相连 接。EAB 是ACEX 系列器件在结构设计上的一个重要部件，他是输入埠和输出埠都带有触 发器的一种灵活的RAM 块，其主要功能是实现一些规模不太大的FIFO 、ROM 、RAM 和双埠 RAM 等。在本液晶显示接口电路中，EAB 主要用宏功能模块实现片上ROM 。它通过调用FPGA