时序逻辑电路数电实验报告
厦门理工学院 数电 实验_实验七：时序逻辑电路
n
现态
Q0
n
次态
Q1
n 1
Q0
n 1
1 2 3 4
0 0 1 1
0 1 0 1
0 1 1 0
1 0 1 0
1
2.状态方程
Q1
n 1
0 0 1
1
Q0
n 1
0
1
0 1
1 0
0 1
1 1
0 0
Q1
n 1
Q0 Q1 Q0 Q1
n 1
Q0
n
由特性方程 Q n 1 J Q n KQ n 得 J1 K1 Q0 ， J 0 K 0 1 3.逻辑图
Q0
J K
Q1
J K
Q0
CP 1
2
4.状态图
Q1Q0
00
01
11
10
五、分析与讨论（遇到的问题及其对本实验提出的建议）
六、教师评语
成绩
签名： 日期：
3
《数字电路与逻辑设计》实验报告
实验序号：4 学 号 实 3-407 姓 名 实验项目名称： 时序逻辑电路 专业、班 实验时间
实验地点 一、实验目的
指导教师
1.掌握常用时序逻辑电路的分析、设计和调试方法。 2.了解同一功能电路的多种实现途径，以开拓设计思路。 二、实验设备（环境）及要求 数字电路实验箱，74LS112 三、实验内容与步骤 3.用 74LS112 双 JK 触发器设计一个同步四进制加法计数器，并进行逻辑功能验 证。 ⑴触发器的时钟信号用单脉冲输入，用双踪示波器的输出所接的指示灯的变化， 并加以记录。 四、实验结果与相关数据 1.状态表 CP
实验时序电路实验报告
实验时序电路实验报告摘要：时序电路是数字电路中的一种重要电路，它负责控制系统中各个部件和信号的时序关系。
本实验旨在通过设计和实现一个简单的时序电路，加深对时序电路原理的理解，并掌握时序电路设计的基本方法和步骤。
在实验中，我们采用了JK触发器和计数器等器件，通过逻辑电平的高低和输入信号的输入顺序来实现不同的时序控制功能。
通过实验我们发现，在正确配置和连接时序电路的各个部件后，时序电路可以准确地按照预定的时序顺序进行工作，实现了预期的控制效果。
一、实验目的1. 了解时序电路的基本概念和工作原理；2. 掌握JK触发器和计数器的基本特性和设计方法；3. 设计和实现一个简单的时序电路。
二、实验器材和设备1. 实验台板2. 集成电路（IC）：7404、74107、741613. 电源、导线等三、实验原理1. 时序电路简介时序电路又称为序贯电路，是数字电路中按照一定的时序和顺序进行工作的电路。
它根据输入信号和内部时钟信号的时序关系来控制系统的输出，能够实现各种复杂的逻辑控制功能。
时序电路对时钟信号的边沿触发具有较高的要求，通常使用触发器作为时序电路的基本单元。
2. JK触发器JK触发器是一种常用的时序电路元件，具有两个正反馈输入端（J和K）和两个输出端（Q和Q'）。
JK触发器的工作原理是当时钟触发信号为上升沿时，J、K输入信号控制Q输出端的电平状态。
3. 计数器计数器是一种常用的时序电路模块，它可以根据时钟信号的输入进行计数，并输出对应的计数结果。
常见的计数器有二进制计数器、十进制计数器等。
四、实验内容和步骤1. 实验电路的设计根据实验要求和所学知识，设计一个简单的时序电路。
本实验中，我们设计一个由两个JK触发器和一个计数器构成的时序电路。
其中，JK触发器用于接收输入信号和时钟信号，并根据输入信号的顺序和时钟信号的边沿触发生成输出信号；计数器用于对输入信号的个数进行计数，并根据计数结果控制输出信号的状态。
时序实验实验报告
一、实验目的1. 掌握时序逻辑电路的基本原理和设计方法。
2. 熟悉常用时序逻辑电路器件的结构和功能。
3. 培养实际操作能力，提高电路设计水平。
二、实验原理时序逻辑电路是指输出不仅与当前输入有关，还与过去输入有关，即电路的输出状态具有记忆功能的电路。
本实验主要涉及同步计数器和寄存器的设计与测试。
三、实验设备1. 数字电子实验箱2. 示波器3. 信号发生器4. 74LS163、74LS00、74LS20等集成器件四、实验内容1. 设计一个4位同步计数器，实现二进制加法计数功能。
2. 设计一个8位同步寄存器，实现数据的暂存和传送功能。
五、实验步骤1. 4位同步计数器设计（1）根据计数器功能要求，列出状态转换表。
（2）根据状态转换表，画出状态转换图。
（3）根据状态转换图，画出电路图。
（4）将电路图连接到实验箱上，并进行调试。
（5）观察计数器输出，验证计数功能是否正确。
2. 8位同步寄存器设计（1）根据寄存器功能要求，列出数据输入、保持、清除和输出控制信号的真值表。
（2）根据真值表，画出电路图。
（3）将电路图连接到实验箱上，并进行调试。
（4）观察寄存器输出，验证寄存功能是否正确。
六、实验结果与分析1. 4位同步计数器实验结果经过调试，4位同步计数器能够实现二进制加法计数功能。
观察计数器输出，验证计数功能正确。
2. 8位同步寄存器实验结果经过调试，8位同步寄存器能够实现数据的暂存和传送功能。
观察寄存器输出，验证寄存功能正确。
七、实验总结本次实验，我们通过设计4位同步计数器和8位同步寄存器，掌握了时序逻辑电路的基本原理和设计方法。
在实际操作过程中，我们提高了电路设计水平，培养了实际操作能力。
八、实验心得1. 在设计时序逻辑电路时，要充分理解电路功能要求，合理选择器件，确保电路能够实现预期功能。
2. 在调试过程中，要仔细观察电路输出，发现问题及时解决。
3. 通过本次实验，我们对时序逻辑电路有了更深入的了解，为今后学习和实践打下了基础。
时序电路应用实验报告(3篇)
第1篇一、实验目的1. 理解时序电路的基本概念和组成，掌握时序电路的设计方法和分析方法。
2. 掌握计数器、寄存器、移位寄存器等时序电路的应用。
3. 熟悉FPGA开发环境，能够使用Quartus II设计工具进行时序电路的设计和仿真。
二、实验原理时序电路是数字电路中的一种重要电路，它能够根据输入信号的变化，产生一系列有序的输出信号。
时序电路主要由触发器、逻辑门和时钟信号组成。
1. 触发器：触发器是时序电路的基本单元，具有存储一个二进制信息的功能。
常见的触发器有D触发器、JK触发器、T触发器等。
2. 逻辑门：逻辑门用于实现基本的逻辑运算，如与、或、非、异或等。
3. 时钟信号：时钟信号是时序电路的同步信号，用于控制触发器的翻转。
三、实验内容1. 计数器设计（1）设计一个3位同步二进制加计数器。
（2）设计一个3位同步二进制减计数器。
2. 寄存器设计使用74LS74触发器设计一个双向移位寄存器。
3. 移位寄存器设计使用74LS74触发器设计一个单向移位寄存器。
4. 环形计数器设计使用74LS74触发器设计一个环形计数器。
5. 可控分频器设计使用Verilog HDL语言设计一个可控分频器，实现时钟信号的分频功能。
四、实验步骤1. 使用Quartus II设计工具创建工程，并添加所需的设计文件。
2. 根据实验原理，编写时序电路的Verilog HDL代码。
3. 编译代码，并生成测试平台。
4. 在测试平台上进行仿真，验证时序电路的功能。
5. 将设计下载到FPGA，进行硬件实验。
6. 记录实验结果，分析实验现象。
五、实验结果与分析1. 计数器实验结果（1）3位同步二进制加计数器：按照时钟信号的变化，计数器能够从000计数到111。
（2）3位同步二进制减计数器：按照时钟信号的变化，计数器能够从111减到000。
2. 寄存器实验结果使用74LS74触发器设计的双向移位寄存器，能够实现数据的左移和右移功能。
3. 移位寄存器实验结果使用74LS74触发器设计的单向移位寄存器，能够实现数据的左移功能。
时序逻辑电路实验报告
时序逻辑电路实验报告时序逻辑实验报告（时序逻辑实验报告1）。
实验目的1。
掌握同步计数器的设计方法和测试方法。
2掌握常用积分计数器的逻辑功能和使用方法。
第二，lshd数字信号盒。
该计数器不仅可用于计数，还可用于分频、定时和数字运算。
在实际工程应用中，很少使用小型触发器构成计数器，而直接使用中型集成计数器。
2（1）四位二进制计数器74ls161?74lsl61是具有同步设置和异步清除功能的4位二进制加法计数器。
其功能表如下表所示。
74ls163是一个4位二进制加法计数器，具有同步设置和同步清除功能。
其他函数与74lsl61相同，区别在于删除是同步的。
此图显示两个管脚的外部示意图。
表74lsl61功能表3。
应用集成计数器实现了正常情况下的任意一种计数器。
任何玛丽计数器的结构都可以分为三种类型。
第一种类型是由触发器组成的简单计数器。
第二种类型由一个集成的二进制计数器组成。
第三种类型是移位寄存器，它由移位寄存器组成。
在第一类中，您可以使用顺序逻辑电路进行设计。
在第二类中，当计数器的模数m较小时，可以通过积分计数器来实现。
当m较大时，可以通过级联多个计数器来实现。
实现方法有两种：反馈设置法和反馈清除法。
第三种类型是移位寄存器计数器，它由移位寄存器组成。
4实验电路：十进制计数器同步清除法、同步设定法、六边形回路输出、六边形分频电路图74ls161外部引脚图4。
实验内容及步骤?1。
综合计数器实验?根据电路图，使用介质集成计数器74ls163和“与非门74ls00”连接十进制计数器的同步设置或同步清零，输出连接到数码管或LED。
然后以单个脉冲作为触发输入，观察数码管或发光二极管的变化，记录电路的计数过程和状态转换规律。
根据电路图，用D触发器74ls7474构成一个六边形扭环计数器，输出端还连接到数码管或发光二极管上。
然后用单个脉冲作为触发输入，观察数码管或LED的变化，记录电路计数过程和状态转换规律。
注意观察电路是否能自动启动，否则不能将电路设置为有效状态。
数电实验报告 典型时序逻辑电路分析与设计实验
《数字电子技术》课程实验报告实验四：典型时序逻辑电路分析与设计实验1、实验目的1、掌握中规模数字集成电路同步计数器的基本工作原理和使用方法。
2、理解中规模数字集成电路同步计数器的基本工作特性。
3、掌握用中规模数字集成电路同步计数器实现任意进制计数器的基本方法。
4、了解同步计数器基本调试方法。
2、实验任务1、4位二进制加法计数器74LS163功能分析（参考实验教材P356）（1）参考图6.7.1，在实验板创建4位二进制加法计数器74LS163功能分析电路：①计数；②清零；③保持功能。
图6.7.1（2）将检测结果记入自拟的表格中。
（3）将上电路改为在计数工作状态，输入时钟为10 kHz。
利用双踪示波器，观察输出波形与输入时钟时序关系，记录输出与输入时钟波形关系（至少一个周期以上）。
（4）选用器件：74LS163（4位二进制加法计数器）。
（5）选用仪器仪表：直流稳压电源＋5V、脉冲信号发生器、发光二极管、双踪示波器。
2、4位二进制加法计数器74LS163的应用1（参考实验教材P358）（1）采用4位二进制加法计数器74LS163和反馈归零法，设计十进制计数器电路。
（2）自拟实验方案，记录所设计的计数器有效状态转换。
（3）将上电路输入时钟改为10 kHz，利用双踪示波器，观察输出波形与输入时钟时序关系，记录输出与输入时钟波形关系。
（注：至少一个周期以上）（4）仪器仪表：直流稳压电源、数字万用表、发光二极管、脉冲信号发生器、双踪示波器。
（5）元器件：74LS163（4位二进制加法计数器）、74LS20（双4输入与非门）。
3、4位二进制加法计数器74LS163的应用2（参考实验教材P358）（1）采用4位二进制加法计数器74LS163和反馈置数法，设计十二进制计数器电路。
（2）自拟实验方案，记录所设计的计数器有效状态转换。
（3）将上电路输入时钟改为10 kHz，利用双踪示波器，观察输出波形与输入时钟时序关系，记录输出与输入时钟波形关系。
数电实验报告
数电实验报告实验目的：本实验旨在通过实际操作，加深对数电原理的理解，掌握数字电子技术的基本原理和方法，培养学生的动手能力和实际应用能力。
实验仪器和设备：1. 示波器。
2. 信号发生器。
3. 逻辑分析仪。
4. 电源。
5. 万用表。
6. 示教板。
7. 电路元件。
实验原理：数电实验是以数字电子技术为基础，通过实验操作来验证理论知识的正确性。
数字电子技术是一种以数字信号为工作对象，利用电子器件实现逻辑运算、数字存储、数字传输等功能的技术。
本次实验主要涉及数字逻辑电路的设计与实现，包括基本逻辑门的组合、时序逻辑电路、触发器等。
实验内容：1. 实验一，基本逻辑门的实验。
在示教板上搭建与非门、或门、与门、异或门等基本逻辑门电路，通过输入不同的逻辑信号，观察输出的变化情况，并记录实验数据。
2. 实验二，时序逻辑电路的实验。
利用触发器、计数器等元件，设计并搭建一个简单的时序逻辑电路，通过改变输入信号，验证电路的功能和正确性。
3. 实验三，逻辑分析仪的应用。
利用逻辑分析仪对实验中的数字信号进行观测和分析，掌握逻辑分析仪的使用方法，提高实验数据的准确性。
实验步骤：1. 按照实验指导书的要求，准备好实验仪器和设备，检查电路连接是否正确。
2. 依次进行各个实验内容的操作，记录实验数据和观察现象。
3. 对实验结果进行分析和总结，查找可能存在的问题并加以解决。
实验结果与分析：通过本次实验，我们成功搭建了基本逻辑门电路，观察到了不同输入信号对输出的影响，验证了逻辑门的功能和正确性。
在时序逻辑电路实验中，我们设计并搭建了一个简单的计数器电路，通过实验数据的记录和分析，验证了电路的正常工作。
逻辑分析仪的应用也使我们对数字信号的观测和分析有了更深入的了解。
实验总结：本次数电实验不仅加深了我们对数字电子技术的理解，还培养了我们的动手能力和实际应用能力。
在实验过程中，我们遇到了一些问题，但通过认真分析和思考，最终都得到了解决。
这次实验让我们深刻体会到了理论与实践相结合的重要性，也让我们对数字电子技术有了更加深入的认识。
西安交大数电实验时序逻辑电路实验报告
实验名称：时序电路实验一．实验目的：1.学习使用HDL进行时序电路设计；2.学习编辑顶层文件和用户约束文件；3.熟悉同步和异步的概念及实现方法；4.熟悉在Basys2开发板简单外围设备的控制；5.熟悉时钟的分频方法及占空比的调节。
二．预习内容1.用HDL设计一个秒脉冲（1s,2s,3s）发生器，并用LED显示：分析：本电路设计主要分为三个部分：分频，计数，译码1.1HDL源文件（Verilog）:module mod10(input clk, clr,output reg[6:0] a_to_g,output wire[3:0]an,output reg[3:0]q);assign an = 4'b1110;//最右译码管使能reg [26:0] counter;//时钟分频，默认时钟为50MHZ，分频为1HZ，即周期为1salways @ (posedge clk)counter <= 0;//达到一半时计数归零elsecounter <= counter + 1;reg clk_div;//引入新的电平always @ (posedge clk )//达到一半时电平翻转，使占空比为50%，同理可知，要使脉冲的周期变为2s、3s，只需用50MHZ除以相应的频率，得到所需分频数（，）.然后引入一个新的寄存变量，使它在达到分频数一半时翻转，同时计数归零。
这样就得到了所需的频率，并且保证了占空比为50%。
//带有异步清零的十进制计数器always @ (posedge clk_div or posedge clr)beginif(clr==1)q <= 0;else if (q == 9)q <= 0;elseq <= q + 1;endalways @(*)case (q)0:a_to_g = 7'b0000001;1:a_to_g = 7'b1001111;2:a_to_g = 7'b0010010;3:a_to_g = 7'b0000110;4:a_to_g = 7'b1001100;5:a_to_g = 7'b0100100;6:a_to_g = 7'b0100000;7:a_to_g = 7'b0001111;8:a_to_g = 7'b0000000;9:a_to_g = 7'b0001100;default:a_to_g = 7'b0000001;endcaseendmodule1.2Basys2约束文件：NET "q[0]" LOC = "G1";NET "a_to_g[0]" LOC = "M12";NET "a_to_g[1]" LOC = "L13";NET "a_to_g[2]" LOC = "P12";NET "a_to_g[3]" LOC = "N11";NET "a_to_g[4]" LOC = "N14";NET "a_to_g[5]" LOC = "H12";NET "a_to_g[6]" LOC = "L14";NET "an[3]" LOC = "K14";NET "an[2]" LOC = "M13";NET "an[1]" LOC = "J12";NET "an[0]" LOC = "F12";NET "clk" LOC = "B8";NET "clr" LOC = "G12";2.设计一个带有异步清零和置数信号（置数为全逻辑1）的4位寄存器，并在开发板上验证2.1HDL源文件：module regf(clr,clk,d,load,q);input wire clk;input wire clr;input wire load;input [3:0]d;output [3:0]q;reg [3:0] q;always @ (posedge clk or posedge clr)beginif (clr == 1)q <= 0;//异步清零else if (!clr&&load)beginq[0]<=1;q[1]<=1;q[2]<=1;q[3]<=1;end//同步置数elseq <= d;endendmodule2.2约束文件：NET "clk" LOC = "B8";NET "clr" LOC = "P11";NET "load" LOC ="L3";NET "q[3]" LOC = "G1";NET "q[2]" LOC = "P4";NET "q[1]" LOC = "N4";NET "q[0]" LOC = "N5";NET "d[3]" LOC = "G3";NET "d[2]" LOC = "F3";NET "d[1]" LOC = "E2";NET "d[0]" LOC = "N3";2.3仿真文件：module regftest;// Inputsreg clr;reg clk;reg [3:0] d;reg load;// Outputswire [3:0] q;// Instantiate the Unit Under Test (UUT)regf uut (.clr(clr),.clk(clk),.d(d),.load(load),.q(q));initial begin// Initialize Inputsclr = 0;clk = 0;d = 0;load = 0;// Wait 100 ns for global reset to finish#100;// Add stimulus hereclr = 1;#200;clr = 0; clk = 1; d = 0100;#200;clr = 0; clk = 0; d = 1100;#200;clr = 0; clk = 1; d = 1001;#200;clr = 0; clk = 0; d = 0011;#200;clr = 0; clk = 1; d = 0000;#200;clr = 0; clk = 0; d = 0010;#200;clk = 1;load = 1;endendmodule2.4仿真图像：。
时序逻辑实验报告
一、实验目的1. 理解时序逻辑电路的基本概念和工作原理。
2. 掌握时序逻辑电路的设计方法和测试方法。
3. 熟悉常用中规模集成计数器和寄存器的逻辑功能和使用方法。
二、实验原理时序逻辑电路是指其输出不仅取决于当前输入信号，还取决于电路的过去状态。
本实验主要涉及计数器和寄存器两种时序逻辑电路。
计数器：计数器是一种能够对输入脉冲进行计数的时序逻辑电路。
常见的计数器有二进制计数器、十进制计数器和可编程计数器等。
寄存器：寄存器是一种用于存储二进制信息的时序逻辑电路。
常见的寄存器有D型寄存器、移位寄存器和计数寄存器等。
三、实验设备1. 数字电子技术实验箱2. 示波器3. 信号源4. 集成芯片：74LS163、74LS00、74LS20等四、实验内容1. 计数器设计（1）设计一个4位二进制加法计数器，实现0-15的循环计数。
（2）设计一个10进制计数器，实现0-9的循环计数。
2. 寄存器设计（1）设计一个D型寄存器，实现数据的存储和读取。
（2）设计一个移位寄存器，实现数据的右移和左移。
3. 时序逻辑电路测试（1）测试计数器的计数功能。
（2）测试寄存器的存储和读取功能。
五、实验步骤1. 计数器设计（1）根据计数器的功能要求，设计电路图。
（2）根据电路图，选择合适的集成芯片。
（3）搭建实验电路。
（4）测试计数器的计数功能。
2. 寄存器设计（1）根据寄存器的功能要求，设计电路图。
（2）根据电路图，选择合适的集成芯片。
（3）搭建实验电路。
（4）测试寄存器的存储和读取功能。
3. 时序逻辑电路测试（1）测试计数器的计数功能。
（2）测试寄存器的存储和读取功能。
六、实验结果与分析1. 计数器设计（1）4位二进制加法计数器能够实现0-15的循环计数。
（2）10进制计数器能够实现0-9的循环计数。
2. 寄存器设计（1）D型寄存器能够实现数据的存储和读取。
（2）移位寄存器能够实现数据的右移和左移。
3. 时序逻辑电路测试（1）计数器的计数功能正常。
数电项目实验报告(3篇)
第1篇一、实验目的1. 理解数字电路的基本概念和组成原理。
2. 掌握常用数字电路的分析方法。
3. 培养动手能力和实验技能。
4. 提高对数字电路应用的认识。
二、实验器材1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 短路线5. 电阻、电容等元器件6. 连接线三、实验原理数字电路是利用数字信号进行信息处理的电路，主要包括逻辑门、触发器、计数器、寄存器等基本单元。
本实验通过搭建简单的数字电路，验证其功能，并学习数字电路的分析方法。
四、实验内容及步骤1. 逻辑门实验（1）搭建与门、或门、非门等基本逻辑门电路。
（2）使用数字信号发生器产生不同逻辑电平的信号，通过示波器观察输出波形。
（3）分析输出波形，验证逻辑门电路的正确性。
2. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察触发器的输出波形。
（3）分析输出波形，验证触发器电路的正确性。
3. 计数器实验（1）搭建异步计数器、同步计数器等基本计数器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察计数器的输出波形。
（3）分析输出波形，验证计数器电路的正确性。
4. 寄存器实验（1）搭建移位寄存器、同步寄存器等基本寄存器电路。
（2）使用数字信号发生器产生时钟信号和输入信号，通过示波器观察寄存器的输出波形。
（3）分析输出波形，验证寄存器电路的正确性。
五、实验结果与分析1. 逻辑门实验通过实验，验证了与门、或门、非门等基本逻辑门电路的正确性。
实验结果表明，当输入信号满足逻辑关系时，输出信号符合预期。
2. 触发器实验通过实验，验证了D触发器、JK触发器、T触发器等基本触发器电路的正确性。
实验结果表明，触发器电路能够根据输入信号和时钟信号产生稳定的输出波形。
3. 计数器实验通过实验，验证了异步计数器、同步计数器等基本计数器电路的正确性。
实验结果表明，计数器电路能够根据输入时钟信号进行计数，并输出相应的输出波形。
时序逻辑电路实验报告
一、实验目的1. 理解时序逻辑电路的工作原理和基本结构；2. 掌握触发器、计数器等时序逻辑电路的设计方法；3. 熟悉Multisim软件在时序逻辑电路设计与仿真中的应用；4. 培养实际操作能力和分析问题、解决问题的能力。
二、实验原理时序逻辑电路是一种在时钟信号控制下，输出不仅与当前输入有关，还与电路历史状态有关的数字电路。
其基本结构包括触发器、计数器等。
触发器是时序逻辑电路的基本单元，用于存储一位二进制信息。
计数器是时序逻辑电路的一种应用，用于对输入脉冲进行计数。
三、实验内容1. 触发器实验（1）实验目的：熟悉触发器的工作原理和功能，掌握触发器的使用方法。
（2）实验内容：设计一个JK触发器，实现时钟信号控制下的同步置1、同步置0、计数等功能。
（3）实验步骤：① 使用Multisim软件，搭建JK触发器电路；② 搭建计数器电路，实现时钟信号控制下的计数功能；③ 设置输入信号，观察触发器和计数器的输出波形，验证功能。
2. 计数器实验（1）实验目的：掌握计数器的设计方法，熟悉不同计数器电路的功能。
（2）实验内容：设计一个模为24的二进制计数器和模为60的十进制计数器。
（3）实验步骤：① 使用Multisim软件，搭建二进制计数器电路；② 设置输入信号，观察计数器的输出波形，验证功能；③ 使用Multisim软件，搭建十进制计数器电路；④ 设置输入信号，观察计数器的输出波形，验证功能。
四、实验结果与分析1. 触发器实验实验结果显示，设计的JK触发器能够实现同步置1、同步置0、计数等功能。
在计数过程中，触发器的输出波形符合预期，验证了JK触发器的功能。
2. 计数器实验实验结果显示，设计的模为24的二进制计数器和模为60的十进制计数器均能实现预期的计数功能。
在计数过程中，计数器的输出波形符合预期，验证了计数器电路的功能。
五、实验总结本次实验通过设计、搭建和仿真时序逻辑电路，掌握了触发器、计数器等时序逻辑电路的设计方法，熟悉了Multisim软件在时序逻辑电路设计与仿真中的应用。
时序电路实验报告
时序电路实验报告时序电路实验报告引言：时序电路是数字电路中的一种重要类型，它能够根据输入信号的时序关系来控制输出信号的变化。
本次实验旨在通过设计和测试不同类型的时序电路，加深对时序电路原理和应用的理解。
一、实验目的本次实验的主要目的有以下几点：1. 理解时序电路的基本原理和工作方式；2. 学会使用逻辑门和触发器等基本元件构建时序电路；3. 掌握时序电路的设计和测试方法。
二、实验器材和元件1. 实验器材：数字逻辑实验箱、示波器、数字信号发生器等；2. 实验元件：逻辑门（与门、或门、非门）、触发器（RS触发器、JK触发器）、电阻、电容等。
三、实验过程及结果1. 实验一：RS触发器的设计与测试RS触发器是最基本的触发器之一，由两个交叉连接的与门和非门组成。
我们首先根据真值表设计RS触发器的逻辑电路，并使用逻辑门和电阻电容等元件进行实际搭建。
通过输入不同的时序信号，观察输出的变化情况，并记录实验结果。
实验结果表明，RS触发器能够稳定地存储和传递输入信号。
2. 实验二：JK触发器的设计与测试JK触发器是一种改进型的RS触发器，它具有更多的功能和应用。
我们在实验中使用与门和非门构建JK触发器，并通过输入不同的时序信号，观察输出的变化情况。
实验结果表明，JK触发器可以实现存储、传递和翻转等多种功能，具有较高的灵活性和可靠性。
3. 实验三：时钟信号的设计与测试时钟信号是时序电路中非常重要的一种输入信号，它能够控制时序电路的运行和同步。
我们在实验中使用数字信号发生器产生不同频率和占空比的时钟信号，并通过示波器观察和分析实际输出的时序波形。
实验结果表明，时钟信号的频率和占空比对时序电路的运行和输出有着重要的影响。
四、实验总结通过本次实验，我们深入了解了时序电路的基本原理和应用，掌握了时序电路的设计和测试方法。
实验结果表明，时序电路能够根据输入信号的时序关系来控制输出信号的变化，具有较高的可靠性和灵活性。
时序电路在数字电路中起着重要的作用，广泛应用于计算机、通信和控制系统等领域。
时序逻辑电路实验报告
实验题目实验题目 时序逻辑电路时序逻辑电路 小组合作小组合作一、实验目的一、实验目的1、掌握由集成触发器构成的二进制计数电路的工作原理。
、掌握由集成触发器构成的二进制计数电路的工作原理。
2、掌握中规模集成计数器的使用方法。
、掌握中规模集成计数器的使用方法。
3、学习运用上述组件设计简单计数器的技能。
、学习运用上述组件设计简单计数器的技能。
4、验证计数器、寄存器的逻辑功能。
、验证计数器、寄存器的逻辑功能。
5、使用74LS248显示计数器。
显示计数器。
二．实验环境二．实验环境1、数字电路试验箱、数字电路试验箱 1 1台2、共阴极数码显示器、共阴极数码显示器 2 2个3、集成电路：、集成电路：双双D 触发器触发器 74LS74 2 74LS74 2片 16进制计数器进制计数器 74LS160 1 74LS160 1片 数码显示管数码显示管数码显示管 74LS248 1 74LS248 1片 三、实验内容与步骤三、实验内容与步骤1、寄存器，利用两片74LS74芯片，组成如图5.1所示具有存储和移位功能的电路，即为寄存器，用于寄存一组二值代码，和移位功能的电路，即为寄存器，用于寄存一组二值代码，N N 位寄存器由N 个触发器组成，可存放一组N 位二值代码。
只要求其中每个触发器可置1，置0。
四位寄存器的电路图如图5.1所示：所示：图5.1 5.1 四位寄存器四位寄存器四位寄存器2 2、用、用K1清零，再试K1为高电平；为高电平；3 3、在串行数据输入中，使、在串行数据输入中，使K2=1K2=1，按动单次脉冲，观察，按动单次脉冲，观察Q0-Q3并记录结果；记录结果；4 4、交替改变、交替改变K2(1011),K2(1011),依次按动单次脉冲，观察并记录实验结依次按动单次脉冲，观察并记录实验结果，绘出波形图。
果，绘出波形图。
5、利用74LS160芯片组成的用于计数、分频、定时、产生节拍脉冲等的电路，脉冲等的电路，按时钟分，按时钟分，同步、同步、异步，按计数过程中数字增减分，异步，按计数过程中数字增减分，加、加、减和可逆，减和可逆，减和可逆，按计数器中的数字编码分，二进制、二按计数器中的数字编码分，二进制、二按计数器中的数字编码分，二进制、二--十进制和循环码…，按计数容量分，十进制，六十进制…同步计数器的原理图如图5.2所示：所示：图5.2 5.2 同步计数器的原理图同步计数器的原理图同步计数器的原理图6、测试74LS160芯片的逻辑功能，测试结果。
实验五时序逻辑电路实验报告
实验五时序逻辑电路实验报告一、实验目的1.了解时序逻辑电路的基本原理和设计方法。
2.掌握时序逻辑电路的设计方法。
3.运用Verilog语言进行时序逻辑电路的设计和仿真。
二、实验原理时序逻辑电路是指在电路中引入记忆元件（如触发器、计数器等），通过电路中的时钟信号和输入信号来控制电路的输出。
时序逻辑电路的输出不仅与当前输入有关，还与之前输入和输出的状态有关，因此对于时序逻辑电路的设计，需要考虑时钟信号的频率、输入信号的变化及当前状态之间的关系。
三、实验内容本次实验通过使用Verilog语言设计和仿真下列时序逻辑电路。
1.设计一个10进制累加器模块，实现对输入信号进行累加并输出，并在仿真中验证结果的正确性。
2.设计一个4位二进制计数器模块，实现对输入时钟信号的计数，并在仿真中验证结果的正确性。
3.设计一个4位带加载/清零控制功能的二进制计数器模块，实现对输入时钟信号的计数，并在仿真中验证结果的正确性。
四、实验步骤1.根据实验原理和要求，利用Verilog语言设计10进制累加器模块。
在设计中需要注意时钟的频率和输入信号的变化。
2.编译并运行仿真程序，验证设计的10进制累加器模块的正确性。
3.在设计时钟频率和输入信号变化的基础上，设计4位二进制计数器模块。
4.编译并运行仿真程序，验证设计的4位二进制计数器模块的正确性。
5.在设计4位二进制计数器模块的基础上，引入加载/清零控制功能，设计一个4位带加载/清零控制功能的二进制计数器模块。
6.编译并运行仿真程序，验证设计的带加载/清零控制功能的二进制计数器模块的正确性。
7.总结实验结果，撰写实验报告。
五、实验结果与分析1.经过验证实验，10进制累加器模块能够正确实现对输入信号的累加并输出正确的结果。
2.经过验证实验，4位二进制计数器模块能够正确实现对输入时钟信号的计数，并输出正确的计数结果。
3.经过验证实验，带加载/清零控制功能的二进制计数器模块能够正确实现对输入时钟信号的计数，并在加载或清零信号的控制下实现加载或清零操作。
数电的小实验报告(3篇)
第1篇一、实验目的1. 熟悉数字电路实验的基本操作流程；2. 掌握基本数字电路的组成和原理；3. 培养动手能力和问题解决能力。
二、实验设备1. 数字电路实验箱；2. 万用表；3. 导线；4. 面包板；5. 计算器。
三、实验内容1. 基本逻辑门电路实验2. 组合逻辑电路实验3. 时序逻辑电路实验四、实验原理1. 基本逻辑门电路：逻辑门电路是数字电路的基础，包括与门、或门、非门、异或门等。
通过这些逻辑门电路的组合，可以实现复杂的逻辑功能。
2. 组合逻辑电路：组合逻辑电路由基本逻辑门电路组成，其输出仅取决于当前输入信号。
常见的组合逻辑电路有编码器、译码器、多路选择器等。
3. 时序逻辑电路：时序逻辑电路由触发器组成，其输出不仅取决于当前输入信号，还与电路的历史状态有关。
常见的时序逻辑电路有计数器、寄存器、触发器等。
五、实验步骤1. 基本逻辑门电路实验（1）按照实验指导书的要求，搭建与门、或门、非门、异或门等逻辑门电路；（2）使用万用表测量各逻辑门的输入、输出电压；（3）根据实验数据，验证各逻辑门的功能。
2. 组合逻辑电路实验（1）按照实验指导书的要求，搭建编码器、译码器、多路选择器等组合逻辑电路；（2）使用万用表测量各组合逻辑电路的输入、输出电压；（3）根据实验数据，验证各组合逻辑电路的功能。
3. 时序逻辑电路实验（1）按照实验指导书的要求，搭建计数器、寄存器、触发器等时序逻辑电路；（2）使用万用表测量各时序逻辑电路的输入、输出电压；（3）根据实验数据，验证各时序逻辑电路的功能。
六、实验结果与分析1. 基本逻辑门电路实验实验结果显示，与门、或门、非门、异或门等逻辑门电路的功能与理论分析一致。
2. 组合逻辑电路实验实验结果显示，编码器、译码器、多路选择器等组合逻辑电路的功能与理论分析一致。
3. 时序逻辑电路实验实验结果显示，计数器、寄存器、触发器等时序逻辑电路的功能与理论分析一致。
七、实验总结通过本次实验，我熟悉了数字电路实验的基本操作流程，掌握了基本数字电路的组成和原理，提高了动手能力和问题解决能力。
数电综合实验报告(3篇)
第1篇一、实验目的1. 巩固和加深对数字电路基本原理和电路分析方法的理解。
2. 掌握数字电路仿真工具的使用，提高设计能力和问题解决能力。
3. 通过综合实验，培养团队合作精神和实践操作能力。
二、实验内容本次实验主要分为以下几个部分：1. 组合逻辑电路设计：设计一个4位二进制加法器，并使用仿真软件进行验证。
2. 时序逻辑电路设计：设计一个4位计数器，并使用仿真软件进行验证。
3. 数字电路综合应用：设计一个数字时钟，包括秒、分、时显示，并使用仿真软件进行验证。
三、实验步骤1. 组合逻辑电路设计：（1）根据题目要求，设计一个4位二进制加法器。
（2）使用Verilog HDL语言编写代码，实现4位二进制加法器。
（3）使用ModelSim软件对加法器进行仿真，验证其功能。
2. 时序逻辑电路设计：（1）根据题目要求，设计一个4位计数器。
（2）使用Verilog HDL语言编写代码，实现4位计数器。
（3）使用ModelSim软件对计数器进行仿真，验证其功能。
3. 数字电路综合应用：（1）根据题目要求，设计一个数字时钟，包括秒、分、时显示。
（2）使用Verilog HDL语言编写代码，实现数字时钟功能。
（3）使用ModelSim软件对数字时钟进行仿真，验证其功能。
四、实验结果与分析1. 组合逻辑电路设计：通过仿真验证，所设计的4位二进制加法器能够正确实现4位二进制加法运算。
2. 时序逻辑电路设计：通过仿真验证，所设计的4位计数器能够正确实现4位计数功能。
3. 数字电路综合应用：通过仿真验证，所设计的数字时钟能够正确实现秒、分、时显示功能。
五、实验心得1. 通过本次实验，加深了对数字电路基本原理和电路分析方法的理解。
2. 掌握了数字电路仿真工具的使用，提高了设计能力和问题解决能力。
3. 培养了团队合作精神和实践操作能力。
六、实验改进建议1. 在设计组合逻辑电路时，可以考虑使用更优的电路结构，以降低功耗。
2. 在设计时序逻辑电路时，可以尝试使用不同的时序电路结构，以实现更复杂的逻辑功能。
实验五--时序逻辑电路实验报告
实验五时序逻辑电路(计数器和寄存器)-实验报告一、实验目的1．掌握同步计数器设计方法与测试方法。
2．掌握常用中规模集成计数器的逻辑功能和使用方法。
二、实验设备设备：THHD-2型数字电子计数实验箱、示波器、信号源器件：74LS163、74LS00、74LS20等。
三、实验原理和实验电路1．计数器计数器不仅可用来计数，也可用于分频、定时和数字运算。
在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。
2．(1) 四位二进制（十六进制）计数器74LS161（74LS163）74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。
74LSl63是同步置数、同步清零的4位二进制加法计数器。
除清零为同步外，其他功能与74LSl61相同。
二者的外部引脚图也相同，如图5.1所示。
表5.1 74LSl61（74LS163）的功能表清零预置使能时钟预置数据输入输出工作模式R D LD EP ET CP A B C D Q A Q B Q C Q D0 ××××（）××××0 0 0 0 异步清零1 0 ××D A D B D C D D D A D B D C D D同步置数1 1 0 ××××××保持数据保持1 1 ×0 ×××××保持数据保持1 1 1 1 ××××计数加1计数3．集成计数器的应用——实现任意M进制计数器一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。
第二类是由集成二进制计数器构成计数器。
第三类是由移位寄存器构成的移位寄存型计数器。
第一类，可利用时序逻辑电路的设计方法步骤进行设计。
时序逻辑实验报告
目录
• 实验目的 • 实验原理 • 实验步骤 • 实验结果与分析 • 实验总结与展望
01
实验目的
掌握时序逻辑电路的基本原理
理解时序逻辑电路的 基本组成：触发器、 寄存器、计数器等。
了解时序逻辑电路的 性能参数：频率响应、 功耗、稳定性等。
掌握时序逻辑电路的 工作原理：状态转换、 状态编码、时钟信号 等。
数据输入 在时钟信号的上升沿或下降沿时刻，数据输入端 口的信号发生变化，触发器或寄存器将数据存储 下来。
数据输出 在下一个时钟信号的上升沿或下降沿时刻，触发 器或寄存器将存储的数据输出到数据输出端口。
常见的时序逻辑电路类型
寄存器 寄存器是时序逻辑电路中最基本的类型，用于存储二进制 数据。根据存储位数不同，寄存器可分为一位、两位、四 位等类型。
电路板制作
根据设计的电路板布局， 制作实验电路板，准备进 行实验。
测试和调试电路
测试信号源准备
准备符合要求的测试信号源，用于输入到时序逻辑电路中，以验 证其功能。
测试与调试
将测试信号源连接到实验电路中，进行测试与调试，观察输出结果 是否符合预期。
故障排查与修正
在测试与调试过程中，发现电路存在问题或故障时，进行故障排查 与修正，确保实验结果的准确性和可靠性。
元件类型选择
根据电路设计需求，选择 合适的电子元件类型，如 触发器、寄存器等。
元件数量计算
根据电路规模和复杂度， 计算所需的电子元件数量， 确保实验的可行性和准确 性。
搭建实验电路
电路原理图绘制
根据设计的时序逻辑电路 和选择的电子元件，绘制 实验电路的原理图。
电路板布局设计
根据电路原理图，设计实 验电路板的布局，确保元 件的合理布置和连接。
时序电路实验报告总结
时序电路实验报告总结引言：时序电路是数字电路中常见的一种电路，它通过时钟信号的作用控制电路的工作状态。
本次实验主要掌握时序电路的设计与实现原理，通过实际操作完成了一个基于触发器的时序电路的设计，加深了对时序电路的理解。
实验内容：本次实验主要包括两个部分，一部分是基于D触发器的时序电路设计，另一部分是基于JK触发器的时序电路设计。
在实验中，我们首先了解了D触发器和JK触发器的基本原理，然后根据要求设计了一个4位二进制计数器电路和一个带有复位功能的定时器电路，最后通过实际电路的连接和测试，验证了设计的正确性。
实验过程：1.D触发器的设计根据实验要求，我们首先设计了一个4位二进制计数器电路，通过D触发器实现。
在设计过程中，我们利用了时钟信号和复位信号分别控制计数器的更新和复位。
通过灵活设置门电路的连接方式，实现了计数器的累加和复位功能。
在实验过程中，我们不断调整和优化电路的连接方式，直到实现了预期的功能。
2.JK触发器的设计在D触发器的基础上，我们进一步设计了一个带有复位功能的定时器电路，使用JK触发器实现。
定时器电路需要利用时钟信号和复位信号，通过设置JK触发器的输入端口，实现定时器的计时和复位功能。
通过合理设置门电路的连接方式，我们成功设计并实现了一个可靠的定时器电路。
实验结果与分析：通过实验，我们完成了两个时序电路的设计和搭建，并进行了测试。
测试结果表明，我们设计的电路能够正常工作，并实现了预期的功能。
在设计过程中，我们不断调整和优化电路的连接方式，确保了电路的稳定性和可靠性。
实验结果验证了我们对于时序电路的原理和设计方法的掌握程度。
实验心得与体会：在本次实验中，我对时序电路的设计原理和实现方法有了更深入的了解。
通过实际操作，我不仅加深了对时序电路的理解，还提高了实际操作能力。
在实验过程中，我遇到了一些问题，如电路连接错误、信号传输失效等，但通过分析和思考，我成功解决了这些问题，获得了宝贵的经验。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验报告
课程名称：数字电子技术实验姓名：
学号：
专业：
开课学期：
指导教师：
实验课安全知识须知
1.须知1：规范着装。
为保证实验操作过程安全、避免实验过程中意外发生，学生禁止穿拖
鞋进入实验室，女生尽量避免穿裙子参加实验。
2.须知2：实验前必须熟悉实验设备参数、掌握设备的技术性能以及操作规程。
3.须知3：实验时人体不可接触带电线路，接线或拆线都必须在切断电源的情况下进行。
4.须知4：学生独立完成接线或改接线路后必须经指导教师检查和允许，并使组内其他同学
引起注意后方可接通电源。
实验中如设备发生故障，应立即切断电源，经查清问题和妥善处理故障后，才能继续进行实验。
5.须知5：接通电源前应先检查功率表及电流表的电流量程是否符合要求，有否短路回路存
在，以免损坏仪表或电源。
特别提醒：实验过程中违反以上任一须知，需再次进行预习后方可再来参加实验；课程中违反三次及以上，直接重修。
实验报告撰写要求
1.要求1：预习报告部分列出该次实验使用组件名称或者设备额定参数；绘制实验线路图，
并注明仪表量程、电阻器阻值、电源端编号等。
绘制数据记录表格，并注明相关的实验环境参数与要求。
2.要求2：分析报告部分一方面参考思考题要求，对实验数据进行分析和整理，说明实验结
果与理论是否符合；另一方面根据实测数据和在实验中观察和发现的问题，经过自己研究或分析讨论后写出的心得体会。
3.要求3：在数据处理中，曲线的绘制必须用坐标纸画出曲线，曲线要用曲线尺或曲线板连
成光滑曲线，不在曲线上的点仍按实际数据标出其具体坐标。
4.要求4：本课程实验结束后，将各次的实验报告按要求装订，并在首页写上序号（实验课
上签到表对应的序号）。
请班长按照序号排序，并在课程结束后按要求上交实验报告。
温馨提示：实验报告撰写过程中如遇预留空白不足，请在该页背面空白接续。
实验报告
课程名称：数字电子技术实验实验 3 ：时序逻辑电路
实验日期：年月日地点：实验台号：专业班级：学号：姓名：
评分：
教师评语：
教师签字：
日期：
一、实验目的
（1）熟悉常用TTL 与CMOS 触发器的逻辑功能。
（2）掌握TTL 与CMOS 触发器逻辑功能的测试及使用方法。
二、实验设备及元器件
三、实验原理
（简述实验原理，画出原理图）
实验原理就是利用基本的RS触发器的结构，构建出T D JK触发器，并且利用这些触发器的特点去形成一些典型的逻辑电路的关系，比如二分频等功能
四、实验内容
（简述每一项实验的实验方法，画出电路接线图，记录实验的数据、画出相关图表，对数据进行简单分析。
如需绘制曲线或波形请在坐标纸中进行。
）
实验电路图和实验数据在线上都已经进行了演示，上面的预习原理图就是实验中实际的电路图。
实验二：
set_property PACKAGE_PIN P17 [get_ports intclk];
set_property PACKAGE_PIN R1 [get_ports int1];
set_property PACKAGE_PIN K2 [get_ports out1];
set_property PACKAGE_PIN J2 [get_ports out2];
set_property IOSTANDARD LVCMOS33 [get_ports intclk];
set_property IOSTANDARD LVCMOS33 [get_ports int1];
set_property IOSTANDARD LVCMOS33 [get_ports out1];
set_property IOSTANDARD LVCMOS33 [get_ports out2];
set_property BITSTREAM.CONFIG.UNUSEDPIN PULLNONE [current_design];
实验3：J-K触发器
set_property PACKAGE_PIN P17 [get_ports intclk];
set_property PACKAGE_PIN R1 [get_ports int1];
set_property PACKAGE_PIN K2 [get_ports out1];
set_property PACKAGE_PIN J2 [get_ports out2];
set_property IOSTANDARD LVCMOS33 [get_ports intclk];
set_property IOSTANDARD LVCMOS33 [get_ports int1];
set_property IOSTANDARD LVCMOS33 [get_ports out1];
set_property IOSTANDARD LVCMOS33 [get_ports out2];
set_property BITSTREAM.CONFIG.UNUSEDPIN PULLNONE [current_design];
实验四：
set_property PACKAGE_PIN R11 [get_ports intclk];
set_property PACKAGE_PIN R1 [get_ports int1];
set_property PACKAGE_PIN N4 [get_ports int2];
set_property PACKAGE_PIN M4 [get_ports int3];
set_property PACKAGE_PIN K2 [get_ports out1];
set_property PACKAGE_PIN J2 [get_ports out2];
set_property IOSTANDARD LVCMOS33 [get_ports intclk];
set_property IOSTANDARD LVCMOS33 [get_ports int1];
set_property IOSTANDARD LVCMOS33 [get_ports int2];
set_property IOSTANDARD LVCMOS33 [get_ports int3];
set_property IOSTANDARD LVCMOS33 [get_ports out1];
set_property IOSTANDARD LVCMOS33 [get_ports out2];
set_property BITSTREAM.CONFIG.UNUSEDPIN PULLNONE [current_design];
选做5：
五、实验数据分析
（按指导书中实验报告的要求用图表或曲线对实验数据进行分析和处理，并对实验结果做出判断，如需绘制曲线请在坐标纸中进行）
六、问题思考
（回答指导书中的思考题）
（1）请描述 RS 触发器，D 触发器和 J-K 触发器逻辑功能的异同？
RS触发器主要是由RS两端进行判断和操作的，分为置位端和清零端
D触发器主要是利用D这一个标志位进行操作的，可以实现二分频电路
JK触发器是基于RS触发器之上的进行功能拓展，JK触发器具有置0、置1、保持
和翻转功能
（2）各类触发器中 RD '端和 SD '端的作用是什么？
R S分别为清零端和置位端，可以对电路的状态进行控制。
（3）实验中使用的 74LS74 和 74LS112 是什么触发方式的触发器？
下降沿触发的
七、实验体会与建议
本次实验的电路搭建比较复杂，主要是因为线上的原因，有很多的情况不能简简单单的直接利用与非进行判断，而是需要搭建一个辅助的触发器进行操作，同时对于各个电路现像的描述也比较重要，需要多种的方式判断好电路的功能。