数字逻辑电路实验报告
数字逻辑实验报告实验
一、实验目的1. 理解数字逻辑的基本概念和基本原理。
2. 掌握数字逻辑电路的基本分析方法,如真值表、逻辑表达式等。
3. 熟悉常用数字逻辑门电路的功能和应用。
4. 提高数字电路实验技能,培养动手能力和团队协作精神。
二、实验原理数字逻辑电路是现代电子技术的基础,它主要研究如何用数字逻辑门电路实现各种逻辑功能。
数字逻辑电路的基本元件包括与门、或门、非门、异或门等,这些元件可以通过组合和连接实现复杂的逻辑功能。
1. 与门:当所有输入端都为高电平时,输出端才为高电平。
2. 或门:当至少有一个输入端为高电平时,输出端为高电平。
3. 非门:将输入端的高电平变为低电平,低电平变为高电平。
4. 异或门:当输入端两个高电平或两个低电平时,输出端为低电平,否则输出端为高电平。
三、实验内容1. 实验一:基本逻辑门电路的识别与测试(1)认识实验仪器:数字电路实验箱、逻辑笔、示波器等。
(2)识别与测试与门、或门、非门、异或门。
(3)观察并记录实验现象,分析实验结果。
2. 实验二:组合逻辑电路的设计与分析(1)设计一个简单的组合逻辑电路,如加法器、减法器等。
(2)根据真值表列出输入输出关系,画出逻辑电路图。
(3)利用逻辑门电路搭建电路,进行实验验证。
(4)观察并记录实验现象,分析实验结果。
3. 实验三:时序逻辑电路的设计与分析(1)设计一个简单的时序逻辑电路,如触发器、计数器等。
(2)根据电路功能,列出状态表和状态方程。
(3)利用触发器搭建电路,进行实验验证。
(4)观察并记录实验现象,分析实验结果。
四、实验步骤1. 实验一:(1)打开实验箱,检查各电路元件是否完好。
(2)根据电路图连接实验电路,包括与门、或门、非门、异或门等。
(3)使用逻辑笔和示波器测试各逻辑门电路的输出,观察并记录实验现象。
2. 实验二:(1)根据实验要求,设计组合逻辑电路。
(2)列出真值表,画出逻辑电路图。
(3)根据逻辑电路图连接实验电路,包括所需逻辑门电路等。
数字逻辑实验报告
数字逻辑实验报告一、引言数字逻辑实验是电子信息类专业的一门重要实践课程。
本实验报告旨在记录和总结我在数字逻辑实验中的学习和实践经验,分享我对数字逻辑的理解和应用。
二、实验概述本次数字逻辑实验的主题是设计一个简单的加法器电路。
实验目的是通过实践操作和设计,加深对数字逻辑电路的理解,并掌握逻辑门的使用和联接方式。
三、实验步骤1. 学习并熟悉逻辑门的基本原理和真值表。
2. 根据加法器的要求,确定所需的逻辑门类型和数量。
3. 使用逻辑门芯片进行电路设计和布线。
4. 连接电路连接线,确保电路的正常工作。
5. 使用示波器验证电路的正确性。
6. 总结实验过程中的问题和解决方法。
四、实验结果经过设计和调试,成功实现了一个4位全加器电路。
通过输入不同的二进制数值,成功实现了两个四位数的相加运算,并正确输出结果。
实验结果表明,逻辑门的正确使用和连接方式能够实现复杂的算术运算。
五、实验心得数字逻辑实验是一门非常实用的实践课程。
通过本次实验,我深刻理解了数字逻辑的基本原理和应用方法。
实验中,我了解了逻辑门的分类和功能,并学会了逐级联接逻辑芯片的技巧。
同时,实验还培养了我解决问题的能力和动手操作的实践技能。
在实验过程中,我遇到了一些问题,如逻辑门连接不正确、芯片损坏等。
但通过仔细检查和重新设计,最终找到了解决问题的方法。
这使得我更加珍惜实验中出现的错误和挑战,因为它们实际上是对我们思维和创造力的锻炼和考验。
通过本次实验,我还意识到数字逻辑的应用范围非常广泛。
数字逻辑不仅仅应用于电子电路中,还可以用于计算机设计、数字通信、自动控制等领域。
数字逻辑的深入学习对我们今后的专业发展非常重要。
总之,数字逻辑实验是一门非常有意义和实践性的课程。
通过实验,我不仅加深了对数字逻辑的理解,还培养了动手操作和解决问题的能力。
我相信通过持续的实践和学习,我将进一步提高数字逻辑的应用水平,为未来的专业发展打下坚实基础。
六、结语通过本次数字逻辑实验的学习和实践,我对数字逻辑有了更深的了解和认识。
哈工大数字逻辑电路与系统实验报告
哈工大数字逻辑电路与系统实验报告引言本实验旨在通过对数字逻辑电路与系统的学习与实践,加深对数字逻辑电路原理和应用的理解,掌握数字逻辑电路实验的设计与调试方法。
本报告将详细介绍实验步骤、实验结果以及实验心得体会。
实验目的1.掌握基本的数字逻辑电路设计方法;2.熟悉数字逻辑电路的布线和调试方法;3.学会使用EDA软件进行数字逻辑电路的仿真和验证。
实验器材•FPGA开发板•EDA软件实验过程实验一:逻辑门的基本控制本实验采用FPGA开发板进行实验,以下是逻辑门的基本控制步骤:1.打开EDA软件,新建工程;2.选择FPGA开发板型号,并进行相应配置;3.在原理图设计界面上,依次放置与门、或门、非门和异或门,并连接输入输出引脚;4.面向测试向量实现逻辑门的控制和数据输入;5.运行仿真并进行调试。
实验二:数字逻辑电路实现本实验以4位全加器为例,进行数字逻辑电路的实现,以下是实验步骤:1.打开EDA软件,新建工程;2.选择FPGA开发板型号,并进行相应配置;3.在原理图设计界面上,放置输入引脚、逻辑门和输出引脚,并进行连接;4.根据全加器的真值表,设置输入信号,实现加法运算;5.运行仿真并进行调试。
实验三:数字逻辑电路的串联与并联本实验旨在通过对数字逻辑电路的串联与并联实现,加深对逻辑门的理解与应用。
以下是实验步骤:1.打开EDA软件,新建工程;2.选择FPGA开发板型号,并进行相应配置;3.在原理图设计界面上,放置多个逻辑门,并设置输入输出引脚;4.进行逻辑门的串联与并联连接;5.根据逻辑门的真值表,设置输入信号,进行运算;6.运行仿真并进行调试。
实验结果经过实验测试,实验结果如下:1.实验一:逻辑门的基本控制–与门的功能得到实现;–或门的功能得到实现;–非门的功能得到实现;–异或门的功能得到实现。
2.实验二:数字逻辑电路实现–4位全加器的功能得到实现;–正确进行了加法运算。
3.实验三:数字逻辑电路的串联与并联–逻辑门的串联与并联功能得到实现;–通过逻辑门的串联与并联,实现了复杂的逻辑运算。
数字逻辑实验报告解析
一、实验背景数字逻辑是电子技术与计算机科学的基础课程,它研究数字电路的设计与实现。
为了加深对数字逻辑电路的理解,我们进行了本次实验,通过实际操作和仿真,验证数字逻辑电路的理论知识,并掌握数字逻辑电路的设计与实现方法。
二、实验目的1. 理解数字逻辑电路的基本原理和组成。
2. 掌握逻辑门电路、组合逻辑电路和时序逻辑电路的设计方法。
3. 通过实验验证数字逻辑电路的功能,提高动手能力和分析问题能力。
三、实验内容1. 逻辑门电路实验(1)实验目的:学习分析基本的逻辑门电路的工作原理,掌握与门、或门、非门等基本逻辑门电路的逻辑功能。
(2)实验步骤:①按照实验指导书的要求,连接实验电路;②根据输入信号,观察输出信号,验证逻辑门电路的逻辑功能;③记录实验结果,分析实验现象。
(3)实验结果与分析:实验结果显示,与门、或门、非门等基本逻辑门电路的逻辑功能符合预期。
通过实验,我们加深了对逻辑门电路工作原理的理解。
2. 组合逻辑电路实验(1)实验目的:掌握组合逻辑电路的设计方法,验证组合逻辑电路的功能。
(2)实验步骤:①根据实验要求,设计组合逻辑电路;②按照实验指导书的要求,连接实验电路;③根据输入信号,观察输出信号,验证组合逻辑电路的功能;④记录实验结果,分析实验现象。
(3)实验结果与分析:实验结果显示,设计的组合逻辑电路功能符合预期。
通过实验,我们掌握了组合逻辑电路的设计方法,提高了逻辑思维能力。
3. 时序逻辑电路实验(1)实验目的:掌握时序逻辑电路的设计方法,验证时序逻辑电路的功能。
(2)实验步骤:①根据实验要求,设计时序逻辑电路;②按照实验指导书的要求,连接实验电路;③根据输入信号,观察输出信号,验证时序逻辑电路的功能;④记录实验结果,分析实验现象。
(3)实验结果与分析:实验结果显示,设计的时序逻辑电路功能符合预期。
通过实验,我们掌握了时序逻辑电路的设计方法,提高了逻辑思维能力。
四、实验总结通过本次实验,我们完成了以下任务:1. 理解了数字逻辑电路的基本原理和组成;2. 掌握了逻辑门电路、组合逻辑电路和时序逻辑电路的设计方法;3. 通过实验验证了数字逻辑电路的功能,提高了动手能力和分析问题能力。
数字逻辑电路实验报告
数字逻辑电路实验报告数字逻辑电路实验报告引言:数字逻辑电路是现代电子科技中的重要组成部分,它广泛应用于计算机、通信、控制系统等领域。
本实验旨在通过实际操作,加深对数字逻辑电路原理的理解,并通过实验结果验证其正确性和可靠性。
实验一:基本逻辑门的实验在本实验中,我们首先学习了数字逻辑电路的基本组成部分——逻辑门。
逻辑门是数字电路的基本构建单元,它能够根据输入信号的逻辑关系,产生相应的输出信号。
我们通过实验验证了与门、或门、非门、异或门的工作原理和真值表。
以与门为例,当且仅当所有输入信号都为高电平时,与门的输出信号才为高电平。
实验中,我们通过连接开关和LED灯,观察了与门的输出变化。
实验结果与预期相符,验证了与门的正确性。
实验二:多位加法器的设计与实验在本实验中,我们学习了多位加法器的设计和实现。
多位加法器是一种能够对多位二进制数进行加法运算的数字逻辑电路。
我们通过实验设计了一个4位全加器,它能够对两个4位二进制数进行相加,并给出正确的进位和和结果。
实验中,我们使用逻辑门和触发器等元件,按照电路图进行布线和连接。
通过输入不同的二进制数,观察了加法器的输出结果。
实验结果表明,多位加法器能够正确地进行二进制数相加,验证了其可靠性。
实验三:时序电路的实验在本实验中,我们学习了时序电路的设计和实验。
时序电路是一种能够根据输入信号的时间顺序产生相应输出信号的数字逻辑电路。
我们通过实验设计了一个简单的时序电路,它能够产生一个周期性的脉冲信号。
实验中,我们使用计数器和触发器等元件,按照电路图进行布线和连接。
通过改变计数器的计数值,观察了脉冲信号的频率和周期。
实验结果表明,时序电路能够按照设计要求产生周期性的脉冲信号,验证了其正确性。
实验四:存储器的设计与实验在本实验中,我们学习了存储器的设计和实现。
存储器是一种能够存储和读取数据的数字逻辑电路,它在计算机系统中起到重要的作用。
我们通过实验设计了一个简单的存储器,它能够存储和读取一个4位二进制数。
数字逻辑实验报告
数字逻辑实验报告数字逻辑实验报告引言数字逻辑是计算机科学中的重要基础知识,通过对数字信号的处理和转换,实现了计算机的高效运算和各种复杂功能。
本实验旨在通过实际操作,加深对数字逻辑电路的理解和应用。
实验一:二进制加法器设计与实现在这个实验中,我们需要设计一个二进制加法器,实现两个二进制数的加法运算。
通过对二进制数的逐位相加,我们可以得到正确的结果。
首先,我们需要将两个二进制数输入到加法器中,然后通过逻辑门的组合,实现逐位相加的操作。
最后,将得到的结果输出。
实验二:数字比较器的应用在这个实验中,我们将学习数字比较器的应用。
数字比较器可以比较两个数字的大小,并输出比较结果。
通过使用数字比较器,我们可以实现各种判断和选择的功能。
比如,在一个电子秤中,通过将待测物品的重量与设定的标准重量进行比较,可以判断物品是否符合要求。
实验三:多路选择器的设计与实现在这个实验中,我们需要设计一个多路选择器,实现多个输入信号中的一路信号的选择输出。
通过使用多路选择器,我们可以实现多种条件下的信号选择,从而实现复杂的逻辑控制。
比如,在一个多功能遥控器中,通过选择不同的按钮,可以控制不同的家电设备。
实验四:时序电路的设计与实现在这个实验中,我们将学习时序电路的设计与实现。
时序电路是数字逻辑电路中的一种重要类型,通过控制时钟信号的输入和输出,实现对数据的存储和处理。
比如,在计数器中,通过时序电路的设计,可以实现对数字的逐位计数和显示。
实验五:状态机的设计与实现在这个实验中,我们将学习状态机的设计与实现。
状态机是一种特殊的时序电路,通过对输入信号和当前状态的判断,实现对输出信号和下一个状态的控制。
状态机广泛应用于各种自动控制系统中,比如电梯控制系统、交通信号灯控制系统等。
实验六:逻辑门电路的优化与设计在这个实验中,我们将学习逻辑门电路的优化与设计。
通过对逻辑门电路的布局和连接方式进行优化,可以减少电路的复杂性和功耗,提高电路的性能和可靠性。
逻辑电路实验实验报告
一、实验名称逻辑电路实验二、实验目的1. 掌握基本的数字逻辑电路设计方法。
2. 理解并掌握常用的逻辑门及其组合电路。
3. 提高实验操作技能和观察能力。
4. 培养团队协作精神。
三、实验原理数字逻辑电路是构成数字系统的基本单元,主要由逻辑门、触发器等基本元件组成。
逻辑门是数字电路的基本单元,它按照一定的逻辑规则实现基本的逻辑运算。
本实验主要涉及以下逻辑门及其组合电路:1. 与门(AND):当所有输入信号都为高电平时,输出信号才为高电平。
2. 或门(OR):当至少一个输入信号为高电平时,输出信号才为高电平。
3. 非门(NOT):将输入信号取反。
4. 异或门(XOR):当输入信号不同时,输出信号为高电平。
四、实验器材1. 逻辑门实验板2. 逻辑笔3. 万用表4. 逻辑分析仪5. 示波器6. 计时器五、实验内容1. 与门、或门、非门、异或门的逻辑功能测试2. 组合逻辑电路设计3. 电路仿真与验证六、实验步骤1. 与门、或门、非门、异或门的逻辑功能测试(1)按照实验指导书,连接与门、或门、非门、异或门实验板。
(2)使用逻辑笔和万用表,测试各个逻辑门的输入、输出信号。
(3)记录测试结果,与理论值进行对比,分析实验误差。
2. 组合逻辑电路设计(1)根据设计要求,选择合适的逻辑门,绘制电路图。
(2)使用实验板,搭建组合逻辑电路。
(3)测试电路功能,验证设计是否正确。
3. 电路仿真与验证(1)使用逻辑分析仪或示波器,观察电路的输入、输出信号波形。
(2)分析波形,验证电路功能是否符合预期。
七、实验结果与分析1. 与门、或门、非门、异或门的逻辑功能测试实验结果如下:与门:当所有输入信号都为高电平时,输出信号才为高电平。
或门:当至少一个输入信号为高电平时,输出信号才为高电平。
非门:将输入信号取反。
异或门:当输入信号不同时,输出信号为高电平。
2. 组合逻辑电路设计(1)设计一个4位二进制加法器,包括两个输入端(A、B)和两个输出端(S、C)。
数字逻辑电路实验报告
数字逻辑电路实验报告指导老师:班级:学号:姓名:时间:第一次试验一、实验名称:组合逻辑电路设计1二、试验目的:掌握组合逻辑电路的功能测试。
1、验证半加器和全加器的逻辑功能。
2、、学会二进制数的运算规律。
3、试验所用的器件和组件:三、74LS00 3片,型号二输入四“与非”门组件74LS20 1片,型号四输入二“与非”门组件74LS86 1片,型号二输入四“异或”门组件实验设计方案及逻辑图:四、/全减法器,如图所示:1、设计一位全加时做减法运时做加法运算,当M=1M决定的,当M=0 电路做加法还是做减法是由SCin分别为加数、被加数和低位来的进位,、B和算。
当作为全加法器时输入信号A分别为被减数,减数Cin、B和为和数,Co为向上的进位;当作为全减法时输入信号A 为向上位的借位。
S为差,Co和低位来的借位,1)输入/(输出观察表如下:(2)求逻辑函数的最简表达式函数S的卡诺图如下:函数Co的卡诺如下:化简后函数S的最简表达式为:Co的最简表达式为:2(3)逻辑电路图如下所示:、舍入与检测电路的设计:2F1码,用所给定的集成电路组件设计一个多输出逻辑电路,该电路的输入为8421为奇偶检测输出信号。
当电路检测到输入的代码大于或F2为“四舍五入”输出信号,的个数为奇数时,电路。
当输入代码中含1F1=1;等于5是,电路的输出其他情况F1=0 F2=0。
该电路的框图如图所示:的输出F2=1,其他情况输出观察表如下:(输入/0 1 0 0 1 01 0 1 0 0 11 1 1 0 0 01 0 1 1 1 11 0 0 1 0 11 0 1 0 0 11 0 0 1 1 01 1 1 0 1 11 0 1 1 0 011111求逻辑函数的最简表达式(2)的卡诺如下:函数F1 F2函数的卡诺图如下:的最简表达式为:化简后函数F2 的最简表达式为:F1)逻辑电路图如下所示;(3课后思考题五、化简包含无关条件的逻辑函数时应注意什么?1、答:当采用最小项之和表达式描述一个包含无关条件的逻辑问题时,函数表达式中,并不影响函数的实际逻辑功能。
数字逻辑综合实验报告
一、实验目的本次实验旨在通过实际操作,加深对数字逻辑基本原理和设计方法的理解,提高学生在数字电路设计、仿真和调试方面的实践能力。
通过完成以下实验任务,使学生掌握以下技能:1. 理解数字逻辑电路的基本概念和原理。
2. 掌握数字逻辑电路的设计方法和步骤。
3. 学会使用仿真软件进行电路设计和仿真测试。
4. 掌握数字逻辑电路的调试和优化方法。
二、实验内容本次实验主要包含以下三个部分:1. 组合逻辑电路设计:设计一个四位加法器,并使用Logisim软件进行仿真测试。
2. 时序逻辑电路设计:设计一个简单的计数器,并使用Verilog语言进行描述和仿真。
3. 数字逻辑电路综合应用:设计一个简单的数字信号处理器,实现基本的算术运算。
三、实验步骤1. 组合逻辑电路设计(1)分析题目要求,确定设计目标和输入输出关系。
(2)根据输入输出关系,设计四位加法器的逻辑电路。
(3)使用Logisim软件搭建电路,并设置输入信号。
(4)观察仿真结果,验证电路功能是否正确。
2. 时序逻辑电路设计(1)分析题目要求,确定设计目标和状态转移图。
(2)使用Verilog语言描述计数器电路,包括模块定义、输入输出定义、状态定义和状态转移逻辑。
(3)使用仿真软件进行测试,观察电路在不同状态下的输出波形。
3. 数字逻辑电路综合应用(1)分析题目要求,确定设计目标和功能模块。
(2)设计数字信号处理器电路,包括算术运算单元、控制单元和存储单元等。
(3)使用仿真软件进行测试,验证电路能否实现基本算术运算。
四、实验结果与分析1. 组合逻辑电路设计实验结果:通过仿真测试,四位加法器电路功能正常,能够实现两个四位二进制数的加法运算。
分析:在设计过程中,遵循了组合逻辑电路设计的基本原则,确保了电路的正确性。
2. 时序逻辑电路设计实验结果:通过仿真测试,计数器电路功能正常,能够实现从0到9的计数功能。
分析:在设计过程中,正确描述了状态转移图,并使用Verilog语言实现了电路的功能。
数字电路实验报告-组合逻辑电路(1)—仪器的使用及竞争与险象的观测
数字逻辑电路实验实验报告学号:班级:姓名:实验1 组合逻辑电路(1)——仪器的使用和竞争险象的观测一实验内容1.1示波器测量探头补偿信号1.2示波器测量信号源输出的正弦波信号1.3示波器测量信号源输出的方波信号1.4测量示波器的带宽1.57400功能测试1.6竞争与险象的观测二实验原理2.1示波器的基本使用示波器是一种可显示电信号波形的测量工具,可按照显示信号的方式分为数字示波器和模拟示波器两类。
常用的数字示波器通过对模拟信号进行AD转换、采样、存储进而显示波形。
实验中使用的示波器为GDS2202E,有两个输入通道,带宽200MHz,其面板各分区的主要功能如下:1.垂直控制区:包含两通道的开关按钮、幅值量程调节旋钮、参考电平调节旋钮等,可调节两通道的垂直尺度和波形零点高度。
2.水平控制区:主要含时基调节旋钮和触发发位置调节旋钮,可以调节波形显示的时间尺度和触发点的水平位置。
3.触发控制区:可以配合菜单键调节触发电平、触发方式、触发边沿等,可选择自动或正常触发模式,或选择上升、下降或双边沿触发,可实现单次触发功能。
4.菜单区:可设置示波器耦合方式(交、直流和地)、带宽、幅值倍率等参数。
另外,示波器还提供了光标测量、信号参数测量等其他功能。
示波器探头有分压功能,可实现对输入信号的10:1幅值变换,借以实现更大的量程。
使用示波器观测稳定信号时,可使用Autoset键使波形稳定,或自行调节幅值、时基、触发等参数使波形稳定。
观察信号暂态时,则可使用单次触发模式,调节合适的触发参数以实现信号捕捉。
2.2信号源的基本使用信号发生器可用于以一定参数生成波形。
实验中使用的信号发生器为SDG2402X,可生成正弦波、方波、噪声波等常见波形和各种调制波形,有两个输出通道。
使用时,按下Waveforms键选择波形,之后可使用触摸屏幕、数字键、旋钮等配合方向键设置各种波形参数,之后按下对应通道的输出键即可使能输出。
2.3实验中粗略测量示波器带宽的原理分析一切实际系统均有上限截止频率,示波器也不例外。
数字逻辑电路实验报告
数字逻辑电路实验报告实验二:16进制译码器原理图:GAL方程:PLD16V8 BASIC GATES2009.04.16LQY USTC V0.1W X Y Z NC NC NC NC NC GNDNC A B C D E F G NC VCC/A=/W*/X*/Y*Z+/W*X*/Y*/Z+W*/X*Y*Z+W*X*/Y*Z//B=/W*/X*/Y*Z+/W*X*/Y*Z+/W*X*Y*/Z+W*/X*Y*Z+W*X*/Y*/Z+W*X*Y*/Z/C=/W*/X*/Y*Z+/W*/X*Y*/Z+W*X*/Y*/Z+W*X*Y*/Z+W*X*Y*Z/D=/W*/X*/Y*Z+/W*X*/Y*/Z+/W*X*Y*Z+W*/X*Y*/Z+W*X*Y*Z/E=/W*/X*Y*Z+/W*X*/Y*/Z+/W*X*/Y*Z+/W*X*Y*Z+W*/X*/Y*Z/F=/W*/X*Y*/Z+/W*/X*Y*Z+/W*X*Y*Z+W*X*/Y*Z/G=/W*/X*/Y*Z+/W*X*Y*Z+W*X*/Y*/Z+/W*/X*/Y*/ZDESCRIPTION注释:实验中使用的是共阳极数码管,设计的时候还没有化简VHDL代码:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY code16 ISPORT(w,x,y,z: IN STD_LOGIC;A,b,c,d,e,f,g:OUT STD_LOGIC);END code16;ARCHITECTURE WORK OF code16 ISBEGINA<=(NOT W AND NOT X AND NOT Y AND Z) OR (NOT W AND X AND NOT Y AND NOT Z) OR (W AND NOT X AND Y AND Z) OR (W AND X AND NOT Y AND NOT Z);B<=(NOT W AND NOT X AND NOT Y AND Z) OR (NOT W AND X AND NOT Y AND Z) OR (NOT W AND X AND Y AND NOT Z) OR (W AND NOT X AND Y AND Z) OR (W AND X AND NOT Y AND NOT Z) OR (W AND X AND Y AND NOT Z);C<=(NOT W AND NOT X AND NOT Y AND Z) OR (NOT W AND NOT X AND Y AND NOT Z) OR (W AND X AND NOT Y AND NOT Z) OR (W AND X AND Y AND NOT Z) OR (W AND X AND Y AND Z);D<=(NOT W AND NOT X AND NOT Y AND Z) OR (NOT W AND X AND NOT Y AND NOT Z) OR (NOT W AND X AND Y AND Z) OR (W AND NOT X AND Y AND NOT Z) OR (W AND X AND Y AND Z);E<=(NOT W AND NOT X AND Y AND Z) OR (NOT W AND X AND NOT Y AND NOT Z) OR (NOT W AND X AND NOT Y AND Z) OR (NOT W AND X AND Y AND Z) OR (W AND NOT X AND NOT Y AND Z);F<=(NOT W AND NOT X AND Y AND NOT Z) OR (NOT W AND NOT X AND Y AND Z) OR (NOT W AND X AND Y AND Z) OR (W AND X AND NOT Y AND Z);NOT G<=(NOT W AND NOT X AND NOT Y AND Z) OR (NOT W AND X AND Y AND Z) OR (W AND X AND NOT Y AND NOT Z) OR (NOT W AND NOT X AND NOT Y AND NOT Z);END WORK;实验三:海明校验电路原理图:做实验时,造错在总线上造错,导致读和写没有很好体现出来。
数字逻辑电路实验报告
一、实验目的1. 熟悉数字逻辑电路的基本原理和基本分析方法。
2. 掌握常用逻辑门电路的原理、功能及实现方法。
3. 学会使用数字逻辑电路实验箱进行实验操作,提高动手能力。
二、实验原理数字逻辑电路是现代电子技术的基础,它由逻辑门电路、触发器、计数器等基本单元组成。
本实验主要涉及以下内容:1. 逻辑门电路:与门、或门、非门、异或门等。
2. 组合逻辑电路:半加器、全加器、译码器、编码器等。
3. 时序逻辑电路:触发器、计数器、寄存器等。
三、实验仪器与设备1. 数字逻辑电路实验箱2. 示波器3. 信号发生器4. 万用表5. 逻辑笔四、实验内容及步骤1. 逻辑门电路实验(1)与门、或门、非门、异或门原理实验步骤:1)按实验箱上的逻辑门电路原理图连接电路;2)使用信号发生器产生输入信号,用逻辑笔观察输出信号;3)分析实验结果,验证逻辑门电路的原理。
(2)组合逻辑电路实验步骤:1)按实验箱上的组合逻辑电路原理图连接电路;2)使用信号发生器产生输入信号,用逻辑笔观察输出信号;3)分析实验结果,验证组合逻辑电路的原理。
2. 时序逻辑电路实验(1)触发器实验步骤:1)按实验箱上的触发器原理图连接电路;2)使用信号发生器产生输入信号,用示波器观察输出信号;3)分析实验结果,验证触发器的原理。
(2)计数器实验步骤:1)按实验箱上的计数器原理图连接电路;2)使用信号发生器产生输入信号,用示波器观察输出信号;3)分析实验结果,验证计数器的原理。
五、实验结果与分析1. 逻辑门电路实验实验结果:通过实验,我们验证了与门、或门、非门、异或门的原理,观察到了输入信号与输出信号之间的逻辑关系。
2. 组合逻辑电路实验实验结果:通过实验,我们验证了半加器、全加器、译码器、编码器的原理,观察到了输入信号与输出信号之间的逻辑关系。
3. 时序逻辑电路实验实验结果:通过实验,我们验证了触发器、计数器的原理,观察到了输入信号与输出信号之间的时序关系。
数字逻辑实验报告
数字逻辑实验报告本次实验旨在通过数字逻辑实验的设计和实现,加深对数字逻辑电路原理的理解,并通过实际操作提高动手能力和解决问题的能力。
在本次实验中,我们将学习数字逻辑实验的基本原理和方法,掌握数字逻辑实验的设计与调试技巧,提高实验操作的熟练程度。
首先,我们进行了数字逻辑实验的准备工作,包括熟悉实验设备和器材的使用方法,了解实验电路的基本原理和设计要求。
在实验过程中,我们按照实验指导书上的要求,逐步完成了数字逻辑实验电路的设计、搭建和调试。
在实验过程中,我们遇到了一些问题,但通过分析问题的原因并进行逐步排除,最终成功完成了实验。
其次,我们进行了数字逻辑实验电路的测试和验证。
通过使用示波器、逻辑分析仪等测试设备,我们对搭建好的数字逻辑电路进行了测试,验证了实验电路的正确性和稳定性。
在测试过程中,我们发现了一些问题,但通过仔细观察和分析,最终找到了解决问题的方法,并取得了满意的测试结果。
最后,我们总结了本次实验的经验和教训。
通过本次实验,我们深刻理解了数字逻辑电路的原理和实现方法,提高了实验操作的技能和水平,增强了动手能力和解决问题的能力。
在今后的学习和工作中,我们将继续努力,不断提高自己的专业能力和实践能力,为将来的发展打下坚实的基础。
通过本次实验,我们对数字逻辑实验有了更深入的了解,对数字逻辑电路的设计和实现有了更加丰富的经验,相信在今后的学习和工作中,我们能够更加熟练地运用数字逻辑知识,为实际工程问题的解决提供有力的支持。
总之,本次实验不仅增强了我们对数字逻辑实验的理解和掌握,也提高了我们的实验操作能力和解决问题的能力。
希望通过今后的学习和实践,我们能够不断提高自己的专业水平,为将来的发展打下坚实的基础。
逻辑数字电路实验报告
一、实验目的1. 理解并掌握基本逻辑门电路(与门、或门、非门、异或门)的功能和特性。
2. 学会使用基本逻辑门电路搭建组合逻辑电路。
3. 熟悉逻辑分析仪的使用方法,观察和分析逻辑电路的输出波形。
4. 培养动手实践能力和逻辑思维能力。
二、实验原理逻辑数字电路是数字电路的基础,它由基本逻辑门电路组成,可以完成各种逻辑运算。
本实验主要涉及以下基本逻辑门电路:1. 与门(AND gate):当所有输入端都为高电平时,输出才为高电平,否则输出为低电平。
2. 或门(OR gate):当至少一个输入端为高电平时,输出就为高电平,否则输出为低电平。
3. 非门(NOT gate):将输入信号取反,即输入高电平时输出低电平,输入低电平时输出高电平。
4. 异或门(XOR gate):当输入信号不同时,输出为高电平,否则输出为低电平。
三、实验器材1. 逻辑分析仪2. 74LS00(四路2-3-3-2输入与或非门)3. 74LS20(四路2-输入与非门)4. 74LS86(四路2-输入异或门)5. 连接线6. 电源四、实验步骤1. 搭建与门电路:- 使用74LS00搭建一个2输入与门电路。
- 通过逻辑分析仪观察输入和输出波形,验证与门电路的功能。
2. 搭建或门电路:- 使用74LS00搭建一个2输入或门电路。
- 通过逻辑分析仪观察输入和输出波形,验证或门电路的功能。
3. 搭建非门电路:- 使用74LS20搭建一个非门电路。
- 通过逻辑分析仪观察输入和输出波形,验证非门电路的功能。
4. 搭建异或门电路:- 使用74LS86搭建一个2输入异或门电路。
- 通过逻辑分析仪观察输入和输出波形,验证异或门电路的功能。
5. 搭建组合逻辑电路:- 使用上述基本逻辑门电路搭建一个组合逻辑电路,例如二进制加法器。
- 通过逻辑分析仪观察输入和输出波形,验证组合逻辑电路的功能。
五、实验结果与分析1. 与门电路:- 输入端都为高电平时,输出为高电平;输入端有一个或多个为低电平时,输出为低电平。
数字逻辑实验报告(完整)一套
数字逻辑电路实验一、实验目的1.初步了解TDS-4数字系统综合实验平台、数字万用表UT56的使用方法。
2.熟悉TTL中小规模集成电路的外型、管脚和使用方法。
3.掌握TTL与非门和异或门输入输出之间的逻辑关系及输入输出逻辑电平值。
二、实验器件、仪器和设备1. 4双输入与非门74LS00 1片2. 4异或门74LS86 1片3. 4双输入与非门74LS20 1片4. 4-2-3-2输入与或非门74LS64 1片5. 数字万用表UT56 1台6. PC机(数字信号显示仪)1台7 . TDS-4数字系统综合实验平台芯片引脚图三、实验步骤和测试分析1.初步了解TDS-4数字系统综合实验平台①学习数字万用表UT56的正确使用方法。
②利用数字万用表直流电压挡、实验平台LED指示灯及逻辑测试笔, 弄清TDS-4数字系统综合实验平台为我们提高的电源端+5V、接地点, 弄懂信号源逻辑电平开关K0~K11.2路单脉冲信号源功能及使用方法。
2. 测试逻辑门的逻辑功能①测试4双输入与非门74LS00中至少一个与非门的逻辑功能。
②测试4双输入异或门74LS86异或门的逻辑功能。
测试方法和结果记录方式如①要求。
4输入与非门测试表格双4输入与非门(附加)4异或门测试表格3.进一步了解TDS-4数字系统综合实验平台①学习实验平台提供的数字信号显示仪使用方法, 并利用其观察实验平台提供的所有固定频率时钟源12MHz、6MHz、3MHz、2MHz、1MHz、500KHz、100KHz共7 种频率的方波的波形图, 并记录3MHz、2MHz、1MHz三种频率的方波的波形图。
②利用数字信号显示仪, 观测与非门和异或门的控制特性。
观测方法如测试原理图所示, 记录输入、输出波形, 并对波形进行分析。
分析芯片是否满足所应有的逻辑功能, 判断芯片好坏。
通过上图的测试数据及波形照片, 可以得出芯片满足所应有的逻辑功能, 即所使用的74LS00为正常芯片。
数字逻辑实验报告完整版
华中科技大学计算机学院数字逻辑实验报告实验一组合逻辑电路的设计实验二同步时许逻辑电路设计实验三:异步时序逻辑电路设计姓名:学号:班级:指导老师:完成时间:实验一组合逻辑电路的设计一、实验目的1掌握组合逻辑电路的功能测试.2验证半加器和全加器的逻辑功能。
3学会二进制的运算规律。
二、实验器材74LS00 二输入四与非门、74LS04 六门反向器、74LS10 三输入三与非门、74LS86 二输入四异或门、74LS73 负沿触发JK触发器、74LS74 双D触发器。
三、实验内容内容A 一位全加全减器的实现。
电路做加法还是做减法由S控制。
当s=0时做加法运算,s=1时做减法运算,当作为全加器输入信号A、B和Cin分别作为加数、被加数和低位来的进位,F1和F2为合数和向上位的进位。
当作为全减器输入信号A、B和Cin分别作为减数、被减数和低位来的借位,F1和F2为差数和向上位的借位。
内容B 舍入与检测电路的设计。
用所给定的集成电路组件设计一个多输出逻辑电路,输入为8421码.F1为四舍五入输入信号,F2为奇偶检测输出信号。
当输入的信号大于或等于(5)10时,电路输出F1=1,其他情况为0;当输入代码中含1的个数为奇数是,输出F2=1,其他情况为0.框图如图所示:四、实验步骤内容A 一位全加全减器的实现。
由要求可得如下真值表:F1的卡诺图为: F2的卡诺图为:化简得F1=A○+B○+C, F2=.由F1和F2表达式画出电路图如下:根据电路图,连接电路。
接线后拨动开关,结果如图:内容B 舍入与检测电路的设计。
由题意,列出真值表如图:化简卡诺图得F1=, F2=A ○+B ○+C ○+D.由此画出电路图如下:按照所示的电路图连接电路,将电路的输出端接实验台的开关,通过拨动开关输入8421代码,电路输出接实验台显示灯。
每输出一个代码后观察显示灯,并记录结果如下表:接开关接灯五、试验体会1、化简包含无关变量的逻辑函数时,,由于是否包含无关项以及对无关项是令其值为1为0并不影响函数的实际逻辑功能,因此在化简时,利用这种任意性可以使逻辑函数得到更好的化简,从而使设计的电路得到更简2、多输出函数的组合逻辑电路,因为各函数之间往往存在相互联系,具有某些共同部分,因此应当将它们当做一个整体来考虑,而不应该将其截然分开。
数电逻辑实验报告
一、实验目的1. 理解数字电路的基本概念和逻辑门的工作原理。
2. 掌握逻辑门电路的连接方法,并能设计简单的逻辑电路。
3. 熟悉数字实验仪器的使用,并能进行基本的逻辑测试。
4. 通过实验加深对数字电路理论知识的理解。
二、实验原理数字电路是由逻辑门、触发器等基本单元构成的电路。
逻辑门是数字电路的核心元件,根据输入信号的不同,输出信号也会随之改变。
常见的逻辑门有与门、或门、非门、异或门等。
本实验主要涉及以下几种逻辑门:1. 与门(AND):当所有输入信号都为高电平时,输出信号才为高电平。
2. 或门(OR):当任意一个输入信号为高电平时,输出信号就为高电平。
3. 非门(NOT):将输入信号的逻辑值取反,即输入高电平时输出低电平,输入低电平时输出高电平。
4. 异或门(XOR):当输入信号不同时,输出信号为高电平,输入信号相同时,输出信号为低电平。
三、实验仪器与设备1. 数字实验仪2. 逻辑门芯片(如74LS00、74LS86等)3. 电源4. 连接线5. 测试仪四、实验内容与步骤1. 逻辑门测试(1)将数字实验仪的输入端与逻辑门芯片的输出端相连,通过测试仪观察输出信号。
(2)按照实验指导书的要求,将逻辑门芯片的输入端连接不同的电平,观察输出端信号的逻辑值。
(3)验证与门、或门、非门、异或门的逻辑功能。
2. 组合逻辑电路设计(1)根据实验要求,设计一个组合逻辑电路。
(2)根据逻辑表达式,绘制电路图。
(3)将电路图连接到数字实验仪上,观察输出信号是否符合预期。
3. 逻辑测试(1)使用测试仪测试逻辑门的逻辑功能。
(2)测试组合逻辑电路的逻辑功能。
(3)验证电路的正确性。
五、实验结果与分析1. 通过实验,验证了与门、或门、非门、异或门的逻辑功能。
2. 设计并实现了实验要求的组合逻辑电路,验证了电路的正确性。
3. 通过逻辑测试,发现并解决了电路中存在的问题。
六、实验总结通过本次实验,我们掌握了数字电路的基本概念和逻辑门的工作原理,熟悉了数字实验仪器的使用,并能设计简单的逻辑电路。
数字逻辑电路实验报告
数字逻辑电路实验报告一、实验目的:1、理解数字逻辑电路的基本原理以及电路特性。
2、掌握典型数字逻辑电路的设计、仿真和实验方法。
3、学会使用数字集成电路芯片进行数字逻辑电路的设计。
二、实验器材:1、数字分析仪。
2、数字万用表。
3、示波器。
三、实验原理:本次实验中采用的逻辑芯片为AND、OR、NOT和NAND四种基本逻辑电路。
这四种逻辑电路都是非反相型(即输出高电平被认为是逻辑 1),并具有以下逻辑公式:AND:Q=A·BOR:Q=A+BNOT:Q=~A,或Q=barA其中, A,B是输入端口的输入信号;Q是输出端口的输出信号。
四、实验内容:使用AND逻辑电路芯片设计两位二进制加法电路。
五、实验结果:按照逻辑公式,将两位二进制加法器的逻辑设计图画出如下所示。
然后,在电路实验平台上将电路连接好。
然后,我们检查了电路接线的正确性,并使用数字分析仪和数字万用表来测试电路的正确性和响应时间。
结果显示:当两个输入信号分别为 1、1 时,输出端口的信号为 10,符合二进制的加法规则。
当其中一个输入信号为 1,另一个输入信号为0时,输出端口的信号为 1,仍符合二进制的加法规则。
结果显示:计数器电路可以正常工作,它可以将输入的连续的脉冲信号转换为二进制计数器输出的信号。
六、实验分析:通过实验,我们进一步深入了解了数字逻辑电路的基本原理和工作特性,以及数字逻辑电路设计、仿真和实验的方法。
在实验中,我们学会了使用基本的数字逻辑电路芯片,如AND、OR、NOT和NAND等,设计了包括二进制加法器、计数器电路、反相器和取反器等四种典型的数字逻辑电路。
在实验中,我们通过使用数字分析仪、数字万用表以及示波器等工具对电路进行了测试和验证,得出了正确的结果。
同时,我们也进一步增强了对数字逻辑电路设计和测试方面的技能和知识。
数电逻辑门电路实验报告doc
数电逻辑门电路实验报告篇一:组合逻辑电路实验报告课程名称:数字电子技术基础实验指导老师:樊伟敏实验名称:组合逻辑电路实验实验类型:设计类同组学生姓名:__________ 一、实验目的和要求(必填)二、实验内容和原理(必填)三、主要仪器设备(必填)五、实验数据记录和处理七、讨论、心得一.实验目的1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。
2.熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。
3.掌握组合集成电路元件的功能检查方法。
4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。
二、主要仪器设备74LS00(与非门) 74LS55(与或非门) 74LS11(与门)导线电源数电综合实验箱三、实验内容和原理及结果四、操作方法和实验步骤六、实验结果与分析(必填)实验报告(一)一位全加器1.1 实验原理:全加器实现一位二进制数的加法,输入有被加数、加数和来自相邻低位的进位;输出有全加和与向高位的进位。
1.2 实验内容:用 74LS00与非门和 74LS55 与或非门设计一个一位全加器电路,并进行功能测试。
1.3 设计过程:首先列出真值表,画卡诺图,然后写出全加器的逻辑函数,函数如下: Si = Ai ?Bi?Ci-1 ;Ci = Ai Bi +(Ai?Bi)C i-1异或门可通过Ai ?Bi?AB?AB,即一个与非门;(74LS00),一个与或非门(74LS55)来实现。
Ci = Ai Bi +(Ai?Bi)C再取非,即一个非门(i-1?Ai Bi +(Ai?Bi)Ci-1,通过一个与或非门Ai Bi +(Ai?Bi)Ci-1,用与非门)实现。
1.4 仿真与实验电路图:仿真与实验电路图如图 1 所示。
图11实验名称:组合逻辑实验姓名:学号:1.5 实验数据记录以及实验结果全加器实验测试结果满足全加器的功能,真值表:(二)奇偶位判断器2.1 实验原理:数码奇偶位判断电路是用来判别一组代码中含 1 的位数是奇数还是偶数的一种组合电路。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
数字逻辑电路实验报告指导老师:班级:学号:姓名:时间:第一次试验一、实验名称:组合逻辑电路设计二、试验目的:1、掌握组合逻辑电路的功能测试。
2、验证半加器和全加器的逻辑功能。
3、、学会二进制数的运算规律。
三、试验所用的器件和组件:二输入四“与非”门组件3片,型号74LS00四输入二“与非”门组件1片,型号74LS20二输入四“异或”门组件1片,型号74LS86四、实验设计方案及逻辑图:1、设计一位全加/全减法器,如图所示:电路做加法还是做减法是由M决定的,当M=0时做加法运算,当M=1时做减法运算。
当作为全加法器时输入信号A、B和Cin分别为加数、被加数和低位来的进位,S 为和数,Co为向上的进位;当作为全减法时输入信号A、B和Cin分别为被减数,减数和低位来的借位,S为差,Co为向上位的借位。
(1)输入/输出观察表如下:(2)求逻辑函数的最简表达式函数S的卡诺图如下:函数Co的卡诺如下:化简后函数S的最简表达式为:Co的最简表达式为:(3)逻辑电路图如下所示:2、舍入与检测电路的设计:用所给定的集成电路组件设计一个多输出逻辑电路,该电路的输入为8421码,F1为“四舍五入”输出信号,F2为奇偶检测输出信号。
当电路检测到输入的代码大于或等于5是,电路的输出F1=1;其他情况F1=0。
当输入代码中含1的个数为奇数时,电路的输出F2=1,其他情况F2=0。
该电路的框图如图所示:(1)输入/输出观察表如下:B8 B4 B2 B1 F2 F10 0 0 0 0 00 0 0 1 1 00 0 1 0 1 00 0 1 1 0 00 1 0 0 1 00 1 0 1 0 10 1 1 0 0 10 1 1 1 1 11 0 0 0 1 11 0 0 1 0 11 0 1 0 0 11 0 1 1 1 11 1 0 0 0 11 1 0 1 1 1(2)求逻辑函数的最简表达式函数F2的卡诺图如下:函数F1的卡诺如下:化简后函数F2的最简表达式为:F1的最简表达式为:(3)逻辑电路图如下所示;五、课后思考题1、化简包含无关条件的逻辑函数时应注意什么?答:当采用最小项之和表达式描述一个包含无关条件的逻辑问题时,函数表达式中的无关项是令其值为1还是为0,并不影响函数的实际逻辑功能。
因此,在化简这类逻辑函数时,利用这种随意性往往可以使逻辑函数得到更好的化简,从而使设计的电路达到更简。
2、多输出逻辑函数化简时应注意什么?答:设计多输出函数的组合逻辑电路时,如果只是孤立地求出各输出函数的最简表达式,然后画出相应逻辑电路图并将其拼在一起,通常不能保证逻辑电路整体最简。
因为各输出函数之间往往存在相互联系,具体某些共同的部分,因此,应该将它们当作一个整体考虑,而不应该将其截然分开。
使这类电路达到最简的关键在于函数化简时找出各输出函数的公用项,以便在逻辑电路中实现对逻辑门的共享,从而使电路整体结构最简。
六、实验感想第二次实验一、实验名称:同步时序逻辑电路设计二、实验目的:掌握同步时序逻辑电路实验的设计方法,验证所设计的同步时序逻辑电路,加深对“同步”和“时序”这两个名词的理解。
三、实验所用仪器和组件:双D触发器组件2片,型号为74LS74负沿双JK触发器组件2片,型号为74LS73二输入四与非门组件2片,型号为74LS00二输入四或非门组件1片,型号为74LS02三输入三与非门组件1片,型号为74LS10二输入四异或门组件1片,型号为74LS86六门反向器组件2片,型号为74LS04四、实验设计方案及逻辑图:1、同步模4可逆计数器设计利用所给组件,设计一个同步模4可逆计数器,其框图如图所示:图中,X为控制变量,当X=0时进行加1计数,X=1时进行减1计数;y2、y1为计数状态;Z为进位或借位输出信号。
(1)(2)求逻辑函数的最简表达式函数D2的卡诺图如下:函数D1的卡诺如下:化简后函数D2的最简表达式为:D1的最简表达式为:(3)逻辑电路图如下所示;2、设计一个“1001”序列检测器利用所给组件按Mealy型同步时序逻辑电路的设计方法设计一个“1001”序列检测器,其框图如图所示:(1)原始状态图和状态表:设初始状态为A,状态B表示接受信号‘1’,状态C表示接受信号‘10’,状态D表示接收信号‘100’,则状态图和状态表如下图所示:(2)状态编码及相应的二进制状态表:状态编码方案如下:现态次态输出y2 y1 X=0 X=1 Z0 00 11 01 1(3)确定激励函数和输出函数真值表输入现态次态激励函数输出X y2 y1 Z函数化简后,最简表达式为:(4)逻辑电路图如下所示:五、课后思考题:1、同步时序电路与组合电路有何区别?答:组合逻辑电路在任何时可产生的稳定输出信号都仅与该时刻电路的输入信号相关;而时序逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关,而且与电路过去的输入信号有关。
2、你所设计的电路中是否存在多余状态?若有,将会对电路的正常工作状态产生怎样的影响?答:没有。
若有,则将增加电路中所需触发器的数目。
3、Mealy型和Moore型同步时序电路的主要区别是什么?答:Mealy型电路是将过去的输入转换成状态后与输出建立联系,当前的输入直接和输出建立联系。
Moore型电路则是将全部输入转换成电路状态后再和输出建立联系。
六、实验感想:第三次试验一、实验名称:异步时序逻辑电路设计二、实验目的:熟悉并掌握脉冲异步时序逻辑电路的分析方法,加深对异步时序逻辑电路的理解。
掌握电平异步逻辑电路实验的设计方法及如何消除临界竞争。
三、实验所用仪器和组件:双J-K触发器芯片二片,型号为74LS7二输入四与门芯片一片,型号为74LS08二输入四与非门二片,型号为74LS00六门反相器一片,型号为7LS04三输入三与非门二片,型号为74LS10四、实验设计方案级逻辑图:用电平异步时序逻辑电路实现下降沿触发的D触发器(无空翻),典型的输入输出时间图如下:X2(CP) :X1(D) :Z(Q) :(1)建立原始流程表(2)化简原始流程表(3)状态编码最简流程表二进制表(4)确定激励函数和输出函数表达式Y2=Y1=Z=(5)逻辑电路图如下所示:五、思考题:1、异步时序逻辑电路与同步时序逻辑电路有何区别?答:对于同步时序逻辑电路,因为时钟脉冲对电路的控制作用,所以无论输入信号时电平信号还是脉冲信号,对电路引起的状态响应都是相同的。
而对于异步时序逻辑电路,电路中没有统一的时钟脉冲信号同步,电路状态的改变是外部输入信号变化直接作用的结果;在状态转移过程中,各存储元件的状态变化不一定发生在同一时刻,不同状态的维持时间不一定相,并且可能出现非稳定状态。
对输入信号的形式有所区分,输入电平信号与脉冲信号,对电路引起的状态响应是不同的。
2、如何发现电平异步时序逻辑电路中的竞争并消除临界竞争?答:观察当输入信号变化时是否会引起电路中两个或两个以上状态变量发生变化,会引起则存在竞争,否则不存在竞争。
若竞争的结果可能使电路到达不同的稳态,即状态转移不可预测,则是临界竞争。
消除临界竞争主要在状态编码时避免,有三种方法:1、相邻状态,相邻分配;2、增加过渡状态,实现相邻分配;3、容许非临界竞争,避免临界竞争。
六、实验感想:第四次试验一、实验名称:常用中规模集成电路的VHDL设计二、实验目的:1、进一步熟悉Lattice公司EDA开发系统ispLEVER软件平台的操作。
2、学习及提高VHDL的设计能力。
3、根据不同的功能要求编写与之对应的优质高效VHDL代码。
三、实验设备与器件:1、DICE-SEM型实验箱2、IspLSI1032下载板3、JTAG下载电缆四、实验内容:设计一个能清0、置数和进位输出的增1/减1的4位二进制计数器,如图所示:输入信号CLR为清0端,信号LD为置数端,将A、B、C、D的输入值送到计数器中,并立即在Qa、Qb、Qc、Qd中输出。
输入信号M为模式选择端,当M=1时加1计数,当M=0时减1计数。
当CP端输入一个上升沿信号时进行一次计数,计数有进位/借位时Qcc端输出一个负脉冲。
VHDL语言代码为:library ieee;use ieee.std_logic_1164.all;Use ieee.std_logic_unsigned.all ;entity count isport(cp,clr,ld,m : in std_logic;f : in std_logic_vector(3 downto 0);qcc : out std_logic;q : out std_logic_vector(3 downto 0) );end;architecture count of count isbeginprocess(cp , clr , ld)beginqcc <= '1';if ( clr = '0') thenq <= "0000";elsif (ld = '0') thenq <= f;elsif (cp'event and cp = '1') thenif (m = '0') thenif (q = "0000") then qcc <= '0'; end if;q <= q - 1;elseif (q = "1111") then qcc <= '0'; end if;q <= q + 1;end if;end if;end process;end count;设定各输入量的波形,仿真得到下列波形图五、实验感想:。