PCB设计经验总结大全

1.1PCB设计经验总结
布局:
总体思想：在符合产品电气以及机械结构要求的基础上考虑整体美观，在一个PCB板上，元件的布局要求要均衡，疏密有序。

1．印制板尺寸必须与加工图纸尺寸相符，符合PCB制造工艺要求，放置MARK点。

2．元件在二维、三维空间上有无冲突？
3．元件布局是否疏密有序，排列整齐？是否全部布完？
4．需经常更换的元件能否方便的更换？插件板插入设备是否方便？
5．热敏元件与发热元件之间是否有适当的距离？
6．调整可调元件是否方便？
7．在需要散热的地方，装了散热器没有？空气流是否通畅？
8．信号流程是否顺畅且互连最短？
9．插头、插座等与机械设计是否矛盾？
10．蜂鸣器远离柱形电感，避免干扰声音失真。

11．速度较快的器件如SRAM要尽量的离CPU近。

12．由相同电源供电的器件尽量放在一起。

布线：
1．走线要有合理的走向：如输入/输出，交流/直流，强/弱信号，高频/低频，高压/低压等...，它们的走向应该是呈线形的(或分离)，不得相互交融。

其目的是防止相互干扰。

最好的走向是按直线，但一般不易实现，避免环形走线。

对于是直流，小信号，低电压PCB
设计的要求可以低些。

输入端与输出端的边线应避免相邻平行，以免产生反射干扰。

必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。

2．选择好接地点：一般情况下要求共点地，数字地与模拟地在电源输入电容处相连。

3．合理布置电源滤波/退耦电容：布置这些电容就应尽量靠近这些元部件，离得太远就没有作用了。

在贴片器件的退耦电容最好在布在板子另一面的器件肚子位置，电源和地要先过电容，再进芯片。

4．线条有讲究：有条件做宽的线决不做细；高压及高频线应园滑，不得有尖锐的倒角，拐弯也不得采用直角，一般采用135度角。

地线应尽量宽，最好使用大面积敷铜，这对接地点问题有相当大的改善。

设计中应尽量减少过线孔，减少并行的线条密度。

5．尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线。

6．数字电路与模拟电路的共地处理，现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。

因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。

数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。

数字地与模拟地有一点短接。

7．信号线布在电（地）层上在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。

首先应考虑用电源层，其次才是地层。

因为最好是保留地层的完整性。

8．关键信号的处理，关键信号如时钟线应该进行包地处理，避免产生干扰，同时在晶振器件边做一个焊点使晶振外壳接地。

9．设计规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：
线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。

电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB
中是否还有能让地线加宽的地方。

对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。

模拟电路和数字电路部分，是否有各自独立的地线。

后加在PCB中的图形（如图标、注标）是否会造成信号短路。

对一些不理想的线形进行修改。

在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。

多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。

10．关于EMC方面：
a．尽可能选用信号斜率较慢的器件，以降低信号所产生的高频成分。

b．注意高频器件摆放的位置，不要太靠近对外的连接器。

c．注意高速信号的阻抗匹配，走线层及其回流电流路径，以减少高频的反射与辐射。

d.在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。

特别注意电容的频率响应与温度的特性是否符合设计所需。

e电源层比地层内缩20H，H为电源层与地层之间的距离。

11．GERBER输出检查
检查输出的GERBER文件是否按层叠顺序要求输出，在C AM350里查看每一层数据以及DRILL表，同时注意特殊孔如方孔的输出。

1.2 PCB设置中元件摆放方法
一块合理的PCB板设计,除了提供优质的电气特性外,还要以下几个方面需要注意的,如何通过合理的布置,使这一块PCB板外形美观,安装方便,受力均匀,扰干扰能力好呢,就要做到以下几个方面了
元件布置合理是设计出优质的PCB图的基本前提。

关于元件布置的要求主要有安装、受力、受热、信号、美观五方面的要求。

在我们使用PCB Layou工具如(PROTEL、power pcb 、PADS）的时候画板的时候，就要注意这方面了，这些参数，在pcl layout的时候一定要做好的
1.1.安装
指在具体的应用场合下，为了将电路板顺利安装进机箱、外壳、插槽，不致发生空间干涉、短路等事故，并使指定接插件处于机箱或外壳上的指定位置而提出的一系列基本要求。

这里不再赘述。

1.2.受力
电路板应能承受安装和工作中所受的各种外力和震动。

为此电路板应具有合理的形状，板上的各种孔（螺钉孔、异型孔）的位置要合理安排。

一般孔与板边距离至少要大于孔的直径。

同时还要注意异型孔造成的板的最薄弱截面也应具有足够的抗弯强度。

板上直接"伸"
出设备外壳的接插件尤其要合理固定，保证长期使用的可靠性。

1.3.受热
对于大功率的、发热严重的器件，除保证散热条件外，还要注意放置在适当的位置。

尤其在精密的模拟系统中，要格外注意这些器件产生的温度场对脆弱的前级放大电路的不利影响。

一般功率非常大的部分应单独做成一个模块，并与信号处理电路间采取一定的热隔离措施。

1.4.信号
信号的干扰PCB版图设计中所要考虑的最重要的因素。

几个最基本的方面是：弱信号电路与强信号电路分开甚至隔离；交流部分与直流部分分开；高频部分与低频部分分开；注意信号线的走向；地线的布置；适当的屏蔽、滤波等措施。

这些都是大量的论著反复强调过的，这里不再重复。

1.5.美观
不仅要考虑元件放置的整齐有序，更要考虑走线的优美流畅。

由于一般外行人有时更强调前者，以此来片面评价电路设计的优劣，为了产品的形象，在性能要求不苛刻时要优先考虑前者。

但是，在高性能的场合，如果不得不采用双面板，而且电路板也封装在里面，平时看不见，就应该优先强调走线的美观。

下一小节将会具体讨论布线的"美学"。

1.2PCB板的绘制经验总结
（1）：画原理图的时候管脚的标注一定要用网络NET不要用文本TEXT否则导PCB的时候会出问题
（2）：画完原理图的时候一定要让所有的元件都有封装，否则导PCB的时候会找不到元件
有的元件在库里找不到是要自己画的，其实实际中还是自己画好，最后有一个自己的库，那才叫方便呢。

画的过程是启动FILE/NEW——》选择SCH LIB——》这就进入了零件编辑库——》画完后在该元件上又键TOOLS—RENAME COMPONENT可重命名元件。

元件封装的画发跟这个也一样，但是选择的是PCB LIB，元件的边框是在是在TOPOverlay层，为黄色。

（3）：画完后要给元件按顺序重命名，选择TOOLS工具————》ANNOTATE注释然后选择顺序
（4）：在转化成PCB前，要生成报表，主要是网络表选择DESIGN设计————》Creat Netlist创建网络表
（5）：还有就是要检查电器规则：选择TOOLS――.>ERC
（6）：然后就可以生成PCB了生成的过程若有错误一定把原理图修改正确了再生成PCB
（7）：PCB首先一定要步好局，应让线走的越短越好，过孔越少越好。

（8）：画线之前先设计规则：TOOLS―――Design Rules,Routing中的Clearance Constrain的GAP设计时可选10也可选12，ROUTING VIA STYLE中设置过孔，汉盘的最大外直径最小外直径，最大内直径，最小内直径的大小。

Width Constraint 设置的是线的宽度，最大最小
（9）：画线的宽度一般普通的就12MIL，外围一圈电源和地线就120或100，片子的电源和地就50或40或30，晶振线要粗，要放在单片机旁，公用线要粗，长距离线要粗，线不能拐直角要45度，电源和地还有其他的标志一定要在TOPLAY中标明，方便调试连线。

若发现图不正确，一定要先改原理图，再用原理图更PCB.
（10）：VIEW选项里最下边的选项可以选英制还是毫米。

（11）：为了提高板子的抗干扰性，最好最后敷铜，选择敷铜图标，出现对话框，该图
中Net Option选择连接的网络，其下的两个选项要选上，HATCHING STYLE，选择敷铜的形式，这个随便。

GRID SIZE是敷铜格点间距，TRACK WIDTH设置线宽与我们画PCB的线宽要一致，LOCKPrimitives比选，其他的两项按图上做就可。

1.3PCB Layout中的走线策略
布线（Layout）是PCB设计工程师最基本的工作技能之一。

走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout得以实现并验证，由此可见，布线在高速PCB设计中是至关重要的。

下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。

主要从直角走线，差分走线，蛇形线等三个方面来阐述。

1．直角走线
直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。

其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。

直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。

传输线的直角带来的寄生电容可以由下面这个经验公式来计算：
C=61W(Er)1/2/Z0
在上式中，C就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr指介质的介电常数，Z0就是传输线的特征阻抗。

举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：
T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps
通过计算可以看出，直角走线带来的电容效应是极其微小的。

由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。

而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。

很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生EMI，这也成为许多人认为不能直角走线的理由之一。

然而很多实际测试的结果显示，直角走线并不会比直线产生很明显的EMI。

也许目前的仪器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误差。

总的说来，直角走线并不是想象中的那么可怕。

至少在GHz以下的应用中，其产生的任何诸如电容，反射，EMI等效应在TDR测试中几乎体现不出来，高速PCB设计工程师的重点还是应该放在布局，电源/地设计，走线设计，过孔等其他方面。

当然，尽管直角走线带来的影响不是很严重，但并不是说我们以后都可以走直角线，注意细节是每个优秀工程师必备的基本素质，而且，随着数字电路的飞速发展，PCB工程师处理的信号频率也会不断提高，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。

2．差分走线
差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。

何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。

而承载差分信号的那一对走线就称为差分走线。

差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：
a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。

b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。

c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。

目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。

对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。

也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。

等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。

“尽量靠近原则”有时候也是差分走线的要求之一。

但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。

下面重点讨论一下PCB差分信号设计中几个常见的误区。

误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。

造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。

差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。

地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路.在PCB电路设计中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回
流路径还是存在于地平面。

当地平面发生不连续的时候，无参考平面的区域，差分走线之间的耦合才会提供主要的回流通路，尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重，但还是会降低差分信号的质量，增加EMI，要尽量避免。

也有些设计人员认为，可以去掉差分走线下方的参考平面，以抑制差分传输中的部分共模信号，但从理论上看这种做法是不可取的，阻抗如何控制？不给共模信号提供地阻抗回路，势必会造成EMI 辐射，这种做法弊大于利。

误区二：认为保持等间距比匹配线长更重要。

在实际的PCB布线中，往往不能同时满足差分设计的要求。

由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的部分区域无法平行.
PCB差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理。

误区三：认为差分走线一定要靠的很近。

让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。

虽说这种做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。

如何才能保证差分走线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4
倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略。

此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的（10G以上）IC封装PCB设计中经常会用采用，被称为CPW结构，可以保证严格的差分阻抗控制（2Z0）.
差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声。

此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。

在一般频率（GHz以下），EMI也不会是很严重的问题，实验表明，相距500Mils的差分走线，在3米之外的辐射能量衰减已经达到60dB，足以满足FCC的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。

3．蛇形线
蛇形线是Layout中经常使用的一类走线方式。

其主要目的就是为了调节延时，满足系统时序设计要求。

设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。

但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。

那么，蛇形线对信号传输有什么影响呢？走线时要注意些什么呢？其中最关键的两个参数就是平行耦合长度（Lp）和耦合距离（S），很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。

可能会导致传输延时减小，以及由于串扰而大大降低信号的质量，其机理可以参考第三章对共模和差模串扰的分析。

下面是给Layout工程师处理蛇形线时的几点建议：
1．尽量增加平行线段的距离（S），至少大于3H，H指信号走线到参考平面的距离。

通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。

2．减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。

3．带状线（Strip-Line）或者埋式微带线（Embedded Micro-strip）的蛇形线引起的信号传输延时小于微带走线（Micro-strip）。

理论上，带状线不会因为差模串扰影响传输速率。

4．高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。

5．可以经常采用任意角度的蛇形走线，能有效的减少相互间的耦合。

6．高速PCB设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。

7．有时可以考虑螺旋走线的方式进行绕线，仿真表明，其效果要优于正常的蛇形走线。

1.5 表面贴装技术基础知识
◆ SMT的特点
组装密度高、电子产品体积小、重量轻，贴片元件的体积和重量只有传统插装元件的1/10左右，一般采用SMT之后，电子产品体积缩小40%~60%，重量减轻60%~80%。

可靠性高、抗振能力强。

焊点缺陷率低。

高频特性好。

减少了电磁和射频干扰。

易于实现自动化，提高生产效率。

降低成本达30%~50%。

节省材料、能源、设备、人力、时间等。

◆为什么要用表面贴装技术(SMT)？
电子产品追求小型化，以前使用的穿孔插件元件已无法缩小
电子产品功能更完整，所采用的集成电路(IC)已无穿孔元件，特别是大规模、高集成IC，不得不采用表面贴片元件
产品批量化，生产自动化，厂方要以低成本高产量，出产优质产品以迎合顾客需求及加强市场竞争力
电子元件的发展，集成电路(IC)的开发，半导体材料的多元应用
电子科技革命势在必行，追逐国际潮流
◆为什么在表面贴装技术中应用免清洗流程？
生产过程中产品清洗后排出的废水，带来水质、大地以至动植物的污染。

除了水清洗外，应用含有氯氟氢的有机溶剂(CFC&HCFC)作清洗，亦对空气、大气层进行污染、破坏。

清洗剂残留在机板上带来腐蚀现象，严重影响产品质素。

减低清洗工序操作及机器保养成本。

免清洗可减少组板(PCBA)在移动与清洗过程中造成的伤害。

仍有部分元件不堪清洗。

助焊剂残留量已受控制，能配合产品外观要求使用，避免目视检查清洁状态的问题。

残留的助焊剂已不断改良其电气性能，以避免成品产生漏电，导致任何伤害。

免洗流程已通过国际上多项安全测试，证明助焊剂中的化学物质是稳定的、无腐蚀性的
◆回流焊缺陷分析：
锡珠(Solder Balls)：原因：1、丝印孔与焊盘不对位，印刷不精确，使锡膏弄脏PCB。

2、锡膏在氧化环境中暴露过多、吸空气中水份太多。

3、加热不精确，太慢并不均匀。

4、加热速率太快并预热区间太长。

5、锡膏干得太快。

6、助焊剂活性不够。

7、太多颗粒小的锡粉。

8、回流过程中助焊剂挥发性不适当。

锡球的工艺认可标准是：当焊盘或印制导线的之间距离为0.13mm时，锡珠直径不能超过0.13mm，或者在600mm平方范围内不能出现超过五个锡珠。

锡桥(Bridgi ng)：一般来说，造成锡桥的因素就是由于锡膏太稀，包括锡膏内金属或固体含量低、摇溶性低、锡膏容易榨开，锡膏颗粒太大、助焊剂表面张力太小。

焊盘上太多锡膏，回流温度峰值太高等。

开路(Open)：原因：1、锡膏量不够。

2、元件引脚的共面性不够。

3、锡湿不够(不够熔化、流动性不好)，锡膏太稀引起锡流失。

4、引脚吸锡(象灯芯草一样)或附近有连线孔。

引脚的共面性对密间距和超密间距引脚元件特别重要，一个解决方法是在焊盘上预先上锡。

引脚吸锡可以通过放慢加热速度和底面加热多、上面加热少来防止。

也可以用一种浸湿速度较慢、活性温度高的助焊剂或者用一种Sn/Pb不同比例的阻滞熔化的锡膏来减少引脚吸锡。