(NEW)山东大学831《数字电路》历年考研真题汇编

合集下载
相关主题
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
目 录
2017年山东大学831数字电路考研真题 2016年山东大学831数字电路考研真题 2015年山东大学831数字电路考研真题 2014年山东大学831数字电路考研真题 2013年山东大学831数字电路考研真题 (回忆版) 2011年山东大学831数字电路考研真题
2017年山东大学831数字电路考研真题
3.D触发器的特性方程为( )。
4.在数字电路中,稳态下双极型三极管主要工作在( )和 ( )状态。
5.为了实现4个10输入变量的组合逻辑函数,如果采用PROM来实现, 则至少需要( )位地址线,( )位数据线。
6.移存型寄存器主要有( )型计数器和( )型计数器。
7.在8位的DAC中,基准电压为8V,则其分辨率为( ),能分辩 出的最小电压为( )。
的更深入一些。一般长江以南用康版,长江以北用阎石版,所以以北更 有优势,希望此贴能给2014考山大的帮助。
2011年山东大学831数字电路考研真题 一、填空题(35分)
1.

==


2.用“1”和“0”分别表示高、低电平,请写出下列TTL电路的辅出:
Y1=( ),Y2=( ),Y3=( ),Y4=( )
3.(15分)令
,Hale Waihona Puke Baidu
,若0≤X≤4时,Y=X,5≤X≤9
时,Y=X+3,且X不大于9。设计电路完成此功能。
4.(15分)用4选1数据选择器实现

5.(10分)写出下列电路的驱动方程、状态方程,画出状态转换图。 (注:电路图参见第五版数字电路例题)
6.(10分)用D触发器设计带控制端M的序列脉冲发生电路,当M=0 和1时,Y周期地输出01011010和l0001101的序列。
二、简答题(15分)
1.用公式法将
化为最简与或式。
2.用图解法将含约束项的下式化为最简与或式:
F(A,B,C,D)=∑(0,2,3,4,5,11,12)+∑d(8,9,10,13, 14,15)。
3.在连续脉冲CLK作用下,画出Q1与Q2的波形:
三、综合题 1.(10分) (1)写出Y1与Y2的表达式 (2)列出真值表(注:电路图参见第五版数字电路课后习题) 2.(10分)将3-8译码器扩展成4-16译码器。
7.(15分)设计一个序列信号检测电路,凡是输入001或011时,输出Z =1,用D触发器和必要的门电路来实现。要求输入的信号不重叠, 即:
输入X:10011011
输出Z:00010001
8.(15分)下图是由74LS161、74LS138和74LS153构成的电路,分析 一下电路,画出当XY分别为00、01、10、11时的状态转换图,并说明 各实现什幺功能。
(6)数制与码制,考填空题第一题那种类型;
(7)逻辑代数基础,主要是公式法和卡诺图化简逻辑代数式。(个人 观点,复习需要侧重点,但也要全面)
如何复习:
看试卷就知道了,课本就是你最好的试卷、真题,课后习题必须很熟 练,课本内容也应该多看,基本上120分以上没问题。
PS:阎石版数字电路与康华光版有不同之处,侧重点不一样,阎石版讲
总结经验:
(1)重点内容组合逻辑电路,时序逻辑电路(大题基本上都是出自这 两方面);
(2)脉冲波形的产生与整形基本上不会考;
(3)门电路只会出选择题第一题那种类型;
(4)AD/DA顶多一个填空题,比如求倒T型D/A的输出电压,分辨率, 最小分辨电压;
(5)触发器,考作图题,如设计综合的第三题,当然触发器是时序逻 辑电路的基础;
有类似题目)
5.忘记了,应该是课本上的类似题
6.用D触发器设计能输出两个序列的电路,11001000和 10001000(2011年数字电路原题)
7.用JK触发器设计电路 ,检测101序列,当检测到完整序列时,输出Z 为1,否则为0
8.给出了一个芯片,并结合门电路,根据给出的波形,设计电路。第 一小题设计4循环,第二问,8循环
2016年山东大学831数字电路考研真题
2015年山东大学831数字电路考研真题
2014年山东大学831数字电路考研真题
2013年山东大学831数字电路考研真题(回忆版) 首先题量很大,8个填空题,3个做题分析题,8个设计大题。 一、填空题 1.2011年数字电路原题(论坛里有试卷),就是给4个TTL与门或者同 或门,一个输入为A,另一个为10或者10K电阻接地,求输出 2.求数制转换,二进制--八进制--十进制--BCD码 3.负逻辑表示的F=AB, 正逻辑表示为 4.CMOS与非门输入端不用时的措施 5.单稳态触发器的RC值减小,输出脉冲的宽度变小 6.剩下的忘记了,以后想起再补上 二、设计综合 1.公式法化简函数(简单必考) 2.卡诺图化简函数(加无关项的必考) 3.作图,数字电路(第五版阎石必考)课后习题5.18 三、设计题 1.四片128X4RAM 扩展成256X8的RAM(课本上有类似题目) 2.38译码器表示函数Z1,Z2,Z3(课本上有类似题目) 3.分析同步时序电路,驱动方程,状态方程,状态转换图,分析功能 (课本上有类似题目6.1~6.8) 4.8421码转换成余三码,写出设计过程用与非门,要求作图连线(实 际上就是写组合逻辑电路设计过程,真值表-逻辑函数--化简)(课本上
相关文档
最新文档