基于VHDL语言的数字钟设计开题报告
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
吕梁学院2016届毕业论文（设计）开题报告
（学生用表）
11
2)具备的实验条件：FPGA开发板，Quartusll开发坏境
7•参考文献：
[1] 高锐•基于FPGA的数字钟电路设计[J].中国制造业信息化，2012,09:57-60+64.
[2] 纪欣然，丁一，梁致源.基于FPGA的多功能数字钟设计[J].电子设计工程,2012,16:177-179.
[3] 刘艳昌，王娜.基于FPGA的多功能数字钟设计[J].河南科技学院学报(自然科学版),2013,02:89-94.
[4] 王术群.基于FPGA数字钟的设计与实现[J].西南民族大学学报(自然科学版),2011,S1:104-107.
[5] 崔刚,陈文楷.基于FPGA的数字钟设计[J].现代电子技术,2004, 27(22):102-103.
⑹樊永宁，张晓丽.基于VHDL的多功能数字钟的设计[J].工矿自动化，2006(3):92-94.
[7] 万春迎.基于VHDL的数字时钟设计[J].科技信息，2008(27).
[8] 徐大诏.基于FPGA实现的数字钟设计[J].信息技术，2009, 33(12):101-104.
指导教师意见:
(签字)
年月日注：本表可根据内容续页。