智能手机硬件风险

HH无线

谭志宏

2010-09-21

第一部分智能手机硬件架构

随着通信产业的不断发展，移动终端已经由原来单一的通话功能向话音、数据、图像、音乐和多媒体方向综合演变。

而对于移动终端，基本上可以分成两种：一种是传统手机(feature phone)；另一种是智能手机(smart phone)。智能手机具有传统手机的基本功能，并有以下特点：开放的操作

系统、硬件和软件的可扩充性和支持第三方的二次开发。相对于传统手机，智能手机以其强

大的功能和便捷的操作等特点，越来越得到人们的青睐，将逐渐成为市场的一种潮流

然而，作为一种便携式和移动性的终端，随着智能手机的功能越来越强大，其工作的稳定性和功耗也越来越大。因此，必须提高智能手机的使用可靠性和使用时间以及待机时间。

对于使用时间和待机时间这个问题，有两种解决方案：一种是配备更大容量的手机电池；另

一种是改进系统设计，采用先进技术，降低手机的功耗。对于手机的可靠性，需要从硬件设

计和软件设计上整体加以保证。因此，智能手机的硬件风险比起传统手机(feature phone)

必然会高很多。下面对智能手机面临的传统硬件风险加以讨论：

下图是基于marvell920平台的简单硬件架构

PXA920智能手机硬件架构

第一部分

智能手机硬件架构

Text Text

Text

¾从硬件架构图可看出，基于该平台的智能手机主要分几大部分

¾一、2G/3G RF部分

¾完成与2G/3G无线网络的空中接口，即实现与2G/3G无线网络的语音和数据交换，承载无线业务。¾二、Digital BaseBand部分

¾该部分即是marvell的PXA920，一款高度集成的处理器，它集成了应用处理器和通信处理器。

¾同时实现了传统应用处理器+无线modem的功能，应用处理器部分担当传统AP的角色，处理诸如MMI、流媒体等功能，通信处理器部分担当传统的无线modem部分的功能，在应用处理器和2G/3G无线网络之间提供传输通道，完成诸如无线通信协议处理、语音与数据的调制与解调等功能。

¾三、PMU单元

¾PMU主要由marvell的88P8607和88P8606两颗PMIC组成，完成电池充电和向整个系统提供电源的电源管理功能。

第一部分智能手机硬件架构

第一部分智能手机硬件架构

¾四、Memory单元

¾该单元由4G(NAND FLASH)+4G(DDR LP SDRAM)组成，为应用处理器和通信处理器共享。¾五、其他各种无线单元

¾主要包括WIFI/BT/FM，CMMB，GPS几个部分，分别实现无线局域网功能、蓝牙短距离无线传输功能、调频收音机功能、移动数字电视接收功能以及GPS定位与导航功能等。

¾六、各种外设辅助功能

¾主要包括3D重力加速度感应器（G-sensor），电子罗盘（COMPASS），环境传感器与距离传感器（P&L sensor），T-FLASH存储卡等

¾七、图像显示与捕获单元

¾包括LCD显示器和CAMERA等

¾八、人机接口单元

¾主要包括触摸屏，按键以及诸如耳机、USB、喇叭、听筒等部分。

第二部分智能手机硬件风险：

一、系统设计上的风险

Text ¾第二部分智能手机硬件风险

¾以上只是非常简单罗列了一款典型的TD-SCDMA 智能手机的组成架构，下面针对该典型智能手机对潜在的硬件风险做一个比较粗浅的讨论，不打算在技术上做过多的论述。

¾一、系统设计上的风险

¾由于智能手机是各种新技术和新功能的综合集成，给整个硬件系统的设计带来了挑战。各种技术与功能的集成，使得各个子系统的种类大幅增加，器件的种类和密度急剧上升，系统与各个子系统之间的配合，子系统之间的配合难度加大。系统的布局难度加大，布线的密度也急剧增加。因此，系统与结构的配合难度急剧增加，各个子系统之间的隔离，敏感单元和功能模块的保护，敏感信号线的保护，系统级电源的分配，系统级的EMI 与ESD 难度都显著增加。对前期ID 和机构的设计都提出了巨大的挑战。同时新平台的引入又增加了设计的不确定性和设计风险。前期对平台的充分评估和学习，对整个系统的仔细规划和技术细节的周全考虑（包括ID 设计，结构设计、关键技术的研究、关键器件的选型、软硬件之间的协同设计）尤为重要，也是降低系统风险的有效方法。

第二部分智能手机硬件风险：

一、系统设计上的风险

¾因此，在系统设计阶段，主要考虑ID设计、结构设计、功能需求、新技术的使用、新器件的使用以及新平台的导入，软硬件调试以及生产测试和售后维护的综合考虑。同时还需要考虑软件和硬件的协同处理能力，如软件对硬件性能的要求（如硬件3D加速器，memory速度、大小、宽度需求，片上RAM与外部RAM的使用策略，各个子系统的操作方式（sleep或off或deep sleep））等等。

二、具体设计上的风险

1. 高速数字基带部分的设计

¾二、具体设计上的风险

¾具体设计主要包括元器件的选型，原理图的设计，PCB的布局规划和布线

¾ 1.高速数字基带部分的设计

¾由于智能手机的应用处理器功能越来越强大，其工作频率必然越来越高，目前主流AP的工作频率已高达GHz，很快就会到达几GHz的工作频率。而且，数字基带部分集成了各种外围接口技术，各种高速、低速的外围设备通过不同的接口与应用处理器连接。因此，高速数字基带部分的设计势必影响到整个电路设计，其需要分配复杂的电源系统，复杂的外围子系统。对各种内部资源和外部资源的合理规划和分配影响到整个系统的稳定性、可靠性和系统功耗。

¾1）高速数字基带处理器（AP）一般都具有非常复杂的GPIO口，通常每个GPIO口都是功能复用口，有的AP高达6种以上的复用功能，因此，对GPIO口的合理使用和分配给设计带来了巨大的挑战，设计和使用不当，会造成系统工作不稳定，功耗过高以及其他一些意想不到的情况（如导致系统无法正常进入sleep模式，中断唤醒有问题等）。