第五章-MOS集成电路版图设计

若 N L ，则有：
L
(Vout)
rc 2
L2
（5.3） （5.4） （5.5）
王向展
08.04.2020
6
集总 模型
集成电路原理与设计
集总模型即将整个长连线等效为 一总的R总、C总
图5.2 集总模型等效电路
(V o) u tR 总 C 总 dW L otx o L x W rcL 2
王向展
08.04.2020
10
集成电路原理与设计
5.1.2 寄生电容
MOS电路中，除了由互连系统造成的分布电容之外，还 存在许多由于MOSFET结构特点所决定的寄生电容。(见教材 图5-2，P111)。其中：
CMOS – 单位面积栅电容=COX，节点电容的主要组成部分 5m工艺，TOX=1000Å，COX0.345fP/m2 1m工艺，TOX=200Å，COX1.725fP/m2
（5.6）
例 5.1 已 知 采 用 1m 工 艺 ， n+ 重 掺 杂 多 晶 硅 互 连 方 块 电 阻
R=15/，多晶硅与衬底间介质（SiO2）的厚度tox=6000Å。 求互连长度为1mm时所产生的延迟。
王向展
08.04.2020
7
集成电路原理与设计
实际上互连系统的寄生电 容还有边际电场形成的电容Cff(Fringing Field)。随着尺寸的不 断缩小，Cff往往可与面积电容 相比拟，不可忽略不计。
（1）VDD、VSS尽可能选用金属导电层，并适当增加连线 宽度，只有在连线交叉“过桥”时，才考虑其他导电层。
（2）多晶硅不宜用作长连线，一般也不用于VDD、VSS电 源布线。
（3）通常应使晶体管等效电阻远大于连线电阻，以避免 出现电压的“分压”现象，影响电路正常工作。
（4）在信号高速传送和信号需在高阻连线上通过时，尤 其要注意寄生电容的影响。扩散层与衬底间电容较大，很难 驱动；在某些线路结构中还易引起电荷分享问题，因此，应 使扩散连线尽可能短。
版图设计 按电路设计和确定的工艺流程，把电路中有源器件、阻容元件及互连以一定的规 则布置在硅片上，绘制出相互套合的版图，以供制作各次光刻掩模版用。
将GDSII或CIF数据包发给Foundry，生成PG带，制 作掩模版
工艺流片
中测，划片封装，终测
王向展
08.04.2020
3
集成电路原理与设计
§ 5.1 MOS集成电路的寄生效应
图5.3 由边际电场效应产生的寄生电容
Cf fo xL[ln 12dto
d]
x[11td ox] 4tox
王向展
08.04.2020
8
集成电路原理与设计 对于1m CMOS工艺，单位长度Cff如下表所示。
表5.1 不同连线层与衬底间的Cff
王向展
08.04.2020
9
集成电路原理与设计
2、导电层的选择 选用导电层时应注意：
§ 5.5 版图设计技巧
4.5.1 动态CMOS电路
王向展
08.04.2020
2
集成电路原理与设计
根据用途要求确定系统总体方案，
工艺设计 根据电路特点选择适当的工艺，再按电路中各器件的参数要求，确定满足这些参 数的工艺参数、工艺流程和工艺条件。
电路设计 根据电路的指标和工作条件，确定电路结构与类型，依据给定的工艺模型，进行 计算与模拟仿真，决定电路中各器件的参数（包括电参数、几何参数等）
CMNT – Al-栅氧-n+区之间的电容（CMOS） CM – Al-场氧-衬底间的电容（CMOS/10） CMN – Al-场氧-n+区之间的电容（23CM） Cpn – D、S与衬底之间的pn结电容（Nsub， Cpn） CGD对器件工作速度影响较大，可等效为输入端的一个密 勒电容：Cm=(1+KV)CGD，KV为电压放大系数。
王向展
图5.4 寄生沟道形成示意图
08.04.2020
12
集成电路原理与设计
（2）对场区进行同型注入，提高衬底浓度，使V´TF。但注
§ 5.3 MOS集成电路的版图设计规则
5.3.1 设计规则 5.3.2 微米设计规则
08.04.2020
1
集成电路原理与设计
§ 5.4 MOS集成电路版图举例
5.4.1 硅栅CMOS反相器的输入保护电路 5.4.2 铝栅工艺CMOS反相器版图举例 5.4.3 硅栅NMOS反相器版图举例 5.4.4 硅栅CMOS与非门版图举例
5.1.1 寄生电阻
MOS IC尤其是Si栅MOS电路中，常用的布线一般有金属、 重掺杂多晶硅（Poly-Si）、扩散层和难熔金属（W、Ti等）硅 化物几种。由于其特性、电导率的差异，用途也有所不同。 随着器件电路尺寸按比例不断缩小，由互连系统产生的延迟 已不容忽略，并成为制约IC速度提高的主要因素之一。
1、互连延迟 长互连情况下，寄生分布阻容网络可等效如图5.1所示。
其中：r，c – 单位长度的电阻、电容（/m、F/m）L – 连线总 长度
王向展
08.04.2020
4
分布 模型
集成电路原理与设计
图5.1 寄生分布阻容网络等效电路
令：dFra Baidu bibliotek– 连线厚度；W – 连线宽度； – 电阻率；tox – 连
线间介质厚度；扩散层=1/(Nq) 。
r
d W
c ox W
tox
（5.1）
节点i的电位Vi响应与时间t的关系：
c L V i (V i 1 V i)(V i V i 1)
t
r L
（5.2）
王向展
08.04.2020
5
集成电路原理与设计
当L0，有：
r
c
dV dt
2V x2
近似处理，求解得：
(V ou ) t rc( L )2[N (N 21 )]
王向展
08.04.2020
11
集成电路原理与设计
5.1.3 寄生沟道
当互连跨过场氧区时，如果互连电位足够高，可能使场区 表面反型，形成寄生沟道，使本不应连通的有源区导通，造成 工作电流泄漏，使器件电路性能变差，乃至失效。
预防措施：
（1）增厚场氧厚度t´OX，使 V´TF，但需要增长场氧时间，
对前部工序有影响，并将造 成台阶陡峭，不利于布线。
集成电路原理与设计
第五章 MOS集成电路的版图设计
§ 5.1 MOS集成电路的寄生效应
5.1.1 寄生电阻 5.1.2 寄生电容 5.1.3 寄生沟道 5.1.4 CMOS电路中的闩锁效应(Latch-Up)
§ 5.2 MOS集成电路的工艺设计
5.2.1 CMOS IC的主要工艺流程 5.2.2 体硅CMOS工艺设计中阱工艺的选择