中南大学数字电子技术基础期末考试试卷(四套附答案)
数字电子技术期末复习试卷及答案(四套)
数字电子技术基础试卷(本科)及参考答案试卷一一、（20分）选择填空。
从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。
1．十进制数3.625的二进制数和8421BCD码分别为（）A．11.11 和11.001 B．11.101 和0011.1C．11.01 和11.1 D．11.101 和11.1012．下列几种说法中错误的是（）A．任何逻辑函数都可以用卡诺图表示。
B．逻辑函数的卡诺图是唯一的。
C．同一个卡诺图化简结果可能不是唯一的。
D．卡诺图中1的个数和0的个数相同。
3．和TTL电路相比，CMOS电路最突出的优点在于（）A．可靠性高B．抗干扰能力强C．速度快D．功耗低4．为了把串行输入的数据转换为并行输出的数据，可以使用（）A．寄存器B．移位寄存器C．计数器D．存储器5．单稳态触发器的输出脉冲的宽度取决于（）A．触发脉冲的宽度B．触发脉冲的幅度C．电路本身的电容、电阻的参数D．电源电压的数值6．为了提高多谐振荡器频率的稳定性，最有效的方法是（）A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变7．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器8．在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5V B．2VC．4V D．3V图1-8二、（12分）已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。
设触发器的初态为0。
图2三、（10分）如图3所示，为检测水箱的液位，在A 、B 、C 、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。
试用与非门设计一个水位状态显示电路，要求：当水面在A 、B 之间的正常状态时，仅绿灯G 亮；水面在B 、C 间或A 以上的异常状态时，仅黄Y 灯亮；水面在C 以下的危险状态时，仅红灯R 亮。
期末考试数字电子技术试题及答案
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
数电期末试卷及答案(共4套)
XX大学信息院《数字电子技术基础》期终考试试题（110分钟）(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
数电卷子
一、选择题。
（每空2分，共20分）1、十进制数25用8421BCD 码表示为（ ）。
A.10 101 B.0010 0101 C.100101 D .101012、下列各式中的四变量A 、B 、C 、D 的最小项是：（ ）。
(A)ABCD (B)AB(C+D) (C)A+B+C+D(D)A+B+C+D3、Y=A B C D C +++的反函数为 （ ）。
(A)Y=()A B C D C+⋅⋅⋅A1L (B)Y =()A B C D C+⋅⋅⋅(C)Y =()A B C D C +⋅⋅⋅ (D)Y =()A B C D C+⋅⋅⋅4、卡诺图③、④表示的逻辑函数最简式分别为（ ）和（ ）。
A ．F=B +DB ．F=B+DC ．F=BD +B DD ．F=BD+BD5、逻辑电路如图⑤，函数式为（ ）。
A. F=AB +C B. F=A B +CC. F=AB+CD. F=A+B C6、 2048×8位RAM 芯片，其数据线的个数是：（ ） 。
(A)11(B)8(C)14 (D)2117、下列逻辑函数表达式中与F=A B +AB 功能相同的是（ ）。
A.BA ⊕ B.BA ⊕ C.BA ⊕ D. AB ⊕8、下列逻辑电路中是时序逻辑电路的是（ ）。
A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 9. RO M 属于（ ）。
A ．组合逻辑电路 B.时序逻辑电路二、化简下列逻辑表达式。
（第1小题用公式法化简，第2题用卡诺图法化简，共10分） （1）),,(C B A L =BA C A ABCB +++（2）∑∑+=)15,11,7,5,3,2()13,9,6,4,1,0(),,,(d m D C B A L三、分析设计题。
（共70分）1、分析图1所示时序逻辑电路的逻辑功能，并写出输出和输入的逻辑表达式。
（10分 (,,)L A B C ABC ABC ABC ABC=+++3、试用74HC138（其逻辑框图如下图2所示）和适当的逻辑门实现函数 （15分）4、试分析图3电路逻辑功能。
期末考试数字电子技术试题及答案(DOC)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
数电期末考试题及答案
数电期末考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 3D. 4答案：A3. 以下哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时延C. 没有记忆功能D. 任何时刻输出仅由该时刻的输入决定答案：B4. 一个4位二进制计数器可以计数到（）。
A. 8B. 16C. 15D. 14答案：B5. 一个D触发器的特点是（）。
A. 有两个稳定状态B. 只有一个稳定状态C. 没有稳定状态D. 以上都不是答案：A6. 在数字电路中，以下哪个不是基本的门电路？（）。
A. 与门B. 或门C. 非门D. 异或门答案：D7. 一个3线-8线译码器可以译码（）种不同的输入。
A. 3B. 8C. 6D. 7答案：B8. 一个8位寄存器可以存储（）位二进制数。
A. 8B. 16C. 32D. 64答案：A9. 以下哪个是同步时序电路的特点？（）A. 电路的输出仅依赖于当前的输入B. 电路的输出依赖于当前的输入和电路的历史状态C. 电路的输出不依赖于输入D. 电路的输出仅依赖于电路的历史状态答案：B10. 一个JK触发器可以表示（）种不同的状态。
A. 1B. 2C. 3D. 4答案：B二、填空题（每题2分，共20分）1. 在数字电路中，一个基本的与门电路有_____个输入端和一个输出端。
答案：22. 一个4位二进制计数器的计数范围是从0到_____。
答案：153. 一个D触发器在时钟信号的上升沿到来时，其输出Q将与输入D保持_____。
答案：一致4. 在数字电路中，一个3线-8线译码器的输出是_____进制的。
答案：二5. 一个8位寄存器可以存储的最大十进制数是_____。
答案：2556. 一个JK触发器在J=0，K=0时，其状态将保持_____。
数字电子技术期末试卷含答案
《数字电子技术基础》(第一套)一、填空题：（每空1分，共15分）=+的两种标准形式分别为（）、（）。
1．逻辑函数Y AB C2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
ROM中的数据见表1所示。
试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP 信号频率之比。
期末考试数字电子技术试题及答案
数字电子技术基础试题一一、填空题 : 每空1分,共10分1． 30.25 10 = 2 = 16 ;2 . 逻辑函数L = + A+ B+ C +D = ;3 . 三态门输出的三种状态分别为：、和 ;4 . 主从型JK触发器的特性方程= ;5 . 用4个触发器可以存储位二进制数;6 . 存储容量为4K×8位的RAM存储器,其地址线为条、数据线为条;二、选择题：选择一个正确的答案填入括号内,每题3分,共30分1.设图1中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：图;图 12.下列几种TTL电路中,输出端可实现线与功能的电路是 ;A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路,其多余输入端正确的处理方法是 ;A、通过大电阻接地>1.5KΩB、悬空C、通过小电阻接地<1KΩD、通过电阻接V CC4.图2所示电路为由555定时器构成的 ;A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路 ;图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中,转换速度最快的是 ; 图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示,则该电路为 ;图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍,可采用 ;A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为 ;A、B、C、D、10、一个数据选择器的地址输入端有3个时,最多可以有个数据信号输出;A、4B、6C、8D、16三、逻辑函数化简每题5分,共10分1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D,约束条件：A C + A CD+AB=0四、分析下列电路; 每题6分,共12分1、写出如图4所示电路的真值表及最简逻辑表达式;图 42、写出如图5所示电路的最简逻辑表达式; 图 5五、判断如图 6所示电路的逻辑功能;若已知 u B =-20V,设二极管为理想二极管,试根据 u A 输入波形,画出 u 0 的输出波形8分t图 6六、用如图 7所示的8选1数据选择器CT74LS151实现下列函数;8分YA,B,C,D=Σm1,5,6,7,9,11,12,13,14图 7七、用 4位二进制计数集成芯片CT74LS161采用两种方法实现模值为10的计数器,要求画出接线图和全状态转换图;CT74LS161如图8所示,其LD端为同步置数端,CR为异步复位端;10分图 8八、电路如图 9所示,试写出电路的激励方程,状态转移方程,求出Z 1 、Z 2 、Z 3 的输出逻辑表达式,并画出在CP脉冲作用下,Q 0 、Q 1 、Z 1 、Z 2 、Z 3 的输出波形;设 Q 0 、Q 1 的初态为0; 12分数字电子技术基础试题一参考答案一、填空题 :1． 30.25 10 = 11110.01 2 = 1E.4 16 ;2 . 1;3 . 高电平、低电平和高阻态;4 . ;5 . 四;6 . 12、 8二、选择题：1.C2.D3.D4.A5.C6.A7.C8.C9.D 10.C三、逻辑函数化简1、Y=A+B2、用卡诺图圈0的方法可得：Y= +DA+ +四、 1、该电路为三变量判一致电路,当三个变量都相同时输出为1,否则输出为0;2、B =1, Y = A ,B =0 Y 呈高阻态;五、 u 0 = u A · u B ,输出波形 u 0 如图 10所示:图 10六、如图 11所示：D图11七、接线如图 12所示：图 12全状态转换图如图 13 所示：ab图 13八、, , 波形如图 14所示：数字电子技术基础试题二一、填空题 : 每空1分,共10分1．八进制数 34.2 8 的等值二进制数为 2 ；十进制数 98 的 8421BCD 码为 8421BCD ;2 . TTL 与非门的多余输入端悬空时,相当于输入电平;3 .图15所示电路中的最简逻辑表达式为 ;图 154. 一个 JK 触发器有个稳态,它可存储位二进制数;5. 若将一个正弦波电压信号转换成同一频率的矩形波,应采用电路;6. 常用逻辑门电路的真值表如表1所示,则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门;表 1A B F 1 F 2 F 30 0 1 1 00 1 0 1 11 0 0 1 11 1 1 0 1F 1 ；F 2 ；F 3 ;二、选择题：选择一个正确答案填入括号内,每题3分,共30分1、在四变量卡诺图中,逻辑上不相邻的一组最小项为：A、m 1 与m 3B、m 4 与m 6C、m 5 与m 13D、m 2 与m 82、 L=AB+C 的对偶式为：A 、 A+BC ；B 、 A+BC ； C 、 A+B+C ；D 、 ABC ；3、半加器和的输出端与输入端的逻辑关系是A、与非B、或非C、与或非D、异或4、 TTL 集成电路 74LS138 是３ / ８线译码器,译码器为输出低电平有效,若输入为A 2 A 1 A 0 =101 时,输出：为 ;A . 00100000 B. 11011111 C.11110111 D. 000001005、属于组合逻辑电路的部件是 ;A、编码器B、寄存器C、触发器D、计数器6．存储容量为8K×8位的ROM存储器,其地址线为条;A、8B、12C、13D、147、一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时,输出电压为 V;A、1.28B、1.54C、1.45D、1.568、T触发器中,当T=1时,触发器实现功能;A、置1B、置0C、计数D、保持9、指出下列电路中能够把串行数据变成并行数据的电路应该是 ;A、JK触发器B、3/8线译码器C、移位寄存器D、十进制计数器10、只能按地址读出信息,而不能写入信息的存储器为 ;A、 RAMB、ROMC、 PROMD、EPROM三、将下列函数化简为最简与或表达式本题 10分1. 代数法2、F 2 A,B,C,D=∑m 0,1,2,4,5,9+∑d 7,8,10,11,12,13卡诺图法四、分析如图 16所示电路,写出其真值表和最简表达式;10分五、试设计一个码检验电路,当输入的四位二进制数 A、B、C、D为8421BCD码时,输出Y为1,否则Y为0;要求写出设计步骤并画电路图 10分六、分析如图17所示电路的功能,写出驱动方程、状态方程,写出状态表或状态转换图,说明电路的类型,并判别是同步还是异步电路 10分八、如图19所示的十进制集成计数器；的为低电平有效的异步复位端,试将计数器用复位法接成八进制计数器,画出电路的全状态转换图; 10分图 19数字电子技术基础试题二参考答案一、填空题 :• 11100.01 , 10011000•高• AB•两 , 一•多谐振荡器•同或 , 与非门 , 或门二、选择题：1． D 2. B 3. D 4. B 5. A6. C7. C8. C9. C 10. B三、 1. 2.四、 1.2. , , , 五、六、同步六进制计数器,状态转换图见图 20; 图 20八、 八进制计数器电路如图 22所示;数字电子技术基础试题四一、选择题每题2分,共26分1．将代码100000118421转换为二进制数 ;A 、010000112B 、010100112C 、100000112D 、0001001100012 2．函数AB B A F+=的对偶式为 ;A 、B A +)()B A +• B 、B A B A +•+；C 、A B A •+B + D 、))((B A B A ++3．有符号位二进制数的原码为11101,则对应的十进制为 ; A 、-29 B 、+29 C 、-13 D 、+13 4．逻辑函数)(F E BCD BD A AC Y+++=的最简的与或式 ;A 、AC+BD ；B 、BD A AC + C 、AC+BD 、A+BD5．逻辑函数的F=BC B A B A ++的标准与或式为 ;A 、∑)7,5,4,3,2(B 、∑)6,4,3,2,1(C 、∑)5,3,2,1,0( D 、∑)7,6,5,4,3(6．逻辑函数YA,B,C=∑)5,4,2,0(的最简与或非式为 ;A 、ABC A + B 、C A B A + C 、B AC A +D 、C B C A B A ++7．逻辑函数YA,B,C,D=∑)9,6,5,4,2,1(其约束条件为AB+AC=0则最简与或式为 ; A 、D C D C CB ++ B 、DC AD C C B ++ ；C 、D C D C D C A ++ D 、C A D B B A ++8．下图为TTL 逻辑门,其输出Y 为 ;A 、0B 、 1C 、B A +D 、B A • 9．下图为OD 门组成的线与电路其输出Y 为 ;A 、1B 、0C 、BD 、B A • 10．下图中触发器的次态方程Q n+1为 ;A 、AB 、0C 、Q nD 、Qn11．RS 触发器要求状态由0 → 1其输入信号为 ;A 、RS=01B 、RS=×1C 、RS=×0 D、RS=1012．电源电压为+12V 的555定时器、组成施密特触发器,控制端开路,则该触发器的回差电压△V T 为 ;A 、4VB 、6VC 、8VD 、12V 13．为了将三角波换为同频率的矩形波,应选用 ; A 、施密特触发器 B 、单稳态触发器 C 、多谐振器 D 、计数器 二、判断题每题1分,共10分 1．OC 门的输出端可并联使用;2．当TTL 门输出电流I OH =0.4mA, I OL =16mA,I IH =40μA,I IL =1mA 时N=16; 3．N 进制计数器可以实现N 分频;4．组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关,,还与电路原来的状态有关;5．单稳态触发器暂稳态维持时间的长短取决于外界触发脉冲的频率和幅度; 6．在逻辑电路中三极管即可工作在放大,饱和、截止状态; 7．逻辑函数Y=D B C A AB ++满足一定条件时存在两处竞争—冒险;8．寄存器、编码器、译存器、加法器都是组合电路逻辑部件; 9．二进制数101110B 转换成8421BCD 码为0100 01108421; 10．逻辑函数YABC=∑)4,2,0(m 时即：YABC=)7,6,5,3,1(m ∏;三、分析题共20分1．试分析同步时序逻辑电路,要求写出各触发器的驱动方程、状态方程,画出完整的状态转换图按Q 3Q 2Q 1排列;6分2．分析下图由74160构成的计数器为几进制计数器,画出有效状态转换图;4分3．分析逻辑电路,要求写出输出逻辑式、列出真值表、说明其逻辑功能;6分4．分析如下74LS153数据选择器构成电路的输出逻辑函数式;4分Q 0 Q 3Q 2 Q 1 D 0 D 3D 2 D 1 CPCET EP74160 11R DLD CP1＆RD四、设计题共26分1．用74LS160及少量的与非门组成能显示00~48的计数器使用 完成;8分2．试用图示3线－8线译码器74LS138和必要的门电路产生如下多输出逻辑函数;要求：1写出表达式的转换过程6分；2在给定的逻辑符号图上完成最终电路图;6分⎪⎩⎪⎨⎧+=++=+=CB AC B Y BC C B A C B A Y BCAC Y 3213．使用74LS161和74LS152设计一个序列信号发生器,产生的8位序列信号为00010111时间顺序自左向右;6分D 0 D 1 D 2 D 3Q 0 Q 1 Q 2 Q 3 EP ETCP CLDD R74160D 0 D 1 D 2 D 3Q 0 Q 1 Q 2 Q 3EP ETCP C LDD R74160FA BYD 0 D 1 D 2 D 3A 1 A 0五、画图题共18分1．用555定时器及电阻R 1、R 2和电容C 构成一个多谐振荡器电路;画出电路,并写出脉冲周期T 的计算公式;8分2．图a 中CP 的波形如图b 所示;要求：1写出触发器次态Q n+1的最简函数表达式和Y 1、Y 2的输出方程;4分2在图b 中画出Q 、Y 1和Y 2的波形设Q n =06分图a图b V CC DISC V CO GND d R 555V O TH TR数字电子技术基础试题答案A 卷一、选择题26分每题2分1、B2、 A3、C4、B5、A6、A7、A8、A9、A 10、A 11、 A12、A 13、B二、判断题10分每小题1分1、√2、×3、√4、×5、√6、×7、√8、×9、×√10、×三、分析题22分1． 8分①驱动方程3分 ②状态方程3分213212321321Q K Q K Q K Q J Q J Q J ====== ③状态转换图2分2、4分为五进制计数器2分状态转换图2分3、6分①逻辑式：2分B A Y B A B A Y B A Y =+==321;;23232312121213121Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q =+==+=+=②真值表：2分③逻辑功能：2分数值比较器4、4分A AB B A F =+=四、设计题24分1、6分2、12分①转换过程6分 ②连接图6分3、6分5403743127531m m m Y m m m m Ym m m Y ••=•••=••=六、画图题18分1、8分①2分2ln )2(2121C R R T T T +=+= ②6分图2、10分①次态、Y 1 、Y 2方程4分CP Q Y QCP Y QQ n ===+211②波形6分。
数字电子技术_4套期末试卷_含答案综述
《数字电子技术基础》(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
ROM中的数据见表1所示。
试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP 信号频率之比。
数字电子技术基础期末考试试卷及答案
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = (11110.01 ) 2 = ( 1E.4) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 1 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程 = 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。
1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。
2 . 1。
3 . 高电平、低电平和高阻态。
4 . 。
5 . 四。
6 . 12、 8二、选择题： (选择一个正确的答案填入括号，每题3分，共30分 )1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。
2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）B、 D、通过电阻接V CC4.图2所示电路为由555定时器构成的（A ）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（C ）。
A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（A ）。
A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、 D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。
A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（C ）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器B、D、10位D/A转换器9、已知逻辑函数与其相等的函数为（ D）。
中南大学数电试卷及答案04
中南大学信息院《数字电子技术基础》期终考试试题（110分钟）(第四套)一、填空（每题2分，共20分）分）1. 如图1所示，A=0时，Y= ；A=1，B=0时，Y= ；2. C A AB Y +=，Y 的最简与或式为的最简与或式为 ；3. 如图2所示为TTL 的TSL 门电路，EN=0时，Y 为 ，EN=1时，Y= ；4. 触发器按逻辑功能可分为RSF 、JKF 、 、 和DF ；5. 四位二进制减法计数器的初始状态为0011，四个CP 脉冲后它的状态为脉冲后它的状态为 ；6. EPROM2864的有的有 地址输入端，有地址输入端，有 数据输出端；数据输出端；7. 数字系统按组成方式可分为数字系统按组成方式可分为 、 两种；两种；8. GAL 是 可编程，GAL 中的OLMC 称 ；9. 四位DAC 的最大输出电压为5V ，当输入数据为0101时，它的输出电压为时，它的输出电压为 V ； 10. 某3位ADC 输入电压的最大值为1V ，采用“取整量化法”时它的量化阶距为，采用“取整量化法”时它的量化阶距为 V 。
二、试分析如图3所示的组合逻辑电路。
所示的组合逻辑电路。
(10分) 1. 写出输出逻辑表达式；写出输出逻辑表达式； 2. 化为最简与或式；化为最简与或式； 3. 列出真值表；列出真值表； 4. 说明逻辑功能。
说明逻辑功能。
三、试用一片74LS138辅以与非门设计一个BCD 码素数检测电路，要求：当输入为大于1的素数时，电路输出为1，否则输出为0（要有设计过程）。
（10分）分）四、试画出下列触发器的输出波形四、试画出下列触发器的输出波形 (设触发器的初态为0)。
(12分) 1. 2. 3. 五、如图所示，由两片超前进位加法器74LS283和一片数值比较器74LS85组成的数字系统。
组成的数字系统。
试分析：试分析： （10分）分） （1）当X 3X 2X 1X 0＝0011，Y 3Y 2Y 1Y 0＝0011时，Z 3Z 2Z 1Z 0＝？T ＝？＝？＝？ （2）当X3X2X1X0＝0111，Y3Y2Y1Y0＝0111时，Z3Z2Z1Z0＝？T＝？）说明该系统的逻辑功能。
中南大学数字电子技术基础期末考试试卷(四套附答案)讲课教案
中南大学数字电子技术基础期末考试试卷(四套附答案)中南大学信息院《数字电子技术基础》期终考试试题（110分钟）(第一套)一、填空题：（每空1分，共15分）=+的两种标准形式分别为（）、1．逻辑函数Y AB C（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数 P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
期末考试数字电子技术试题及答案
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
中南大学数字电子技术基础期末考试试卷（四套附答案）
中南大学数字电子技术基础期末考试试卷（四套附答案）中南大学信息院《数字电子技术基础》期终考试试题（ 110 分钟） ( 第一套 )一、填空题：（每空 1 分，共 15 分）1．逻辑函数Y AB C 的两种标准形式分别为（）、（）。
2．将 2004 个“ 1”异或起来得到的结果是（）。
3 ．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8 位 D/A 转换器当输入数字量10000000 为 5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D 转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由 555 定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与 PAL 相比，GAL 器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共 15 分）1．将逻辑函数P=AB+AC 写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS 门电路构成，写出P、Q 的表达式，并画出对应 A 、B、C 的 P、Q 波形。
三、分析图 3 所示电路：（10 分）1）试写出 8 选 1 数据选择器的输出函数式；2）画出 A2、 A1、 A0 从 000~111连续变化时， Y 的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD 码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15 分）五、已知电路及、4(a) (b)所示，设触发器的初态均为“ 0”，试CP A 的波形如图画出输出端 B 和 C 的波形。
（8分）BC六、用T 触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
数电期末考试题库及答案
数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 4D. 8答案：A3. 下列哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 电路中没有存储元件D. 输出状态不随时间变化答案：B4. 一个4位二进制计数器可以计数的最大值是（）。
A. 15B. 16C. 8D. 7答案：B5. 在数字电路中，使用最广泛的逻辑门是（）。
A. 与非门B. 或非门C. 异或门D. 非门答案：A6. 一个D触发器的输出状态取决于（）。
A. 时钟信号B. 数据输入C. 复位信号D. 时钟信号和数据输入答案：D7. 在数字电路中，一个3线-8线译码器的输入线数是（）。
A. 3B. 4C. 5D. 8答案：A8. 一个4位二进制计数器的计数周期是（）。
A. 8B. 16C. 32D. 64答案：B9. 一个JK触发器在J=0，K=1时的输出状态是（）。
A. 保持不变B. 置0C. 置1D. 翻转答案：D10. 在数字电路中，一个同步计数器与异步计数器的主要区别是（）。
A. 计数速度B. 电路复杂度C. 计数方式D. 时钟信号的使用答案：D二、填空题（每题2分，共20分）1. 在数字电路中，一个3线-8线译码器可以产生________种不同的输出状态。
答案：82. 一个D触发器在时钟信号的上升沿到来时，其输出状态将________输入端的数据。
答案：复制3. 一个4位二进制计数器的计数范围是从________到________。
答案：0000到11114. 在数字电路中，一个与非门的输出状态与输入状态之间的关系是________。
答案：反相5. 一个JK触发器在J=1，K=0时的输出状态是________。
答案：置16. 在数字电路中，一个3线-8线译码器的输出线数是________。
中南大学《数字电子技术》适用专业自动化、测控期末考试试题 后附参考答案
中南大学期末考试试题后附答案课程名称 《数字电子技术》 适用专业自动化、测控 考试时间 （ 120 ）分钟一、 填空题（22分每空2分）1、=⊕0A , =⊕1A 。
2、JK 触发器的特性方程为： 。
3、单稳态触发器中,两个状态一个为 态，另一个为 态.多谐振荡器两个状态都为 态， 施密特触发器两个状态都为 态.4、组合逻辑电路的输出仅仅只与该时刻的 有关， 而与 无关。
5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。
若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为 。
6、一个四选一数据选择器，其地址输入端有 个。
二、 化简题（15分 每小题5分）用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈1） Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15）2）∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L 利用代数法化简逻辑函数，必须写出化简过程3)__________________________________________________)(),,(B A B A ABC B A C B A F +++=三、 画图题(10分 每题5分)据输入波形画输出波形或状态端波形（触发器的初始状态为0）. 1、2、四、 分析题(17分)1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分）2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分）五、设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。
列出控制电路真值表，要求用74LS138和适当的与非门实现此电路（20分）2、中规模同步四位二进制计数器74LS161的功能表见附表所示；请用反馈预置回零法设计一个六进制加法计数器。
数字电子技术基础期末考试试卷及-答案
数字电子技术基础试题（一)一、填空题 : （每空1分,共10分）1． (30.25) 10 = （11110.01 ) 2 = ( 1E。
4） 16 。
2 . 逻辑函数L = + A+ B+ C +D = 1 .3 . 三态门输出的三种状态分别为：、和。
4 。
主从型JK触发器的特性方程 = 。
5 。
用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。
1． (30.25) 10 = （ 11110.01 ) 2 = （ 1E.4 ) 16 。
2 。
1.3 . 高电平、低电平和高阻态.4 . 。
5 。
四。
6 . 12、 8二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分）1。
设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是:（C ）图.2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。
A、或非门B、与非门C、异或门D、OC门3。
对CMOS与非门电路，其多余输入端正确的处理方法是(D )。
A、通过大电阻接地（〉1。
5KΩ）B、悬空C、通过小电阻接地（〈1KΩ）B、 D、通过电阻接V CC4.图2所示电路为由555定时器构成的（A )。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（C )。
A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中,转换速度最快的是(A ）。
A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、 D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C)。
A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（C ）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器B、D、10位D/A转换器9、已知逻辑函数与其相等的函数为（ D)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
中南大学信息院《数字电子技术基础》期终考试试题（ 110 分钟） ( 第一套 )一、填空题：（每空 1 分，共 15 分）1．逻辑函数Y AB C 的两种标准形式分别为（）、（）。
2．将 2004 个“ 1”异或起来得到的结果是（）。
3 ．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8 位 D/A 转换器当输入数字量10000000 为 5v。
若只有最低位为高电平，则输出电压为（） v；当输入为 10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D 转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由 555 定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与 PAL 相比，GAL 器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共 15 分）1．将逻辑函数P=AB+AC 写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS 门电路构成，写出 P、Q 的表达式，并画出对应 A 、B、C 的 P、Q 波形。
三、分析图 3 所示电路：（10 分）1）试写出 8 选 1 数据选择器的输出函数式；2）画出 A2、 A1、 A0 从 000~111连续变化时， Y 的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD 码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15 分）五、已知电路及、4(a) (b)所示，设触发器的初态均为“ 0”，试CP A 的波形如图画出输出端 B 和 C 的波形。
（8分）BC六、用 T 触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图 5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明 T 的取值。
（6分）七、图 6 所示是 16*4 位 ROM 和同步十六进制加法计数器 74LS161 组成的脉冲分频电路。
ROM 中的数据见表 1 所示。
试画出在 CP 信号连续作用下的 D3、D2、D1、D0 输出的电压波形，并说明它们和 CP 信号频率之比。
（16 分）表1：地址输入数据输出A3 A2 A1 A0D3 D2 D1 D000001111000100000010001100110100010001010101101001101001011110001000111110011100101000011011001011000001110101001110011111110000 CP 波形如图所示：八、综合分析图7 所示电路， RAM （1）说明 555 定时器构成什么电路？的16 个地址单元中的数据在表中列出。
要求：（18 分）（2）说明 74LS160 构成多少进制计数器？（3）说明 RAM 在此处于什么工作状态，起什么作用？（4）写出 D\A 转换器 CB7520 的输出表达式（ U O与 d9~d0之间的关系）；（5）画出输出电压 U o的波形图（要求画一个完整的循环）。
中南大学信息学院《数字电子计数基础》试题（第一套）参考答案一、填空（每空 1 分，共 15 分）1． Y( ABC)m i (i 1,2,3,5,7),Y( ABC )M i (i 0,4,6)2． 03．地址译码器、存储矩阵、输出缓冲器4． 0.039、5.315．双积分型、逐次逼近型6．施密特触发器、单稳态触发器7．结构控制字、输出逻辑宏单元、E2CMOS二、根据要求作题：（共 15 分）1．P A BC A BCOC 与非门实现如图：2． P AC BC;Q n 1n ABCBQC三、 1）7Y m i D iD0 A2 A1 A0D1 A2 A1 A0 D 2 A2 A1 A0D3 A2 A1A0D4 A2 A1 A0D5 A2 A1 A0D6 A2 A1A0D7 A2 2）3）该电路为序列脉冲发生器，当A2、 A1、 A0 从 000~111 连续变化时， Y 端输出连续脉冲 10110011。
四、设用 A3A2A1A0表示该数，输出F。
列出真值表（ 6 分）A3A2A1A0F000000001000100001100100001011011010111110001100111010X1011X1100X1101X1110X1111XF m(5,6,7,8,9)A3A2 A0 A2 A1五、CPABC六、 T=1，连线 F CP Q 如图：七、 D3 、 D2、 D1 、 D0 频率比分别是 1/15、3/15、 5/15、 7/15；CPD0D1 D2八、D3（ 1） 555 定时器构成多谐振荡器，发出矩形波；（ 2） 74LS160 构成九进制计数器，状态转换图如下：（3） RAM 处于读出状态，将0000B ～ 1000B 单元的内容循环读出；V OVREFD N8 ( d 9 2 98 762n 10d 8 2 d 72 d 6 2 )（4）2（ 5）输出电压波形图如下：中南大学信息院《数字电子技术基础》期终考试试题（ 110 分钟） ( 第二套 )一、填空题：（每空 1 分，共 16 分）1．逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。
2．将 2004 个“ 1”异或起来得到的结果是（）。
3．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。
4．施密特触发器有（5．已知 Intel2114 是 1K* 4）个稳定状态 .，多谐振荡器有（）个稳定状态。
位的RAM 集成电路芯片，它有地址线（）条，数据线（）条。
6．已知被转换的信号的上限截止频率为10kHz，则 A/D 转换器的采样频率应高于（）kHz；完成一次转换所用的时间应小于（7．GAL 器件的全称是（），与PAL）。
相比，它的输出电路是通过编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使用更为方便灵活。
二、根据要求作题：（共 16 分）3．试画出用反相器和集电极开路与非门实现逻辑函数Y AB BC 。
2、图 1、2 中电路由 TTL 门电路构成，图 3 由 CMOS 门电路构成，试分别写出F1、F2、 F3 的表达式。
三、已知电路及输入波形如图 4 所示，其中 FF1 是 D 锁存器， FF2 是维持 -阻塞D 触发器，根据CP 和D 的输入波形画出Q1 和Q2 的输出波形。
设触发器的初始状态均为0。
（8 分）四、分析图 5 所示电路，写出Z1、Z2 的逻辑表达式，列出真值表，说明电路的逻辑功能。
（10 分）1，五、设计一位 8421BCD 码的判奇电路，当输入码含奇数个“1”时，输出为否则为 0。
要求使用两种方法实现：（20分）（1）用最少与非门实现，画出逻辑电路图；（2）用一片 8 选 1 数据选择器 74LS151 加若干门电路实现，画出电路图。
六、电路如图 6 所示，其中 R A =R B=10kΩ,C=0.1μf，试问：1．在 Uk 为高电平期间，由 555 定时器构成的是什么电路，其输出 U0 的频率 f0=? 2．分析由 JK 触发器 FF1、FF2、FF3 构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图；3．设 Q3、 Q2、 Q1 的初态为 000，Uk 所加正脉冲的宽度为Tw=5/f0，脉冲过后Q3、Q2、Q1 将保持在哪个状态？（共 15 分）中南大学信息学院《数字电子计数基础》试题（第二套）参考答案二、填空（每空 1 分，共 16 分）1．真值表、逻辑图、逻辑表达式、卡诺图；2． 0；3． TTL、CMOS ;4．两、 0 ；5．10 、4 ；6． 20 、 50μ S；7．通用阵列逻辑、输出逻辑宏单元、E2CMOS ；二、根据要求作题：（共 16 分）1．Y AB BC ABBC2．F1 A B;F2C;F3CA CB三、四、（ 1）表达式Z1m1m2m4m7Z 2m1m2m3m7（ 2）真值表（3）逻辑功能为：全减器五、首先，根据电路逻辑描述画出卡诺图：（1）最简“与－或式”为：Y ABCD AD BCD BC D BCD；“与非－与非式”为：Y ABCD AD BC D BC D BCD（与非门实现图略）（2）六、（1）多谐振荡器；f01481Hz (R A2R B )C ln 2（2）驱动方程：J1 Q2;J 2Q1 ;J3Q2 ;K 1Q3K 2Q1K 3Q2状态方程：Q3n 1Q2Q3Q2 Q3Q2n 1Q1 Q2Q1Q2Q1n 1Q2Q1Q1 Q3状态转换图：（ 3）初态为000，五个周期后将保持在100 状态。
七、（1）状态转换图如下：（ 2）可以自启动；（ 3）模＝ 8；中南大学信息院《数字电子技术基础》期终考试试题（110 分钟） ( 第三套 )一、填空（每题 1 分，共 10 分）1. TTL 门电路输出高电平为V，阈值电压为V；2.触发器按动作特点可分为基本型、、和边沿型；3.组合逻辑电路产生竞争冒险的内因是；4.三位二进制减法计数器的初始状态为101，四个 CP脉冲后它的状态为；5.如果要把一宽脉冲变换为窄脉冲应采用触发器；6. RAM7. PAL8. GAL9.四位的扩展可分为、是可编程， EPROM是中的 OLMC可组态为专用输入、DAC的最大输出电压为5V，当输入数据为扩展两种；可编程；、寄存反馈输出等几种工作模式；0101 时，它的输出电压为V；10.如果一个 3 位ADC输入电压的最大值为1V ，采用“四舍五入”量化法，则它的量化阶距为V 。
二、写出图 1 中，各逻辑电路的输出逻辑表达式，并化为最简与或式；(G1 、 G2 为 OC 门,TG1 、 TG2 为 CMOS 传输门 )(10 分)三、由四位并行进位全加器74LS283 构成图 2 所示：(15 分)1.当 A=0,X 3X 2X 1X 0=0011,Y 3Y 2Y 1Y 0=0100 求 Z3Z 2Z 1Z0=?,W=?2.当 A=1,X 3X 2X 1X 0=1001,Y 3Y 2Y 1Y 0=0101 求 Z 3Z2Z1Z 0=?,W=?3. 写出 X(X 3X 2X 1X 0),Y(Y 3 Y2Y 1Y 0),A 与 Z(Z 3Z2Z1Z 0)，W 之间的算法公式,并指出其功能.四、试画出图 3 在 CP 脉冲作用下 Q1,Q2,Y 对应的电压波形。
(设触发器的初态为 0,画 6 个完整的 CP 脉冲的波形 )(15 分)五、由可擦可编程只读存储器EPROM2716 构成的应用电路如图所示。