《半导体集成电路》试卷

第0章绪论

1.通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。集成在一块半导体基片上。封装在一个外壳内，执行特定的电路或系统功能。

2.小规模集成电路（SSI），中规模集成电路（MSI），大规模集成电路（VSI），超大规模集成电路（VLSI），特大规模集成电路（ULSI），巨大规模集成电路（GSI）

3.双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。

4.数字集成电路，模拟集成电路，数模混合集成电路。

5.集成电路中半导体器件的最小尺寸如MOSFET的最小沟道长度。是衡量集成电路加工和设计水平的重要标志。它的减小使得芯片集成度的直接提高。

6.名词解释：

集成度：一个芯片上容纳的晶体管的数目

wafer size：指包含成千上百个芯片的大圆硅片的直径

die size：指没有封装的单个集成电路

摩尔定律：集成电路的芯片的集成度三年每三年提四倍而加工尺寸缩小2倍。

第1章集成电路的基本制造工艺

1.减小集电极串联电阻，减小寄生PNP管的影响

2.电阻率过大将增大集电极串联电阻，扩大饱和压降，若过小耐压低，结电容增大，且外延时下推大

3. 第一次光刻：N+隐埋层扩散孔光刻

第二次光刻：P隔离扩散孔光刻

第三次光刻：P型基区扩散孔光刻

第四次光刻：N+发射区扩散孔光刻

第五次光刻：引线孔光刻

第六次光刻：反刻铝

4.P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光刻，光刻接触孔，光刻铝线

5.NPN晶体管电流增益小，集电极串联电阻大，NPN管的C极只能接固定电位

6.首先NPN具有较薄的基区，提高了其性能：N阱使得NPN管C极与衬底断开，可根据电路需要接任意电位。缺点：集电极串联电阻还是太大，影响其双极器件的驱动能力。改进方法在N阱里加隐埋层，使NPN管的集电极电阻减小。提高器件的抗闩锁效应。

7.

1