复杂可编程逻辑阵列芯片(CPLD)的应用开发

《数字电路》课外综合训练指导书复杂可编程逻辑阵列芯片（CPLD）的应用开发目录1．前言1.1 数字电路与逻辑设计课程的核心问题1.2 可编程逻辑阵列芯片发展概述1.3 CPLD的应用开发体现了数字电路与逻辑设计课程的主线2． DP-MCU/Altera应用开发2.1 硬件平台2.2 软件平台3． Verilog HDL语言的学习4． CPLD应用设计4.1 应用开发步骤4.2组合逻辑电路的CPLD实现4.3时序逻辑电路的CPLD实现5．课时安排与考核方式6．结束语7．参考资料8．附录1．前言《数字电路与逻辑设计》是计算机科学系各专业的一门重要专业基础课程，提供认识、分析、设计各种计算机及其应用系统必须具有的理论基础与硬件原理。

而《数字电路与逻辑设计》除了要掌握大量的理论知识、分析设计步骤与原理之外，还是一门实践性很强的课程。

实践性强体现在，一方面对课程所学知识而言，必须通过实验课程进行分析、验证，才能提升对电路的原理与特性的理解与掌握；另一方面，数字电路课程的知识内容，能够解决实际的工程中所遇到的分析、设计应用的问题，具有掌握好该课程内容就拥有能应用与实际工作的特性。

为此，我们在制定课程的教学计划时，根据各章节的需要安排了相当数量的实验内容。

但这些内容都是基于现成的功能比较简单集成电路来进行的，但我们平时所遇到的计算机硬件或系统集成，牵涉到的都是数字系统的问题。

所以如何将数字电路课程的各个章节的内容，贯穿起来，形成系统的概念并且加以实践，对同学们的知识提升和能力都是个巨大的促进作用，这就是开展本课程综合训练的目的和意义。

而怎样才能将课程的前后内容贯穿起来，形成一个综合的系统呢，数字电路的最新发展成果，可编程逻辑阵列芯片为我们解决这个提供了答案。

本指导书以复杂可编程逻辑阵列芯片（CPLD）EPM7128S、利用Verilog HDL硬件开发语言及其仿真与JTAG工具、借助DP-MCU/CPLD开发平台，进行数字系统的综合分析与设计训练。

1.1 数字电路与逻辑设计课程的核心问题该课程的核心问题有许多，包括逻辑函数及其表示、分立元件门电路到集成门电路、传递延时与竞争冒险现象、三态门结构与总线思想、组合逻辑电路的分析与设计、触发记忆单元、时序逻辑电路的分析与设计、存储器与可编程逻辑阵列芯片技术、A/D与D/A电路等，其中，除了A/D与D/A电路外，其它的所有核心内容，都可以借助可编程逻辑阵列芯片技术把这条核心主线贯穿起来，从而将器件和系统统一起来，这就是选择CPLD的应用开发做为综合训练的原因。

1.2 可编程逻辑阵列芯片发展概述数字化时代是数字集成电路广泛应用为前提的。

数字集成电路本身在不断地进行更新换代。

它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。

但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。

系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC 芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(FPLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。

早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可按除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。

由于结构的限制，它们只能完成简单的数字逻辑功能。

其后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件(PLD)，它能够完成各种数字逻辑功能。

典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与一或”表达式来描述，所以，PLD能以乘积和的形式完成大量的组合逻辑功能。

这一阶段的产品主要有PAL(可编程阵列逻辑)和GAL(通用阵列逻辑)。

PAL由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输．出可以通过触发器有选择地被置为寄存状态。

PAL器件是现场可编程的，它的实现工艺有反熔丝技术、EPROM技术和EEPROM技术。

还有一类结构更为灵活的逻辑器件是可编程逻辑阵列(PLA)，它也由一个“与”平面和一个“或”平面构成，但是这两个平面的连接关系是可编程的。

PLA器件既有现场可编程的，也有掩膜可编程的。

在PAL的基础上，又发展了一种通用阵列逻辑GAL (Generic Array Logic)，如GAL16V8,GAL22V10 等。

它采用了EEPROM工艺，实现了电可按除、电可改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性，至今仍有许多人使用。

这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模较小的电路。

为了弥补这一缺陷，20世纪80年代中期。

Altera和Xilinx分别推出了类似于PAL结构的扩展型CPLD(Complex Programmab1e Logic Dvice)和与标准门阵列类似的FPGA(Field Programmable Gate Array)，它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。

这两种器件兼容了PLD和通用门阵列的优点，可实现较大规模的电路，编程也很灵活。

与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。

几乎所有应用门阵列、PLD 和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件。

下面对 FPGA／CPLD做一个概述。

FPGA(现场可编程门阵列)与CPLD(复杂可编程逻辑器件)都是可编程逻辑器件，它们是在PAL,GAL等逻辑器件的基础之上发展起来的。

同以往的PAL,GAL等相比较，FPGA／CPLD的规模比较大，它可以替代几十甚至几千块通用IC芯片。

这样的FPGA／CPLD实际上就是一个子系统部件。

这种芯片受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。

经过了十几年的发展，许多公司都开发出了多种可编程逻辑器件。

比较典型的就是Xilinx公司的FPGA器件系列和Altera公司的CPLD器件系列，它们开发较早，占用了较大的PLD市场。

当然还有许多其它类型器件，如：Lattice，Vantis，Actel，Quicklogic，Lucent等。

尽管FPGA、CPLD和其它类型PLD的结构各有其特点和长处，但概括起来，它们是由三大部分组成的，一个二维的逻辑块阵列：构成了PLD器件的逻辑组成核心。

输入／输出块：连接逻辑块的互连资源。

连线资源：由各种长度的连线线段组成，其中也有一些可编程的连接开关，它们用于逻辑块之间、逻辑块与输入／输出块之间的连接（图形略）。

对用户而言，CPLD 与FPGA的内部结构稍有不同，但用法一样，所以多数情况下，不加以区分。

随着VlSI(Very Large Scale IC，超大规模集成电路)工艺的不断提高单一芯片内部可以容纳上百万个晶体管，FPGA／CPLD芯片的规模也越来越大，其单片逻辑门数已达到上百万门，它所能实现的功能也越来越强，同时也可以实现系统集成。

FPGA／CPLD芯片在出厂之前都做过百分之百的测试，不需要设计人员承担投片风险和费用，设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能设计。

所以，FPGA／CPLD的资金投入小，节省了许多潜在的花费。

用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同软件就可实现不同的功能。

所以，用FPGA／PLD 试制样片，能以最快的速度占领市场。

FPGA／CPLD软件包中有各种输入工具和仿真工具，及版图设计工具和编程器等全线产品，电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作。

当电路有少量改动时，更能显示出FPGA／CPLD的优势。

电路设计人员使用FPGA／CPLD进行电路设计时，不需要具备专门的IC(集成电路)深层次的知识，FPGA／CPLD软件易学易用，可以使设计人员更能集中精力进行电路设计，快速将产品推向市场。

1.3 CPLD的应用开发体现了数字电路与逻辑设计课程的主线那么，CPLD的应用开发是怎样体现了数字电路与逻辑设计课程的主线的呢，CPLD的速度等级体现了门电路时间传递延时的概念，并在极端情况下可以体验的竞争冒险现象；而三态门与总线的内容是CPLD设计必备的知识，并在其电路结构中得到充分体现；课程中讲到的任何复杂的逻辑关系，不管它多么复杂，只要逻辑变量与逻辑关系是有限的，都可以通过CPLD 的”与-或”或者”或-与”表达式加以实现，而课程中的译码器、编码器、全加器、比较器、数据选择器等都可以得到实际的设计体验；CPLD可以设计成任意的触发记忆单元，由此可形成锁存器、移位寄存器、计数器等功能。

这样，通过CPLD的开发应用，几乎将数字电路与逻辑设计整门课程的知识点连接在一起，起到融会贯通的作用。

当然，我们还可根据具体需要，利用CPLD 设计出满足各种应用功能的综合性器件。

2．DP-MCU/Altera应用开发应用开发环境使用DP-MCU/Altera综合仿真实验仪，由广州致远电子公司设计的单片机与CPLD一体的仿真开发工具，我们使用其中的CPLD开发功能部分。

该开发环境是CPLD编程、编译、仿真、调试、运行等学习、设计、应用的平台，含硬件配置与接线及软件配置应用两个部分。

2.1 硬件平台硬件环境平台由PC 机、JTAG 下载调试电缆、DP-MCU/Altera 主机、用户板系统等4个部分组成，如图2.1所示。

关于DP-MCU/Altera 的内部结构，请参照《单片机与CPLD 综合应用技术》的第2章的第2节的相关内容。

2.2 软件平台软件环境为Altera 社提供的MAX+plusII ，它是一个完全集成化、易学、易用的可编程逻辑阵列芯片的开发设计软件环境。

MAX+plusII 是Altera 公司的第三代PLD 开发软件，是Multiple Array Matrix and Programmable Logic User System 的缩写，具有开放的接口、丰富的设计库、模块化的工具以及Megacore 功能等特点。

DP-MCU/Altera 综合仿真实验仪带有一个光盘含有MAX+plusII ，安装时需要一个注册码文件，请同学们在自行安装时在详细阅读Readme 文件的基础上注意使用。

MAX+plusII 是以项目来管理工程文件，在MAX+plusII 下的任何开发设计都是以项目开始的。